JPH0316833B2 - - Google Patents
Info
- Publication number
- JPH0316833B2 JPH0316833B2 JP56147671A JP14767181A JPH0316833B2 JP H0316833 B2 JPH0316833 B2 JP H0316833B2 JP 56147671 A JP56147671 A JP 56147671A JP 14767181 A JP14767181 A JP 14767181A JP H0316833 B2 JPH0316833 B2 JP H0316833B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- high resistance
- resistance region
- photoelectric conversion
- transparent electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 51
- 238000003384 imaging method Methods 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 22
- 239000013078 crystal Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 15
- 238000005036 potential barrier Methods 0.000 description 39
- 238000010586 diagram Methods 0.000 description 32
- 230000035945 sensitivity Effects 0.000 description 19
- 239000010408 film Substances 0.000 description 15
- 230000008054 signal transmission Effects 0.000 description 15
- 230000000694 effects Effects 0.000 description 11
- 239000012535 impurity Substances 0.000 description 11
- 239000012212 insulator Substances 0.000 description 11
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 230000001066 destructive effect Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000005684 electric field Effects 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- PFNQVRZLDWYSCW-UHFFFAOYSA-N (fluoren-9-ylideneamino) n-naphthalen-1-ylcarbamate Chemical compound C12=CC=CC=C2C2=CC=CC=C2C1=NOC(=O)NC1=CC=CC2=CC=CC=C12 PFNQVRZLDWYSCW-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000003949 trap density measurement Methods 0.000 description 2
- YBJHBAHKTGYVGT-ZKWXMUAHSA-N (+)-Biotin Chemical compound N1C(=O)N[C@@H]2[C@H](CCCCC(=O)O)SC[C@@H]21 YBJHBAHKTGYVGT-ZKWXMUAHSA-N 0.000 description 1
- SKJCKYVIQGBWTN-UHFFFAOYSA-N (4-hydroxyphenyl) methanesulfonate Chemical compound CS(=O)(=O)OC1=CC=C(O)C=C1 SKJCKYVIQGBWTN-UHFFFAOYSA-N 0.000 description 1
- MARUHZGHZWCEQU-UHFFFAOYSA-N 5-phenyl-2h-tetrazole Chemical compound C1=CC=CC=C1C1=NNN=N1 MARUHZGHZWCEQU-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- FEPMHVLSLDOMQC-UHFFFAOYSA-N virginiamycin-S1 Natural products CC1OC(=O)C(C=2C=CC=CC=2)NC(=O)C2CC(=O)CCN2C(=O)C(CC=2C=CC=CC=2)N(C)C(=O)C2CCCN2C(=O)C(CC)NC(=O)C1NC(=O)C1=NC=CC=C1O FEPMHVLSLDOMQC-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/11—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors
- H01L31/1105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors the device being a bipolar phototransistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明は、固体撮像装置に関し、低照度撮像時
あるいは瞬間撮像時においても良好な画質を得る
ことのできる超高感度特性と、高照度撮像時にお
いても原理的にブルーミングを生じない特性とを
有することにより、ダイナミツクレンジの極めて
広い固体撮像装置を作り易い条件で実現しようと
するものである。
あるいは瞬間撮像時においても良好な画質を得る
ことのできる超高感度特性と、高照度撮像時にお
いても原理的にブルーミングを生じない特性とを
有することにより、ダイナミツクレンジの極めて
広い固体撮像装置を作り易い条件で実現しようと
するものである。
従来、固体撮像装置の一般的な構成は、光電変
換機能を有する画素領域として２次元に配列され
たフオトダイオードあるいはMOSキヤパシタと、
各画素を選択するための画素選択手段としての
MOSトランジスタあるいは電荷転送ゲートと、
画素選択手段により各画素から得られた光信号に
対応した電位変動あるいは電荷を出力部まで伝送
（転送）する信号読出し手段としての伝送線ある
いは電荷転送素子などが半導体基板表面に形成さ
れているものであつた。
換機能を有する画素領域として２次元に配列され
たフオトダイオードあるいはMOSキヤパシタと、
各画素を選択するための画素選択手段としての
MOSトランジスタあるいは電荷転送ゲートと、
画素選択手段により各画素から得られた光信号に
対応した電位変動あるいは電荷を出力部まで伝送
（転送）する信号読出し手段としての伝送線ある
いは電荷転送素子などが半導体基板表面に形成さ
れているものであつた。
このような固体撮像装置の代表側としては、
XYアドレス型のMOS撮像装置、電荷転送型の
CCD撮像装置、MOS撮像装置とCCD装置のハイ
ブリツドであるCPD撮像装置などがあるが、受
光領域内の同一平面上に光電変換を行なう画素領
域と画素選択手段と信号読出し手段とが構成され
ているため、高集積化（すなわち高解像度化）を
困難にし、光利用率が悪いので感度が低いという
問題を有していた。
XYアドレス型のMOS撮像装置、電荷転送型の
CCD撮像装置、MOS撮像装置とCCD装置のハイ
ブリツドであるCPD撮像装置などがあるが、受
光領域内の同一平面上に光電変換を行なう画素領
域と画素選択手段と信号読出し手段とが構成され
ているため、高集積化（すなわち高解像度化）を
困難にし、光利用率が悪いので感度が低いという
問題を有していた。
更に、強い入射光に対して電荷蓄積型の画素領
域は本質的にブルーミングを生じるため、オーバ
ーフロードレイン、垂直n+pn構造などを利用し
たブルーミング防止手段が不可欠となるため、高
集積化は一層困難になり感度は一層低くなるとい
う欠点が生じていた。
域は本質的にブルーミングを生じるため、オーバ
ーフロードレイン、垂直n+pn構造などを利用し
たブルーミング防止手段が不可欠となるため、高
集積化は一層困難になり感度は一層低くなるとい
う欠点が生じていた。
これらを解決する方法として従来提案されたも
のに、光電変換を行なわない画素領域と、画素選
択手段と信号読出し手段とが形成された半導体基
板表面の上部に積膜として知られる光電変換機能
のための光導電性薄膜を形成する固体撮像装置が
ある。（特開昭49−91116号，特開昭51−10715号，
特開昭51−95720号，特開昭51−95721号，各公
報） 光導電性膜として実際に用いられているものの
一例としては、セレン（Se）を主材料とし、性
能改善のために硅素（As）、テルル（Te）を添
加した非晶質の複合からなつているものがある。
他の代表的な例では、多結晶構造の化合物半導体
を２層に蒸着している。第１層はｎ形のセレン化
亜鉛（ZnSe）で第２層はテルル化亜鉛とテルル
化カドミウムの固溶体（ZnxCd1−xTe）から成
つている。
のに、光電変換を行なわない画素領域と、画素選
択手段と信号読出し手段とが形成された半導体基
板表面の上部に積膜として知られる光電変換機能
のための光導電性薄膜を形成する固体撮像装置が
ある。（特開昭49−91116号，特開昭51−10715号，
特開昭51−95720号，特開昭51−95721号，各公
報） 光導電性膜として実際に用いられているものの
一例としては、セレン（Se）を主材料とし、性
能改善のために硅素（As）、テルル（Te）を添
加した非晶質の複合からなつているものがある。
他の代表的な例では、多結晶構造の化合物半導体
を２層に蒸着している。第１層はｎ形のセレン化
亜鉛（ZnSe）で第２層はテルル化亜鉛とテルル
化カドミウムの固溶体（ZnxCd1−xTe）から成
つている。
ところが、以上のような光導電性膜を構成する
化合物半導体も、材料の完全性、すなわち、純
度，化学量論比の精度，結晶の完全性などの点で
はSi，Geに比べてはるかに劣る。しかもこのよ
うな化合物半導体を非晶質として用い多層膜構造
にするということは、一見、プロセスが簡略化さ
れたように見えても特性向上、再現性の改善など
が極めて困難である。これは、格子定数の異なつ
た格子同志の影響が格子定数そのものを考え、格
子欠陥を生じやすくする問題からも分かる。
化合物半導体も、材料の完全性、すなわち、純
度，化学量論比の精度，結晶の完全性などの点で
はSi，Geに比べてはるかに劣る。しかもこのよ
うな化合物半導体を非晶質として用い多層膜構造
にするということは、一見、プロセスが簡略化さ
れたように見えても特性向上、再現性の改善など
が極めて困難である。これは、格子定数の異なつ
た格子同志の影響が格子定数そのものを考え、格
子欠陥を生じやすくする問題からも分かる。
このことから、光導電膜材料として、アモルフ
アスSi（α−Si）を用いる提案もある。しかし、
単結晶以外の半導体構造においては、たとえ、単
一元素で構成されているとしても問題が多い。
アスSi（α−Si）を用いる提案もある。しかし、
単結晶以外の半導体構造においては、たとえ、単
一元素で構成されているとしても問題が多い。
例えば、多結晶などは、グレイン（結晶粒）の
大きさが数μm程度であるが、この寸法精度をど
のように出すかという問題、また、グレインの大
きさが電子の平均自由行程と同程度になつてきた
ら、バンド構造自体が疑わしくなり、従来のよう
に、多結晶の特性が単結晶の理論を用いて説明す
ることも困難になる。更に、グレイン粒界には、
析出物が准積することも、特性制御、再現性に対
する不安定さの原因となり、実用化に対する大き
な障害となる。
大きさが数μm程度であるが、この寸法精度をど
のように出すかという問題、また、グレインの大
きさが電子の平均自由行程と同程度になつてきた
ら、バンド構造自体が疑わしくなり、従来のよう
に、多結晶の特性が単結晶の理論を用いて説明す
ることも困難になる。更に、グレイン粒界には、
析出物が准積することも、特性制御、再現性に対
する不安定さの原因となり、実用化に対する大き
な障害となる。
一方、アモルフアスと呼ばれる非晶質について
は、元来結晶の方が安定であるのが普通であり、
結晶化を防ぐ手段が解決されない限り、決して安
定な材料とはなり得ない。この為、一般的には熱
的に不安定となり、結晶化が生じて特性の変化を
招き易くする。また、バンドギヤツプ内のトラツ
プ密度が単結晶に比べて相当高い為、光電膜構造
より高速度応答を示すフオトダイオード構造でも
キヤリアの移動度が低く、（例えばアモルフアス
Siの電子の移動度は単結晶Siの1/103以下であ
る。）現状では20KHz程度の低い周波数応答特性
にとどまり、残像などを生じやすい。
は、元来結晶の方が安定であるのが普通であり、
結晶化を防ぐ手段が解決されない限り、決して安
定な材料とはなり得ない。この為、一般的には熱
的に不安定となり、結晶化が生じて特性の変化を
招き易くする。また、バンドギヤツプ内のトラツ
プ密度が単結晶に比べて相当高い為、光電膜構造
より高速度応答を示すフオトダイオード構造でも
キヤリアの移動度が低く、（例えばアモルフアス
Siの電子の移動度は単結晶Siの1/103以下であ
る。）現状では20KHz程度の低い周波数応答特性
にとどまり、残像などを生じやすい。
さらに、このトラツプ密度は、キヤリアの拡散
長を短かくする（例えば、単結晶Siの拡散長
100μmに比べアモルフアスSiでは0.1〜0.3μmであ
る）ため、青感度あるいは感度そのものの低下を
招きやすい。しかも、光導電膜構造では、導電率
に波長依存性があり、フオトダイオード構造で
は、応答速度に、強度依存性及び波長依存性をも
つため、カラー化の際、これがら、設計・再現性
を著しく困難にする。
長を短かくする（例えば、単結晶Siの拡散長
100μmに比べアモルフアスSiでは0.1〜0.3μmであ
る）ため、青感度あるいは感度そのものの低下を
招きやすい。しかも、光導電膜構造では、導電率
に波長依存性があり、フオトダイオード構造で
は、応答速度に、強度依存性及び波長依存性をも
つため、カラー化の際、これがら、設計・再現性
を著しく困難にする。
しかも、積層膜構造により得られる感度向上に
ついては現状では光利用面積増加による効果と量
子効率増加による影響で改善されるだけであり、
まだ十分とはいえない。又、従来の積層膜は、画
素領域と接続するために、AlやMoなどの金属電
極を用いており、金属一画素領域半導体、金属一
積層膜間の物理化学的特性が素子性能を影響し、
プロセスを複雑にすると共に、キズ発生の原因と
なる段差の一因でもあつた。
ついては現状では光利用面積増加による効果と量
子効率増加による影響で改善されるだけであり、
まだ十分とはいえない。又、従来の積層膜は、画
素領域と接続するために、AlやMoなどの金属電
極を用いており、金属一画素領域半導体、金属一
積層膜間の物理化学的特性が素子性能を影響し、
プロセスを複雑にすると共に、キズ発生の原因と
なる段差の一因でもあつた。
一方、光導電膜を利用せず光電変換を行なう画
素領域をフオトトランジスタ構造とし、光電変換
動作を画素領域における多数キヤリア空乏動作で
行なう固体撮像装置の提案もある。（特開昭55−
30855号，特開昭55−124259号，各号報） これはSIT（Static Induction Transistor：静
電誘導トランジスタ）撮像装置と呼ばれ、本発明
の目的である超高感度の実現と、本質的にブルー
ミングを生じないという条件を実現するには構造
が極めて複雑となり、従来の固体撮像装置及びそ
の技術をそのまま利用することはできず、全く異
なる観点に立つて最初からSIT撮像素子の設計・
プロセス開発が不可欠である。
素領域をフオトトランジスタ構造とし、光電変換
動作を画素領域における多数キヤリア空乏動作で
行なう固体撮像装置の提案もある。（特開昭55−
30855号，特開昭55−124259号，各号報） これはSIT（Static Induction Transistor：静
電誘導トランジスタ）撮像装置と呼ばれ、本発明
の目的である超高感度の実現と、本質的にブルー
ミングを生じないという条件を実現するには構造
が極めて複雑となり、従来の固体撮像装置及びそ
の技術をそのまま利用することはできず、全く異
なる観点に立つて最初からSIT撮像素子の設計・
プロセス開発が不可欠である。
とくに、構造については、フオトトランジスタ
構造実現のため、MOSプロセスとバイポーラプ
ロセスの併用が必要となり、フオトトランジスタ
の占有面積が大きいので表面照射型のSIT撮像装
置では、設計ルールが超LSIレベルにならなけれ
ば現在、すでに実用化されている程度の固体撮像
装置（例えば2/3″受光面積に、画素数が水平400
個×垂直500個程度）の実現も極めて困難である。
構造実現のため、MOSプロセスとバイポーラプ
ロセスの併用が必要となり、フオトトランジスタ
の占有面積が大きいので表面照射型のSIT撮像装
置では、設計ルールが超LSIレベルにならなけれ
ば現在、すでに実用化されている程度の固体撮像
装置（例えば2/3″受光面積に、画素数が水平400
個×垂直500個程度）の実現も極めて困難である。
裏面照射型のSIT撮像装置では、設計ルールが
幾分、緩和されるけれども、可視光の大部分はシ
リコン表面から4μm以内で吸収されること、キヤ
リアを集めるための有効電界を与える外部印加電
圧が厚さと共に増すこと、バルク内でのキヤリア
再結合低減のためなどから、一般的にいつて受光
領域の基板の厚さを薄くすることが必要になる
が、絶縁物膜と電極構造内の応力が薄い基板面を
曲げて機械的強度の低下を招くこととり、これは
信頼性，寿命を大幅に低下させる原因となるので
実用化の大きな障害である。
幾分、緩和されるけれども、可視光の大部分はシ
リコン表面から4μm以内で吸収されること、キヤ
リアを集めるための有効電界を与える外部印加電
圧が厚さと共に増すこと、バルク内でのキヤリア
再結合低減のためなどから、一般的にいつて受光
領域の基板の厚さを薄くすることが必要になる
が、絶縁物膜と電極構造内の応力が薄い基板面を
曲げて機械的強度の低下を招くこととり、これは
信頼性，寿命を大幅に低下させる原因となるので
実用化の大きな障害である。
そこで、本発明は、上記従来例の問題点を解消
し、超高感度特性および原理的にブルーミングを
発生しない耐ブルーミング特性の良い装置を提供
することを特的とするものである。
し、超高感度特性および原理的にブルーミングを
発生しない耐ブルーミング特性の良い装置を提供
することを特的とするものである。
この目的を達成するため、本発明では、光電変
換を行なわない画素領域と画素選択手段と信号読
出し手段とが形成された半導体基板表面の上部
に、従来の様な電子あるいは正孔の一方のみを利
用する非晶質の光導電性膜ではなく、電子・正孔
をともに利用する光電変換を行なう単結晶の高抵
抗層（高抵抗領域）を形成するものである。もち
ろん単結晶並の性能を有する非晶質材料を用い
て、同様な光電変換を行なうことも可能である。
しかしこの高抵抗層における光電変換は画素領域
の多数キヤリアの空乏動作で行なわれるためブル
ーミングが原理的に発生せず、画素領域近傍の高
抵抗領域内のポテンシヤル分布にSIT形の電位障
壁を設け、この障壁に起因する電荷増倍作用で通
常のフオト・トランジスタよりも高感度化が可能
となるものである。
換を行なわない画素領域と画素選択手段と信号読
出し手段とが形成された半導体基板表面の上部
に、従来の様な電子あるいは正孔の一方のみを利
用する非晶質の光導電性膜ではなく、電子・正孔
をともに利用する光電変換を行なう単結晶の高抵
抗層（高抵抗領域）を形成するものである。もち
ろん単結晶並の性能を有する非晶質材料を用い
て、同様な光電変換を行なうことも可能である。
しかしこの高抵抗層における光電変換は画素領域
の多数キヤリアの空乏動作で行なわれるためブル
ーミングが原理的に発生せず、画素領域近傍の高
抵抗領域内のポテンシヤル分布にSIT形の電位障
壁を設け、この障壁に起因する電荷増倍作用で通
常のフオト・トランジスタよりも高感度化が可能
となるものである。
以下、本発明の実施例につき図面をもとに説明
する。第１図は、本発明の装置の基本構成を示す
ものである。ここでは２次元の固体撮像方式とし
て一般的なMOS撮像装置を例にとりあげる。
する。第１図は、本発明の装置の基本構成を示す
ものである。ここでは２次元の固体撮像方式とし
て一般的なMOS撮像装置を例にとりあげる。
MOS撮像装置は、光電変換領域１０１、画素
選択用の垂直MOSスイツチ１０２、垂直MOSス
イツチを一行ごとに順次走査するための垂直シフ
トレジスタ１０３、垂直シフトレジスタ１０３か
らの走査パルスを伝送するパルス伝送線（以下行
ラインとも呼ぶ）１０４、各垂直MOSスイツチ
１０２がオンとなる時、光電変換領域１０１の電
位を設定するための信号伝送線（以下列ラインと
も呼ぶ）１０５、各信号伝送線１０５を外部電源
V0（Ovでもよい）で設定するための水平MOSス
イツチ１０６、水平MOSスイツチを１列ごと経
順次走査するための水平走査回路１０７とから成
つている。信号伝送線１０５は、水平MOSスイ
ツチ１０６がオンとなる時、信号検出用のRLを
介してV0に設定される。
選択用の垂直MOSスイツチ１０２、垂直MOSス
イツチを一行ごとに順次走査するための垂直シフ
トレジスタ１０３、垂直シフトレジスタ１０３か
らの走査パルスを伝送するパルス伝送線（以下行
ラインとも呼ぶ）１０４、各垂直MOSスイツチ
１０２がオンとなる時、光電変換領域１０１の電
位を設定するための信号伝送線（以下列ラインと
も呼ぶ）１０５、各信号伝送線１０５を外部電源
V0（Ovでもよい）で設定するための水平MOSス
イツチ１０６、水平MOSスイツチを１列ごと経
順次走査するための水平走査回路１０７とから成
つている。信号伝送線１０５は、水平MOSスイ
ツチ１０６がオンとなる時、信号検出用のRLを
介してV0に設定される。
なお、高抵抗領域である光電変換領域１０１は
画素領域（これは垂直MOSスイツチ１０２の信
号伝送伝線１０５と結ばれていないソース領域で
ある。）の多数キヤリアの空令動作で光電変換を
行なうためにVsSが印加されている。
画素領域（これは垂直MOSスイツチ１０２の信
号伝送伝線１０５と結ばれていないソース領域で
ある。）の多数キヤリアの空令動作で光電変換を
行なうためにVsSが印加されている。
次に、多数キヤリアの空令動作の光電変換部と
信号読出し方法を第２図をもとに説明する。
信号読出し方法を第２図をもとに説明する。
第２図ａにおいてＰ基板２０１上のn+領域２
０２は第１図で示した光電変換領域１０１と接続
された光電変換に寄与しない画素領域であり、こ
のn+領域２０２とn+領域２０３とゲートVGとが
第１図の垂直MOSスイツチ１０２を構成する。
０２は第１図で示した光電変換領域１０１と接続
された光電変換に寄与しない画素領域であり、こ
のn+領域２０２とn+領域２０３とゲートVGとが
第１図の垂直MOSスイツチ１０２を構成する。
n+領域２０３はAlなどの信号伝送線２０４に
接続される。この信号伝送線２０４は、第１図の
水平MOSスイツチ１０６を構成するn+領域２０
５，n+領域２０６，ゲートHGのうちn+領域２０
５と接続されている。
接続される。この信号伝送線２０４は、第１図の
水平MOSスイツチ１０６を構成するn+領域２０
５，n+領域２０６，ゲートHGのうちn+領域２０
５と接続されている。
なお、ここで、n+領域２０６は、信号検出用
抵抗RLを介して接地されている。（つまりVO＝
OVの場合である。） 第２図ｂ１〜ｂ７は、画素領域であるn+領域
２０２と信号伝送線と、外部電源VO＝OVに対応
したポテンシヤル状態を模式的に表わしたもので
ある。第２図ｂ１は暗状態のポテンシヤルモデル
である。垂直MOSスイツチのゲートVG、水平
MOSスイツチのゲートHGがオン・オフするこ
とにより全ての電位がOVに設定されている。
抵抗RLを介して接地されている。（つまりVO＝
OVの場合である。） 第２図ｂ１〜ｂ７は、画素領域であるn+領域
２０２と信号伝送線と、外部電源VO＝OVに対応
したポテンシヤル状態を模式的に表わしたもので
ある。第２図ｂ１は暗状態のポテンシヤルモデル
である。垂直MOSスイツチのゲートVG、水平
MOSスイツチのゲートHGがオン・オフするこ
とにより全ての電位がOVに設定されている。
第２図ｂ２は、光照射のために、画素領域の多
数キヤリアである電子の空乏動作が行なわれてい
る。信号読出し方法は、第２図ｂ３のようにまず
ゲートVGをオンとし、そのままの状態で第２図
ｂ４のようにゲートHGをオンとすれば、電子空
乏を埋めるためにグランドから注入される電子に
よつてRLに信号電圧が発生する。
数キヤリアである電子の空乏動作が行なわれてい
る。信号読出し方法は、第２図ｂ３のようにまず
ゲートVGをオンとし、そのままの状態で第２図
ｂ４のようにゲートHGをオンとすれば、電子空
乏を埋めるためにグランドから注入される電子に
よつてRLに信号電圧が発生する。
信号読出しが終了すれば、第２図ｂ５のように
ゲートHGをオフとし、第２図ｂ６のようにゲー
トVGをオフとすれば、全ての領域のポテンシヤ
ルがOVに設定されたこととなる。
ゲートHGをオフとし、第２図ｂ６のようにゲー
トVGをオフとすれば、全ての領域のポテンシヤ
ルがOVに設定されたこととなる。
第２図ｂ７はブルーミング状態に対応するポテ
ンシヤルモデルである。画素領域であるn+領域
２０２の電子空乏化が極端に進んでいる。ところ
がこの空乏化が素子のｐ−ｎ接合部の耐圧程度あ
るいは耐圧を超えるとリーク電流il，暗電流idな
どによつてそれ以上の空乏化が抑えられるので、
破壊には至らない。
ンシヤルモデルである。画素領域であるn+領域
２０２の電子空乏化が極端に進んでいる。ところ
がこの空乏化が素子のｐ−ｎ接合部の耐圧程度あ
るいは耐圧を超えるとリーク電流il，暗電流idな
どによつてそれ以上の空乏化が抑えられるので、
破壊には至らない。
次に、具体的な光電変換部について、説明す
る。第３図は、本発明の第１の実施例を示すもの
である。
る。第３図は、本発明の第１の実施例を示すもの
である。
第３図ａは、光電変換部近傍の断面構造を示
す。Ｐ基板３０１の表面に、画素領域であるn+
領域３０２，信号伝送線３０３と接続されたn+
領域３０４とゲート３０５が第１図の垂直MOS
スイツチ１０２を構成する。Ｐ基板３０１の表面
を保護し、各素子を絶縁分離するSiO2などの絶
縁物領領域３０６の上に、n+領域３０２と接し
た高抵抗領域３０７が形成され、その上に透明電
極３０８が形成されVSが印加されている。
す。Ｐ基板３０１の表面に、画素領域であるn+
領域３０２，信号伝送線３０３と接続されたn+
領域３０４とゲート３０５が第１図の垂直MOS
スイツチ１０２を構成する。Ｐ基板３０１の表面
を保護し、各素子を絶縁分離するSiO2などの絶
縁物領領域３０６の上に、n+領域３０２と接し
た高抵抗領域３０７が形成され、その上に透明電
極３０８が形成されVSが印加されている。
第３図ａのＹ−Y′断面でのポテンシヤルモデ
ルは第２図と同様である。
ルは第２図と同様である。
第３図ａのＸ−X′断面の構造を中心に把えた
等価回路図を第３図ｂ−１に示す。
等価回路図を第３図ｂ−１に示す。
第３図ｂ１の等価回路図に従つて第３図ｂ２〜
ｂ４に光電変換部のエネルギーバンド図を示す。
ｂ４に光電変換部のエネルギーバンド図を示す。
第３図ｂ２は、高抵抗領域３０７として真性半
導体を用いた場合の光電変換部のVS＝VO＝OVに
おけるエネルギーバンド図を示している。
導体を用いた場合の光電変換部のVS＝VO＝OVに
おけるエネルギーバンド図を示している。
VSに正の電圧を印加すると、高抵抗領域３０
７に電界が生じ、光電変換部のエネルギーバンド
図は第３図ｂ３となる。
７に電界が生じ、光電変換部のエネルギーバンド
図は第３図ｂ３となる。
高抵抗領域３０７の不純物密度が零か、極めて
低い場合、VSにわずかの電圧を印加すれば、高
抵抗領域３０７が完全に空乏層で覆われピンチオ
フ状態となり、画素領域であるn+領域３０２前
面に鞍部点状の電位障壁３０９が現われ、この電
位障壁３０９の高さが主としてn+領域３０２か
ら透明電極３０８に流れる電子の流量制御を行な
うことになる。これはSITと同様な動作であり、
その動作理論によりn+領域３０２から透明電極
３０８に向う方向の高抵抗領域３０７の直列抵抗
rsと、光入射で制御される高抵抗領域３０７を含
む光電変換領域の仮想変換コンダクタンスをGm
とすれば、rsGm＜１であることが必要である。
この条件を実現するためには、高抵抗領域３０７
として真性半導体ではなく、１０12〜１０15cm-3
程度の不純物密度を有するｎ型又はＰ型の半導体
を用いることも可能である。
低い場合、VSにわずかの電圧を印加すれば、高
抵抗領域３０７が完全に空乏層で覆われピンチオ
フ状態となり、画素領域であるn+領域３０２前
面に鞍部点状の電位障壁３０９が現われ、この電
位障壁３０９の高さが主としてn+領域３０２か
ら透明電極３０８に流れる電子の流量制御を行な
うことになる。これはSITと同様な動作であり、
その動作理論によりn+領域３０２から透明電極
３０８に向う方向の高抵抗領域３０７の直列抵抗
rsと、光入射で制御される高抵抗領域３０７を含
む光電変換領域の仮想変換コンダクタンスをGm
とすれば、rsGm＜１であることが必要である。
この条件を実現するためには、高抵抗領域３０７
として真性半導体ではなく、１０12〜１０15cm-3
程度の不純物密度を有するｎ型又はＰ型の半導体
を用いることも可能である。
第３図ｂ３のエネルギーバンド図において、光
が高抵抗領域３０７に入射すると、高抵抗領域３
０７内に光により励起された電子・正孔対が発生
する。このうち電子は透明電極３０８側に吸収さ
れ、正孔は、高抵抗領域３０７に印加されている
強電界によつて加速され、電子に対する電位障壁
３０９部に流れこみ、電位障壁３０９部分を正に
帯電させる。これは、電子に対する電位障壁３０
９の高さを下げることになり、その結果n+領域
３０２から電子が高抵抗領域３０７に注入され、
高抵抗領域３０７内にドリフト走向して透明電極
３０８に吸収される。この結果、n+領域３０２
は電子空乏状態となり、又電位障壁３０９の作用
により感度増倍効果が生じることとなる。感度増
倍率SAは、電位障壁３０９部とn+領域３０２間
の容量Cfとn+領域とグランド間の容量CSとの比 SS＝CS／Cf で与えられる。
が高抵抗領域３０７に入射すると、高抵抗領域３
０７内に光により励起された電子・正孔対が発生
する。このうち電子は透明電極３０８側に吸収さ
れ、正孔は、高抵抗領域３０７に印加されている
強電界によつて加速され、電子に対する電位障壁
３０９部に流れこみ、電位障壁３０９部分を正に
帯電させる。これは、電子に対する電位障壁３０
９の高さを下げることになり、その結果n+領域
３０２から電子が高抵抗領域３０７に注入され、
高抵抗領域３０７内にドリフト走向して透明電極
３０８に吸収される。この結果、n+領域３０２
は電子空乏状態となり、又電位障壁３０９の作用
により感度増倍効果が生じることとなる。感度増
倍率SAは、電位障壁３０９部とn+領域３０２間
の容量Cfとn+領域とグランド間の容量CSとの比 SS＝CS／Cf で与えられる。
更に、透明電極３０８と高抵抗領域３０７の接
触はオーミツク接触でもよいが、第３図ｂ３から
分かるように、正孔に対する阻止形接触の方が、
暗電流抵減にとつて望ましいことが分かる。
触はオーミツク接触でもよいが、第３図ｂ３から
分かるように、正孔に対する阻止形接触の方が、
暗電流抵減にとつて望ましいことが分かる。
第３図ｂ４は更に画素領域であるn+領域３０
２の空乏動作が進んだ状態を示す。△Ｖで示すエ
ネルギバンドの変化が入射光に反応した光電変換
量を表わしている。
２の空乏動作が進んだ状態を示す。△Ｖで示すエ
ネルギバンドの変化が入射光に反応した光電変換
量を表わしている。
ここで、電位障壁３０９近傍に捕えられた正孔
は、蓄積状態にある。この為垂直MOSスイツチ
１０２で信号読出しを行なつても、n+領域３０
２の電位は、正孔の蓄積量に対応する電位障壁３
０９の高さで決まるので、n+領域３０２に信号
伝送線１０５から注入された電子は速やかに透明
電極３０８に吸収される。従つてn+領域３０２
の電位はOVに戻らず、垂直MOSスイツチ１０２
で読み出される前の電位を保持することとなるの
で、非破壊読出しが可能となる。
は、蓄積状態にある。この為垂直MOSスイツチ
１０２で信号読出しを行なつても、n+領域３０
２の電位は、正孔の蓄積量に対応する電位障壁３
０９の高さで決まるので、n+領域３０２に信号
伝送線１０５から注入された電子は速やかに透明
電極３０８に吸収される。従つてn+領域３０２
の電位はOVに戻らず、垂直MOSスイツチ１０２
で読み出される前の電位を保持することとなるの
で、非破壊読出しが可能となる。
一方、n+領域３０２の電位をOVにリセツトす
る通常の破壊読出しを行なうには、電位障壁３０
９近傍に蓄積された正孔を除去する必要がある。
この為には、VSを一度、OVあるいは負電圧とす
れば、電位障壁３０９近傍に捕えられた正孔を透
明電極３０８に排出することが可能である。
る通常の破壊読出しを行なうには、電位障壁３０
９近傍に蓄積された正孔を除去する必要がある。
この為には、VSを一度、OVあるいは負電圧とす
れば、電位障壁３０９近傍に捕えられた正孔を透
明電極３０８に排出することが可能である。
以上のように本発明によれば、光電変換を空乏
動作で行なうことにより、第２図で示したよう
に、原理的にブルーミングは生じず、また画素領
域近傍の高抵抗領域内に電位障壁を形成すること
により、感度増倍効果が実現する。しかも、この
電位障壁の存在により、非破壊読出しが可能とな
り、破壊読み出しと非破壊読出しの選択は、透明
電極の電圧を変化させるだけで行なえることが明
らかとなつた。
動作で行なうことにより、第２図で示したよう
に、原理的にブルーミングは生じず、また画素領
域近傍の高抵抗領域内に電位障壁を形成すること
により、感度増倍効果が実現する。しかも、この
電位障壁の存在により、非破壊読出しが可能とな
り、破壊読み出しと非破壊読出しの選択は、透明
電極の電圧を変化させるだけで行なえることが明
らかとなつた。
さらに、光電変換を行なう高抵抗領域は、信号
読出しとして用いる高抵抗領域下面の素子構造と
独立に形成することができ、しかも、全プロセス
をSiプロセスで統一することが可能なので、再現
性，制御性は極めて良いことが分かる。
読出しとして用いる高抵抗領域下面の素子構造と
独立に形成することができ、しかも、全プロセス
をSiプロセスで統一することが可能なので、再現
性，制御性は極めて良いことが分かる。
電子・正孔ともにキヤリアとして利用でき、し
かも本装置の様なエネルギーバンドが構成できる
ならば、高抵抗領域を形成する半導体は単結晶に
限らず、非晶質にしてもよいことは勿論である。
かも本装置の様なエネルギーバンドが構成できる
ならば、高抵抗領域を形成する半導体は単結晶に
限らず、非晶質にしてもよいことは勿論である。
第４図は、第３図ａに示した第１の実施例の変
形例である。これは、感度増倍効果により、受光
面積を決める高抵抗領域を撮像素子表面全域とせ
ずに、画素領域である２次元配列のn+領域３０
２と同様、高抵抗領域４０１が、絶縁物領域３０
６で分離されて、２次元配列となつたもので、そ
の上を透明電極４０２で覆うものである。これ
は、高抵抗領域の形成が、第３図の構造に比べ、
遥かに簡略化され、プロセスを容易にする。
形例である。これは、感度増倍効果により、受光
面積を決める高抵抗領域を撮像素子表面全域とせ
ずに、画素領域である２次元配列のn+領域３０
２と同様、高抵抗領域４０１が、絶縁物領域３０
６で分離されて、２次元配列となつたもので、そ
の上を透明電極４０２で覆うものである。これ
は、高抵抗領域の形成が、第３図の構造に比べ、
遥かに簡略化され、プロセスを容易にする。
第５図も、第３図ａに示した第１の実施例の別
の変形例である。これは、高抵抗領域５０１が透
明電極５０２で分離されて２次元配列となつたも
のである。
の変形例である。これは、高抵抗領域５０１が透
明電極５０２で分離されて２次元配列となつたも
のである。
第６図は、本発明の第２の実施例を示すもので
ある。
ある。
第６図ａは、光電変換部近傍の断面構造を示
す。Ｐ基板６０１の表面に、画素領域であるn+
領域６０２，信号伝送線６０３と接続されたn+
領域６０４とゲード６０５が第１図の垂直MOS
スイツチ１０２を構成する。Ｐ基板６０１の表面
を保護し、各素子を絶縁分離するSiO2などの絶
縁物領域６０６の上に、n+領域６０２と接した
高抵抗領域６０７が形成され、その上に、低抵抗
n+領域６０８が形成され更に、その上に、透明
電極６０９が形成される。
す。Ｐ基板６０１の表面に、画素領域であるn+
領域６０２，信号伝送線６０３と接続されたn+
領域６０４とゲード６０５が第１図の垂直MOS
スイツチ１０２を構成する。Ｐ基板６０１の表面
を保護し、各素子を絶縁分離するSiO2などの絶
縁物領域６０６の上に、n+領域６０２と接した
高抵抗領域６０７が形成され、その上に、低抵抗
n+領域６０８が形成され更に、その上に、透明
電極６０９が形成される。
第６図ａのＸ−X′断面の構造を中心に把えた
等価回路図を第６図ｂ１に示す。第６図ｂ１の等
価回路図に従つて、第６図ｂ２，ｂ３に光電変換
部のエネルギーバンド図を示す。
等価回路図を第６図ｂ１に示す。第６図ｂ１の等
価回路図に従つて、第６図ｂ２，ｂ３に光電変換
部のエネルギーバンド図を示す。
第６図ｂ１は、低抵抗領域６０８として、n+
型半導体を用い、高抵抗領域６０７として真性半
導体を用いている。
型半導体を用い、高抵抗領域６０７として真性半
導体を用いている。
第６図ｂ２は、第６図ｂ１に示す光電変換部の
VS＝VO＝OVにおけるエネルギーバンド図を示し
ている。
VS＝VO＝OVにおけるエネルギーバンド図を示し
ている。
VSに正の電圧を印加すると、高抵抗領域６０
７に電界が生じ、光電変換部のエネルギーバンド
図は第６図ｂ３となる。
７に電界が生じ、光電変換部のエネルギーバンド
図は第６図ｂ３となる。
高抵抗領域６０７の不純物密度が零か、極めて
低い場合、VSにわずかの電圧を印加すれば、高
抵抗領域６０７が完全に空乏層で覆われピンチオ
フ状態となり、画素領域であるn+領域６０２前
面に鞍部点状の電位障壁６１０が現われる。この
電位障壁６１０の高さが主としてn+領域６０２
から透明電極６０９に流れる電子の流量制御を行
なうことになる。これはSITと同様な割作であ
り、その動作理論により、n+領域６０２から透
明電極６０９に向かう方向の高抵抗領域の直列抵
抗rsと、光入射で制御される高抵抗領域６０７を
含む光電変換領域の仮想変換コンダクタンスを
GmとすればrsGm＜１であることが必要である。
この条件を実現するには、高抵抗領域６０７とし
て、真性半導体ではなく、１０12〜１５15cm-3程
度の不純物密度を有するｎ型又はＰ型の半導体を
用いることも可能である。
低い場合、VSにわずかの電圧を印加すれば、高
抵抗領域６０７が完全に空乏層で覆われピンチオ
フ状態となり、画素領域であるn+領域６０２前
面に鞍部点状の電位障壁６１０が現われる。この
電位障壁６１０の高さが主としてn+領域６０２
から透明電極６０９に流れる電子の流量制御を行
なうことになる。これはSITと同様な割作であ
り、その動作理論により、n+領域６０２から透
明電極６０９に向かう方向の高抵抗領域の直列抵
抗rsと、光入射で制御される高抵抗領域６０７を
含む光電変換領域の仮想変換コンダクタンスを
GmとすればrsGm＜１であることが必要である。
この条件を実現するには、高抵抗領域６０７とし
て、真性半導体ではなく、１０12〜１５15cm-3程
度の不純物密度を有するｎ型又はＰ型の半導体を
用いることも可能である。
第６図ｂ３のエネルギーバンド図において、光
が高抵抗領域６０７に入射すると、高抵抗領域６
０７内に光により励起された電子・正孔対が発生
する。このうち電子は透明電極６０９側に吸収さ
れ、正孔は、高抵抗領域６０７に印加されている
強電界界によつて加速され、電子に対する電位障
壁６１０部に流れこみ、電位障壁６１０部分を正
に帯電させる。これは、電子に対する電位障壁６
１０の高さを下げることになり、その結果、n+
領域６０２から電子が高抵抗領域６０７に注入さ
れ、高抵抗領域６０７内をドリフト走行して、
n+領域６０８を通過して透明電極６０９に吸収
される。
が高抵抗領域６０７に入射すると、高抵抗領域６
０７内に光により励起された電子・正孔対が発生
する。このうち電子は透明電極６０９側に吸収さ
れ、正孔は、高抵抗領域６０７に印加されている
強電界界によつて加速され、電子に対する電位障
壁６１０部に流れこみ、電位障壁６１０部分を正
に帯電させる。これは、電子に対する電位障壁６
１０の高さを下げることになり、その結果、n+
領域６０２から電子が高抵抗領域６０７に注入さ
れ、高抵抗領域６０７内をドリフト走行して、
n+領域６０８を通過して透明電極６０９に吸収
される。
この結果、n+領域６０２は電子空乏状態とな
り、また電位障壁６１０の作用により、感度増倍
効果が生じることとなる。
り、また電位障壁６１０の作用により、感度増倍
効果が生じることとなる。
更に、透明電極６０９とn+型の低抵抗領域６
０８の接触はオーミツク接触でもよいが、第６図
ｂ３から分かるように、正孔に対する阻止形接触
の方が、暗電流抵減にとつて望ましいことが分か
る。
０８の接触はオーミツク接触でもよいが、第６図
ｂ３から分かるように、正孔に対する阻止形接触
の方が、暗電流抵減にとつて望ましいことが分か
る。
ここで、電位障壁６１０近傍に捕えられ正孔
は、蓄積状態にある。この為垂直MOSスイツチ
１０２で、信号読出しを行なつても、n+領域６
０２の電位は、正孔の蓄積量に対応する電位障壁
６１０の高さで決まるので、n+領域６０２に信
号伝送線１０５から注入された電子は、高抵抗領
域６０７、n+型の低抵抗領域６０８を通つて速
やかに透明電極６０９に吸収される。従つてn+
領域６０２の電位はOVに戻らず、垂直MOSスイ
ツチ１０２で読み出される前の電位を保持するこ
ととなる。非破壊読出しが可能となる。
は、蓄積状態にある。この為垂直MOSスイツチ
１０２で、信号読出しを行なつても、n+領域６
０２の電位は、正孔の蓄積量に対応する電位障壁
６１０の高さで決まるので、n+領域６０２に信
号伝送線１０５から注入された電子は、高抵抗領
域６０７、n+型の低抵抗領域６０８を通つて速
やかに透明電極６０９に吸収される。従つてn+
領域６０２の電位はOVに戻らず、垂直MOSスイ
ツチ１０２で読み出される前の電位を保持するこ
ととなる。非破壊読出しが可能となる。
一方、n+領域６０２の電位をOVにリセツトす
る通常の破壊読出して行なうには、電位障壁６１
０近傍に蓄積された正孔を除去する必要がある。
る通常の破壊読出して行なうには、電位障壁６１
０近傍に蓄積された正孔を除去する必要がある。
このためには、VSを一度OVあるいは負電圧と
すれば、電位障壁６１０近傍に捕えられた正孔を
透明電極６０９に排出する事が可能である。
すれば、電位障壁６１０近傍に捕えられた正孔を
透明電極６０９に排出する事が可能である。
以上のべた第２の実施例によれば、透明電極６
０９から高抵抗領域６０７に正孔が注入されにく
くなるので、第１の実施例に比べて、暗電流が一
層少なくなり、温度変化に対する動作がより確実
となりＳ／Ｎ、信頼性の向上をもたらす。
０９から高抵抗領域６０７に正孔が注入されにく
くなるので、第１の実施例に比べて、暗電流が一
層少なくなり、温度変化に対する動作がより確実
となりＳ／Ｎ、信頼性の向上をもたらす。
第７図は、第６図ａに示した第２の実施例の変
形である。これは、感度増倍効果により、受光面
積を決める高抵抗領域を撮像装置表面全域とせず
に、画素領域である２次元配列のn+領域６０２
と同様、高抵抗領域７０１が、低抵抗領域７０２
で分離されて、２次元配列となし、その上を透明
電極６０９で覆うものである。これは、レーザ
ー・アニールなどの手法を用いた高抵抗領域の形
成が第６図の構成に比べ、遥かに簡略化され、プ
ロセスを容易にする。
形である。これは、感度増倍効果により、受光面
積を決める高抵抗領域を撮像装置表面全域とせず
に、画素領域である２次元配列のn+領域６０２
と同様、高抵抗領域７０１が、低抵抗領域７０２
で分離されて、２次元配列となし、その上を透明
電極６０９で覆うものである。これは、レーザ
ー・アニールなどの手法を用いた高抵抗領域の形
成が第６図の構成に比べ、遥かに簡略化され、プ
ロセスを容易にする。
第８図は第６図ａに示した第２の実施例の別の
変形例である。これは、高抵抗領域８０１と低抵
抗領域８０２が絶縁物領域６０６で分離されて２
次元配列となし、透明電極８０３で覆うものであ
る。
変形例である。これは、高抵抗領域８０１と低抵
抗領域８０２が絶縁物領域６０６で分離されて２
次元配列となし、透明電極８０３で覆うものであ
る。
第９図は、本発明の第３の実施例を示すもので
ある。
ある。
第９図ａは、光電変換部近傍の断面構造を示
す。Ｐ基板９０１の表面に画素領域であるn+領
域９０２信号伝送線９０３と接続されたn+領域
９０４とゲート９０５が、第１図の垂直MOSス
イツチ１０２を構成する。Ｐ基板９０１の表面を
保護し、各素子を絶縁分離するSiO2などの絶縁
物領域６０９の上に、n+領域９０２と接して、
第１の高抵抗領域９０７を形成し、その上に第２
の高抵抗領域９０８が形成され、更にその上に低
抵抗n+領域９０９、透明電極９１０が順に形成
される。
す。Ｐ基板９０１の表面に画素領域であるn+領
域９０２信号伝送線９０３と接続されたn+領域
９０４とゲート９０５が、第１図の垂直MOSス
イツチ１０２を構成する。Ｐ基板９０１の表面を
保護し、各素子を絶縁分離するSiO2などの絶縁
物領域６０９の上に、n+領域９０２と接して、
第１の高抵抗領域９０７を形成し、その上に第２
の高抵抗領域９０８が形成され、更にその上に低
抵抗n+領域９０９、透明電極９１０が順に形成
される。
第９図ａのＸ−X′断面の構造を中心に把えた
等価回路図を第９図ｂ１に示す。第９図ｂ１の等
価回路図に従つて、第６図ｂ２，ｂ３に光電変換
部のエネルギーバンド図を示す。
等価回路図を第９図ｂ１に示す。第９図ｂ１の等
価回路図に従つて、第６図ｂ２，ｂ３に光電変換
部のエネルギーバンド図を示す。
第９図ｂ１は、第１の高抵抗領域９０７とし
て、比較的低不純物濃度のＰ型半導体を用い、第
２の高抵抗領域９０８として、真性半導体を用い
ている。
て、比較的低不純物濃度のＰ型半導体を用い、第
２の高抵抗領域９０８として、真性半導体を用い
ている。
第９図ｂ２は、第９図ｂ１に示す光電変換部の
VS＝VO＝OVにおけるエネルギーバンド図を示し
ている。
VS＝VO＝OVにおけるエネルギーバンド図を示し
ている。
VSに正の電圧を印加すると、高抵抗領域９０
７，９０８に電界が生じ、光電変換部のエネルギ
ーバンド図は第９図ｂ３となる。
７，９０８に電界が生じ、光電変換部のエネルギ
ーバンド図は第９図ｂ３となる。
第１の高抵抗領域９０７、第２の高抵抗領域９
０８の不純物密度が十分に小さいと、VSにわず
かの電圧を印加しただけで、高抵抗領域９０７，
９０８は完全に空乏層で覆われ、ピンチ・オフ状
態となり画素領域であるn+領域９０２前面の第
１の高抵抗領域９０７部分に鞍部点状の電位障壁
９１１が現われる。この電位障壁９１１の高さが
主として、n+領域９０２から透明電極へ向かつ
て流れる電子の流量制御を行なうことになる。こ
れはSITと同様な動作であり、その動作理論によ
り、n+領域９０２から透明電極９１０に向かう
方向の高抵抗領域の直列抵抗rsと、光入射で制御
される高抵抗領域を含む光電変換領域の仮想変換
コンダクタンスをGmとすれば、rsGm＜１が必
要となる。この条件を実現するには、第１の高抵
抗領域Ｐ域９０７として、1012〜1018cm-3程度の
不純物密度、第２の高抵抗領域９０８として、真
性半導体でなく、1012〜1015cm-3程度の不純物密
度を有するｎ型、又はＰ型の半導体を用いること
も可能である。
０８の不純物密度が十分に小さいと、VSにわず
かの電圧を印加しただけで、高抵抗領域９０７，
９０８は完全に空乏層で覆われ、ピンチ・オフ状
態となり画素領域であるn+領域９０２前面の第
１の高抵抗領域９０７部分に鞍部点状の電位障壁
９１１が現われる。この電位障壁９１１の高さが
主として、n+領域９０２から透明電極へ向かつ
て流れる電子の流量制御を行なうことになる。こ
れはSITと同様な動作であり、その動作理論によ
り、n+領域９０２から透明電極９１０に向かう
方向の高抵抗領域の直列抵抗rsと、光入射で制御
される高抵抗領域を含む光電変換領域の仮想変換
コンダクタンスをGmとすれば、rsGm＜１が必
要となる。この条件を実現するには、第１の高抵
抗領域Ｐ域９０７として、1012〜1018cm-3程度の
不純物密度、第２の高抵抗領域９０８として、真
性半導体でなく、1012〜1015cm-3程度の不純物密
度を有するｎ型、又はＰ型の半導体を用いること
も可能である。
第９図ｂ３のエネルギーバンド図において、光
が第２の高抵抗領域９０８に入射すると、第２の
高抵抗領域９０８内に光により励起された電子・
正孔対が発生する。このうち電子は、透明電極９
１０側に吸収され、正孔は、第１の高抵抗Ｐ領域
９０８部に流れこみ、電位障壁９１１を正に帯電
させる。これは、電子に対する電位障壁９１１の
高さを下げることになり、その結果、n+領域９
０２から電子が高抵抗９０７，９０８に注入さ
れ、高抵抗領域９０７，９０８内をドリフト走行
して、n+領域９０９を通過して、透明電極９１
０に吸収される。
が第２の高抵抗領域９０８に入射すると、第２の
高抵抗領域９０８内に光により励起された電子・
正孔対が発生する。このうち電子は、透明電極９
１０側に吸収され、正孔は、第１の高抵抗Ｐ領域
９０８部に流れこみ、電位障壁９１１を正に帯電
させる。これは、電子に対する電位障壁９１１の
高さを下げることになり、その結果、n+領域９
０２から電子が高抵抗９０７，９０８に注入さ
れ、高抵抗領域９０７，９０８内をドリフト走行
して、n+領域９０９を通過して、透明電極９１
０に吸収される。
この結果、n+領域９０２は電子空乏状態とな
り、また電位障壁９１１の作用により、感度増倍
効果が生じることとなる。
り、また電位障壁９１１の作用により、感度増倍
効果が生じることとなる。
更に、透明電極９１０と低抵抗n+領域９０９
の接触はオーミツク接触でもよいが、第９図ｂ３
より正孔に対する阻止形接触の方が、暗電流低減
には望ましいことが分かる。
の接触はオーミツク接触でもよいが、第９図ｂ３
より正孔に対する阻止形接触の方が、暗電流低減
には望ましいことが分かる。
ここで、電位障壁９１１近傍に捕えられた正孔
は、蓄積状態にある。この為垂直MOSスイツチ
１０２で、信号読出しを行なつても、n+領域９
０２の電位は、正孔の蓄積量に対応する電位障壁
９１１の高さで決まるので、n+領域９０２に信
号伝送線１０５から注入された電子は、高抵抗領
域９０７，９０８、n+型の低抵抗領域９０９を
通つて速やかに、透明電極９１０に吸収される。
従つてn+領域９０２の電位はOVに戻らず、垂直
MOSスイツチ１０２で読み出される前の電位を
保持することになり、非破壊読出しが可能とな
る。
は、蓄積状態にある。この為垂直MOSスイツチ
１０２で、信号読出しを行なつても、n+領域９
０２の電位は、正孔の蓄積量に対応する電位障壁
９１１の高さで決まるので、n+領域９０２に信
号伝送線１０５から注入された電子は、高抵抗領
域９０７，９０８、n+型の低抵抗領域９０９を
通つて速やかに、透明電極９１０に吸収される。
従つてn+領域９０２の電位はOVに戻らず、垂直
MOSスイツチ１０２で読み出される前の電位を
保持することになり、非破壊読出しが可能とな
る。
一方、n+領域９０２の電位をOVにリセツトす
る通常の破壊読出しを行なうには、電位障壁９１
１近傍に蓄積された正孔を除去する必要がある。
る通常の破壊読出しを行なうには、電位障壁９１
１近傍に蓄積された正孔を除去する必要がある。
このためには、VSを一度OVあるいは負電圧と
すれば、電位障壁９１１近傍に捕えられた正孔を
透明電極９１０に排出することが可能となる。
すれば、電位障壁９１１近傍に捕えられた正孔を
透明電極９１０に排出することが可能となる。
以上述べた第３の実施例によれば、電位障壁９
１１の形成する位置を第１の高抵抗領域であるＰ
領域９０７で決定でき、電位障壁９１１の特性を
Ｐ領域９０７の不純物濃度で制御できるようにな
り、設計・プロセスでの自由度が増し、一層作り
易くなる。
１１の形成する位置を第１の高抵抗領域であるＰ
領域９０７で決定でき、電位障壁９１１の特性を
Ｐ領域９０７の不純物濃度で制御できるようにな
り、設計・プロセスでの自由度が増し、一層作り
易くなる。
第９図ｃ１は、第１の高抵抗領域として比較的
低不純物密度のｎ領域９１２を用いた光電変換部
を示している。この光電変換部のVS＝VO＝OVの
エネルギーバンド図が、第９図ｃ２であり、VS
に正の電圧を印加したものが、第９図ｃ３で電位
障壁９１３が形成される。
低不純物密度のｎ領域９１２を用いた光電変換部
を示している。この光電変換部のVS＝VO＝OVの
エネルギーバンド図が、第９図ｃ２であり、VS
に正の電圧を印加したものが、第９図ｃ３で電位
障壁９１３が形成される。
第９図ｂ３とｃ３との差は、第１の高抵抗領域
としてｎ領域９１２を用いた場合、第２の高抵抗
領域との関係で、電位障壁９１１の位置、特性を
決定できることである。
としてｎ領域９１２を用いた場合、第２の高抵抗
領域との関係で、電位障壁９１１の位置、特性を
決定できることである。
第１０図は、第９図ａに示した第３の実施例の
変形である。これは、感度増倍効果により、受光
面積を決める高抵抗領域を撮像素子表面全域とせ
ずに、画素領域である２次元配列のn+領域９０
２と同様、第１の高抵抗領域１００１、第２の高
抵抗領域１００２、低抵抗領域１００３が、絶縁
物領域９０６で分離されて２次元配列となし、そ
の上を透明電極１００４で覆うものである。これ
は高抵抗領域の形成を容易にし、歩留まりをあげ
る。
変形である。これは、感度増倍効果により、受光
面積を決める高抵抗領域を撮像素子表面全域とせ
ずに、画素領域である２次元配列のn+領域９０
２と同様、第１の高抵抗領域１００１、第２の高
抵抗領域１００２、低抵抗領域１００３が、絶縁
物領域９０６で分離されて２次元配列となし、そ
の上を透明電極１００４で覆うものである。これ
は高抵抗領域の形成を容易にし、歩留まりをあげ
る。
第１１図は、第９図ａに示した第３の実施例の
別の変形である。
別の変形である。
これは、第１の高抵抗領域１１０１が、Ｐ基板
９０１表面の画素領域であるn+領域９０２内部
表面に形成されたものである。これにより、第２
の高抵抗領域９０８が、表面に、レーザー・アニ
ールなどを利用して形成できるので、作り易くな
る。しかも電位障壁をn+領域９０２内部の第１
の高抵抗領域１１０１に形成できる事から、表面
に形成した第２の高抵抗領域９０８との界面の影
響が電子の、ドリフト走行部に含まれるようにな
り界面の影響が電位障壁に及ぶのを避けることが
出来きる。
９０１表面の画素領域であるn+領域９０２内部
表面に形成されたものである。これにより、第２
の高抵抗領域９０８が、表面に、レーザー・アニ
ールなどを利用して形成できるので、作り易くな
る。しかも電位障壁をn+領域９０２内部の第１
の高抵抗領域１１０１に形成できる事から、表面
に形成した第２の高抵抗領域９０８との界面の影
響が電子の、ドリフト走行部に含まれるようにな
り界面の影響が電位障壁に及ぶのを避けることが
出来きる。
第１２図は、本発明の第４の実施例を示すもの
である。これまで述べて来た各実施例に用いた高
抵抗領域の特性を十分活かすには、やはり単結晶
が最も望ましい。しかも、この単結晶は、純度が
高いばかりでなく、欠陥の少ないものが最終的に
要求される。
である。これまで述べて来た各実施例に用いた高
抵抗領域の特性を十分活かすには、やはり単結晶
が最も望ましい。しかも、この単結晶は、純度が
高いばかりでなく、欠陥の少ないものが最終的に
要求される。
第１２図ａは、光電変換部近傍の断面構造を示
す。Ｐ基板１２０１の表面に、画素領域である
n+領域１２０２、信号伝送線１２０３と接続さ
れたn+領域１２０４とゲート１２０５が第１図
の垂直MOSスイツチ１０２を構成する。
す。Ｐ基板１２０１の表面に、画素領域である
n+領域１２０２、信号伝送線１２０３と接続さ
れたn+領域１２０４とゲート１２０５が第１図
の垂直MOSスイツチ１０２を構成する。
本装置の高抵抗領域は、Ｐ基板１２０１の表面
を保護すると共に、各素子を絶縁分離するSiO2
などの絶縁物領域１２０６の上に、n+領域１２
０２と接して形成される。これを、液相又は気相
成長になつてn+領域１２０２の上に単純に形成
する以外に、第１２図ａに示すように絶縁物領域
１２０６の上に、n+領域１２０２と接して、ア
モルフアスSiなどの非晶質領域１２０７を形成
し、その後レーザー光照射などにより高抵抗領域
としての単結晶領域１２０９に変えることが考え
られる。これは、加熱冷却に局所性をもたせると
基板結晶から結晶化が進むため全体が安定し易す
く欠陥を避けることが容易になるという事を応用
したもので、レーザー光線を照射すると、必要な
ところだけ加熱できるし、波長を変えて吸収減垂
距離を変化させるとか、焦点距離を変化させて光
が集中する範囲をある程度限定することもでき
る。従つて他の部分に損傷を及ばさずに熱処理が
可能になる。したがつて、第１２図ｂのように
n+領域１２０２に対応する範囲Ａでは、n+領域
１２０２に接して単結晶領域を形成し、範囲Ｂで
は、非結晶質領域１２０８をわずかに残して単結
晶領域を形成することが、レーザー光照射で可能
になる。
を保護すると共に、各素子を絶縁分離するSiO2
などの絶縁物領域１２０６の上に、n+領域１２
０２と接して形成される。これを、液相又は気相
成長になつてn+領域１２０２の上に単純に形成
する以外に、第１２図ａに示すように絶縁物領域
１２０６の上に、n+領域１２０２と接して、ア
モルフアスSiなどの非晶質領域１２０７を形成
し、その後レーザー光照射などにより高抵抗領域
としての単結晶領域１２０９に変えることが考え
られる。これは、加熱冷却に局所性をもたせると
基板結晶から結晶化が進むため全体が安定し易す
く欠陥を避けることが容易になるという事を応用
したもので、レーザー光線を照射すると、必要な
ところだけ加熱できるし、波長を変えて吸収減垂
距離を変化させるとか、焦点距離を変化させて光
が集中する範囲をある程度限定することもでき
る。従つて他の部分に損傷を及ばさずに熱処理が
可能になる。したがつて、第１２図ｂのように
n+領域１２０２に対応する範囲Ａでは、n+領域
１２０２に接して単結晶領域を形成し、範囲Ｂで
は、非結晶質領域１２０８をわずかに残して単結
晶領域を形成することが、レーザー光照射で可能
になる。
この時、非晶質領域１２０７表面あるいは絶縁
物領域１２０６表面に、適当な起状を設ければ、
n+領域１２０２と結晶軸を揃えることも従来方
法により可能であり、これにより、完全結晶成長
も実現できる。
物領域１２０６表面に、適当な起状を設ければ、
n+領域１２０２と結晶軸を揃えることも従来方
法により可能であり、これにより、完全結晶成長
も実現できる。
上記の非晶質領域１２０７は、多結晶Siなどの
多結晶領域としても全く同様の方法で実施でき
る。
多結晶領域としても全く同様の方法で実施でき
る。
さらに、量産化に適したものとして、第１３図
に第５の実施例を示す。
に第５の実施例を示す。
これは、第１１図に示した実施例の変形でもあ
る。Ｐ基板１３０１の表面に画素領域となるn+
領域１３０２、n+領域１３０３を形成し、更に
n+領域１３０２の内部表面にＰ領域１３０４を
拡散・イオン注入法などで形成したあと、Ｋ−
K′の二重線のようにエツチングし（この時、生
じるエツチピツトなどは、レーザーアニールで取
り除くことは可能である。）、その上に、SiO2な
どの第１層の絶縁物領域１３０５を形成する。こ
の後、ゲート１３０６、n+領域１３０３と接続
した信号伝送線１３０７を形成したあと、第２層
の絶縁物領域１３０８を形成し、第２層の絶縁物
領域１３０８の表面と画素領域のＰ領域１３０４
の表面とを同一平面とする。この後、気相又は液
相で、単結晶成長を行ない、高抵抗領域１３０９
を形成し、その上にn+領域１３１０、透明電極
１３１１を形成する。
る。Ｐ基板１３０１の表面に画素領域となるn+
領域１３０２、n+領域１３０３を形成し、更に
n+領域１３０２の内部表面にＰ領域１３０４を
拡散・イオン注入法などで形成したあと、Ｋ−
K′の二重線のようにエツチングし（この時、生
じるエツチピツトなどは、レーザーアニールで取
り除くことは可能である。）、その上に、SiO2な
どの第１層の絶縁物領域１３０５を形成する。こ
の後、ゲート１３０６、n+領域１３０３と接続
した信号伝送線１３０７を形成したあと、第２層
の絶縁物領域１３０８を形成し、第２層の絶縁物
領域１３０８の表面と画素領域のＰ領域１３０４
の表面とを同一平面とする。この後、気相又は液
相で、単結晶成長を行ない、高抵抗領域１３０９
を形成し、その上にn+領域１３１０、透明電極
１３１１を形成する。
以上のように、本発明によれば、従来の固体撮
像素子で主として用いられたＰ−ｎ接合形の光電
変換部、つまり、Ｐ基板上に形成されたn+領域
に接して、素子表面に、高抵抗領域を形成し、し
かもこの高抵抗領域の上に形成した透明電極に電
圧を印加して、高抵抗領域に接したＰ基板表面の
n+領域で、電子空乏動作となるような光電変換
を高抵抗領域で実施することにより、次のような
結果が得られる。
像素子で主として用いられたＰ−ｎ接合形の光電
変換部、つまり、Ｐ基板上に形成されたn+領域
に接して、素子表面に、高抵抗領域を形成し、し
かもこの高抵抗領域の上に形成した透明電極に電
圧を印加して、高抵抗領域に接したＰ基板表面の
n+領域で、電子空乏動作となるような光電変換
を高抵抗領域で実施することにより、次のような
結果が得られる。
感度増倍効果による超高感度が得られる。
原理的にブルーミングを発生しない。
積層構造による高集積化が可能で高解便度設
計が容易となる。
計が容易となる。
高抵抗領域と接するのはn+領域のみゆえ、
下地となる固体撮像装置は、従来技術で構成す
ることができるので作り易い。
下地となる固体撮像装置は、従来技術で構成す
ることができるので作り易い。
これにより、今後、固体撮像装置の大きさ（主
に受光部面積）を８ミリカメラの光学系が利用で
きるサイズから更に小さいサイズへの小型化まで
可能となり、カメラそのものの小型化に大いに貢
献できる。
に受光部面積）を８ミリカメラの光学系が利用で
きるサイズから更に小さいサイズへの小型化まで
可能となり、カメラそのものの小型化に大いに貢
献できる。
又、将来技術としての３次元LSIの敏感な評価
手段としても利用できることとなり、現在の撮像
素子がメモリの性能向上に寄与する様々な情報を
提供しているのと同様に重要な役割を果たすこと
ができる。
手段としても利用できることとなり、現在の撮像
素子がメモリの性能向上に寄与する様々な情報を
提供しているのと同様に重要な役割を果たすこと
ができる。
なお、実施例は、全てＰ基板を用いたが、ｎ基
板を用いたものにも適用できることはいうまでも
なく、基板材料としてもSiに限らず、GaAsなど
を用いてよいことも勿論である。更に本文中でも
述べたが、非晶質が極めて高性能になり、単結晶
と同等となれば、非晶質を高抵抗領域として用い
てよいことも勿論である。
板を用いたものにも適用できることはいうまでも
なく、基板材料としてもSiに限らず、GaAsなど
を用いてよいことも勿論である。更に本文中でも
述べたが、非晶質が極めて高性能になり、単結晶
と同等となれば、非晶質を高抵抗領域として用い
てよいことも勿論である。
第１図は本発明の固体撮像装置の基本構成を示
す断面図、第２図は空乏モード動作の光電変換部
と信号読出し方法を示すポテンシヤルモデル図、
第３図は本発明の第１の実施例における固体撮像
装置の構成図、その等価回路図、そのVS＝OV時
の光電変換部のエネルギーバンド図、そのVS＞
Ｏ時の光電変換部のエネルギーバンド図、第４
図，第５図は第１の実施例の変形例の装置の断面
図、第６図は本発明の実施例における固体撮像装
置の断面図、その光電変換部の等価回路、その
VS＝Ｏ時の光電変換部のエネルギーバンド図、
そのVS＞Ｏ時の光電変換部のエネルギーバンド
図、第７図，第８図は第２の実施例の変形例の装
置の断面図、第９図は本発明の第３の実施例にお
ける固体撮像装置の断面図、その光電変換部の等
価回路図、そのVS＝Ｏの時の光電変換部のエネ
ルギーバンド図、そのVS＞Ｏ時の光電変換部の
エネルギーバンド図、別な光電変換部の等価回路
図、そのVS＝Ｏ時の別な光電変換部のエネルギ
ーバンド図、VS＞Ｏ時の別な光電変換部のエネ
ルギーバンド図、第１０図，第１１図は第３の実
施例の変形例の装置の断面図、第１２図は本発明
の第４の実施例における固体撮像装置の断面図、
第１３図は本発明の第５の実施例における固体撮
像装置の断面図である。 １０２…垂直MOSスイツチ、１０５…信号伝
送線、VS…透明電極への印加電圧、２０２，３
０２，６０２，９０２，１２０２，１３０２…画
素領域であるn+領域、３０７，４０１，５０１，
６０７，７０１，８０１，９０７，９０８，９１
２，１００１，１００２，１１０１，１２０９，
１３０４，１３０９…高抵抗領域、３０８，４０
２，５０２，６０９，８０３，９１０，１２１
０，１３１１…透明電極、６０８，７０２，８０
２，９０９，１００３，１３１０…低抵抗領域、
３０９，６１０，９１１，９１３…電位障壁。
す断面図、第２図は空乏モード動作の光電変換部
と信号読出し方法を示すポテンシヤルモデル図、
第３図は本発明の第１の実施例における固体撮像
装置の構成図、その等価回路図、そのVS＝OV時
の光電変換部のエネルギーバンド図、そのVS＞
Ｏ時の光電変換部のエネルギーバンド図、第４
図，第５図は第１の実施例の変形例の装置の断面
図、第６図は本発明の実施例における固体撮像装
置の断面図、その光電変換部の等価回路、その
VS＝Ｏ時の光電変換部のエネルギーバンド図、
そのVS＞Ｏ時の光電変換部のエネルギーバンド
図、第７図，第８図は第２の実施例の変形例の装
置の断面図、第９図は本発明の第３の実施例にお
ける固体撮像装置の断面図、その光電変換部の等
価回路図、そのVS＝Ｏの時の光電変換部のエネ
ルギーバンド図、そのVS＞Ｏ時の光電変換部の
エネルギーバンド図、別な光電変換部の等価回路
図、そのVS＝Ｏ時の別な光電変換部のエネルギ
ーバンド図、VS＞Ｏ時の別な光電変換部のエネ
ルギーバンド図、第１０図，第１１図は第３の実
施例の変形例の装置の断面図、第１２図は本発明
の第４の実施例における固体撮像装置の断面図、
第１３図は本発明の第５の実施例における固体撮
像装置の断面図である。 １０２…垂直MOSスイツチ、１０５…信号伝
送線、VS…透明電極への印加電圧、２０２，３
０２，６０２，９０２，１２０２，１３０２…画
素領域であるn+領域、３０７，４０１，５０１，
６０７，７０１，８０１，９０７，９０８，９１
２，１００１，１００２，１１０１，１２０９，
１３０４，１３０９…高抵抗領域、３０８，４０
２，５０２，６０９，８０３，９１０，１２１
０，１３１１…透明電極、６０８，７０２，８０
２，９０９，１００３，１３１０…低抵抗領域、
３０９，６１０，９１１，９１３…電位障壁。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板の上部に形成された光電変換を行
なわない画素領域と画素選択手段と信号読みだし
手段と、半導体表面の上部を覆う絶縁膜上に形成
された単結晶の高抵抗領域と前記高抵抗領域上の
透明電極とを有し、前記高抵抗領域と前記画素領
域とが前記絶縁膜の除去された開口部を通して電
気的に接触されていることを特徴とする固体撮像
装置。 ２ 熱平行状態で完全空乏化し、主動作状態で鞍
部点状の電位分布が形成されるような濃度・寸法
を有する前記高抵抗領域を用いることを特徴とす
る特許請求の範囲第１項記載の固体撮像装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56147671A JPS5848578A (ja) | 1981-09-17 | 1981-09-17 | 固体撮像装置 |
| US06/415,544 US4571626A (en) | 1981-09-17 | 1982-09-07 | Solid state area imaging apparatus |
| DE19823234044 DE3234044A1 (de) | 1981-09-17 | 1982-09-14 | Festkoerper-abbildungsvorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56147671A JPS5848578A (ja) | 1981-09-17 | 1981-09-17 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5848578A JPS5848578A (ja) | 1983-03-22 |
| JPH0316833B2 true JPH0316833B2 (ja) | 1991-03-06 |
Family
ID=15435635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56147671A Granted JPS5848578A (ja) | 1981-09-17 | 1981-09-17 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5848578A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61222383A (ja) * | 1985-03-28 | 1986-10-02 | Shizuoka Univ | 非晶質半導体撮像装置 |
| KR101605424B1 (ko) | 2010-03-19 | 2016-03-22 | 인비사지 테크놀로지스, 인크. | 감지성 반도체 다이오드를 채용한 이미지 센서 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5517357B2 (ja) * | 1972-09-13 | 1980-05-10 | ||
| JPS5670673A (en) * | 1979-11-14 | 1981-06-12 | Hitachi Ltd | Photoelectric converter |
| JPS56103578A (en) * | 1980-01-23 | 1981-08-18 | Hitachi Ltd | Solid state pickup element |
| JPS57194570A (en) * | 1981-05-27 | 1982-11-30 | Toshiba Corp | Solid state image pick-up device and manufacture thereof |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5517357U (ja) * | 1978-07-21 | 1980-02-04 |
-
1981
- 1981-09-17 JP JP56147671A patent/JPS5848578A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5517357B2 (ja) * | 1972-09-13 | 1980-05-10 | ||
| JPS5670673A (en) * | 1979-11-14 | 1981-06-12 | Hitachi Ltd | Photoelectric converter |
| JPS56103578A (en) * | 1980-01-23 | 1981-08-18 | Hitachi Ltd | Solid state pickup element |
| JPS57194570A (en) * | 1981-05-27 | 1982-11-30 | Toshiba Corp | Solid state image pick-up device and manufacture thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5848578A (ja) | 1983-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0165764B1 (en) | Depletion mode thin film semiconductor photodetectors | |
| US9202962B2 (en) | Solid state imaging device and fabrication method for the same | |
| US20030160172A1 (en) | Multispectral monolithic infrared focal plane array detectors | |
| JPH0318793B2 (ja) | ||
| JP2005532695A (ja) | 光検出器回路 | |
| JPH0414543B2 (ja) | ||
| WO2017126204A1 (ja) | 受光素子、受光素子の製造方法、撮像素子および電子機器 | |
| US4213137A (en) | Monolithic variable size detector | |
| JPH05267695A (ja) | 赤外線撮像装置 | |
| US4499654A (en) | Method for fabricating semiconductor photodetector | |
| JPH0316833B2 (ja) | ||
| JPS61187267A (ja) | 固体撮像装置 | |
| JP2697767B2 (ja) | 放射線撮像装置 | |
| US20190051682A1 (en) | Solid-state imaging device and method of manufacturing the same | |
| Tsukada et al. | New solid-state image pickup devices using photosensitive chalcogenide glass film | |
| JPH01220862A (ja) | 固体撮像素子 | |
| JPS6322469B2 (ja) | ||
| JPH04286160A (ja) | 光検知器及びその製造方法 | |
| JPS5812480A (ja) | 複合形固体撮像素子 | |
| USRE29261E (en) | Gated silicon diode array camera tube | |
| JPS60167366A (ja) | 固体撮像装置の製造方法 | |
| JPH08191143A (ja) | 光電変換装置 | |
| JPH059948B2 (ja) | ||
| JP2000311994A (ja) | 固体撮像素子及びその製造方法 | |
| JPS6242447A (ja) | 固体撮像装置 |