JPS63224346A - 電子部品の実装構造 - Google Patents
電子部品の実装構造Info
- Publication number
- JPS63224346A JPS63224346A JP5804887A JP5804887A JPS63224346A JP S63224346 A JPS63224346 A JP S63224346A JP 5804887 A JP5804887 A JP 5804887A JP 5804887 A JP5804887 A JP 5804887A JP S63224346 A JPS63224346 A JP S63224346A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- ceramic substrate
- mounting structure
- ics
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000007789 sealing Methods 0.000 claims abstract description 13
- 230000000694 effects Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/117—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15322—Connection portion the connection portion being formed on the die mounting surface of the substrate being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、電子部品の実装構造に関し、特にテープキャ
リア方式で組立てたＩＣ（ＴＡＢψＩＣ）のセラミック
パッケージにおけるＴＡＢφＩＣの実装構造に関する。
リア方式で組立てたＩＣ（ＴＡＢψＩＣ）のセラミック
パッケージにおけるＴＡＢφＩＣの実装構造に関する。
［従来の技術］
従来、この種の電子部品の実装構造は、第２図に示す如
く、セラミック基板１４上の片面に配線パターン１５を
設け、該配線パターン１５にＴＡＢ・ＩＣ１６を接続し
て該ＴＡＢ・ＩＣ１６を封止用キャップ１７により封止
し、反対側のセラミック基板１４面に良熱伝導材料で形
成した放熱用ヒートシンク１８を取付けたものである。
く、セラミック基板１４上の片面に配線パターン１５を
設け、該配線パターン１５にＴＡＢ・ＩＣ１６を接続し
て該ＴＡＢ・ＩＣ１６を封止用キャップ１７により封止
し、反対側のセラミック基板１４面に良熱伝導材料で形
成した放熱用ヒートシンク１８を取付けたものである。
［解決すべき問題点］
上述した従来の実装構造にあっては、セラミック基板１
４の片面にのみＴＡＢ−ＩＣ１６を実装する構造となっ
ていたため、実装密度が低いという欠点があった。また
、この結果としてセラミック基板１４及びヒートシンク
１８共コストがかかるという欠点があった。
４の片面にのみＴＡＢ−ＩＣ１６を実装する構造となっ
ていたため、実装密度が低いという欠点があった。また
、この結果としてセラミック基板１４及びヒートシンク
１８共コストがかかるという欠点があった。
［問題点の解決手段］
本発明は、上記従来の問題点を解決するためになされた
もので、そのための解決手段として、セラミック基板の
配線パターンにＴＡＢ−ＩＣを接続し、該ＴＡＢ・ＩＣ
を封止用キャップで封止した電子部品の実装構造におい
て、上記配線パターンを、上記セラミック基板の両面に
設け、これらの配線パターンに上記ＴＡＢ・ＩＣを夫々
接続し、これらのＴＡＢ、ＩＣを上記封止用キャップに
より夫々封止したことを特徴とする電子部品の実装構造
を提供するものである。
もので、そのための解決手段として、セラミック基板の
配線パターンにＴＡＢ−ＩＣを接続し、該ＴＡＢ・ＩＣ
を封止用キャップで封止した電子部品の実装構造におい
て、上記配線パターンを、上記セラミック基板の両面に
設け、これらの配線パターンに上記ＴＡＢ・ＩＣを夫々
接続し、これらのＴＡＢ、ＩＣを上記封止用キャップに
より夫々封止したことを特徴とする電子部品の実装構造
を提供するものである。
［実施例］
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例に係る電子部品の実装構造を
示す縦断面図である。
示す縦断面図である。
電子部品の実装構造は、セラミック基板１の両面に配線
パターン２．２を設け、これらの配線パターン２．２に
ＴＡＢ−ＩＣ３，４を夫々接続してこれらのＴＡＢ、Ｉ
Ｃ３，４を封止用キャップ５゜６で封止し、セラミック
基板１の上方の面にヒートシンク７を取付け、下方の面
に複数の接続端子８を設けた構造となっている。
パターン２．２を設け、これらの配線パターン２．２に
ＴＡＢ−ＩＣ３，４を夫々接続してこれらのＴＡＢ、Ｉ
Ｃ３，４を封止用キャップ５゜６で封止し、セラミック
基板１の上方の面にヒートシンク７を取付け、下方の面
に複数の接続端子８を設けた構造となっている。
セラミック基板１は、中央部を突出させて形成した段部
９を上面両側に有している。
９を上面両側に有している。
配線パターン２．２はセラミック基板１の上面と下面に
設けられており、またそれらはセラミック基板１内で連
結している。配線パターン２゜２の端部は接続端子８と
接続している。
設けられており、またそれらはセラミック基板１内で連
結している。配線パターン２゜２の端部は接続端子８と
接続している。
ＴＡＢ−ＩＣ３は、セラミック基板１の上面に取付けて
あり、ＩＣリード１０．ＩＣリード接続端子１１を介し
てセラミツク基板１上面の配線パターン２と接続してい
る。他方のＴＡＢ−［Ｃ４は、セラミック基板１の下面
に取付けてあり、ＩＣリード１２．ＩＣリード接続端子
１３を介してセラミツク基板１下面の配線パターン２と
接続している。これらのＴＡＢ−ＩＣ３，４には、封止
用キャップ５．６が冠してあり、外部からＴＡＢ−ＩＣ
３，４を封止している。
あり、ＩＣリード１０．ＩＣリード接続端子１１を介し
てセラミツク基板１上面の配線パターン２と接続してい
る。他方のＴＡＢ−［Ｃ４は、セラミック基板１の下面
に取付けてあり、ＩＣリード１２．ＩＣリード接続端子
１３を介してセラミツク基板１下面の配線パターン２と
接続している。これらのＴＡＢ−ＩＣ３，４には、封止
用キャップ５．６が冠してあり、外部からＴＡＢ−ＩＣ
３，４を封止している。
ヒートシンク７は、良伝導性接着材によりセラミック基
板１の段部９に取付けてあり、ＴＡＢ・ＩＣ３，４が発
生する熱を外部に放熱する。
板１の段部９に取付けてあり、ＴＡＢ・ＩＣ３，４が発
生する熱を外部に放熱する。
［発明の効果］
以上説明したように本発明は、セラミック基板の配線パ
ターンにＴ Ａ Ｂ−Ｉ Ｃを接続し、該ＴＡＢ−ＩＣ
を封止用キャップで封止した電子部品の実装構造におい
て、上記配線パターンを、上記セラミック基板の両面に
設け、これらの配線パターンに上記ＴＡＢ・ＩＣを夫々
接続し、これらのＴＡＢ−ＩＣを上記封止用キャップに
より夫々封止した構造としたため、セラミック基板の両
面に実装するＴＡＢ−ＩＣの組合わせにより種々の回路
を組める効果がある。また、−組のセラミック基板とヒ
ートシンクで、従来のセラミック基板とヒートシンク２
組分をまかなうため、コストダウンを図ることができる
効果がある。更に、セラミック基板の両面を使用するた
め、実装密度が高いという効果がある。
ターンにＴ Ａ Ｂ−Ｉ Ｃを接続し、該ＴＡＢ−ＩＣ
を封止用キャップで封止した電子部品の実装構造におい
て、上記配線パターンを、上記セラミック基板の両面に
設け、これらの配線パターンに上記ＴＡＢ・ＩＣを夫々
接続し、これらのＴＡＢ−ＩＣを上記封止用キャップに
より夫々封止した構造としたため、セラミック基板の両
面に実装するＴＡＢ−ＩＣの組合わせにより種々の回路
を組める効果がある。また、−組のセラミック基板とヒ
ートシンクで、従来のセラミック基板とヒートシンク２
組分をまかなうため、コストダウンを図ることができる
効果がある。更に、セラミック基板の両面を使用するた
め、実装密度が高いという効果がある。
第１図は本発明の一実施例に係る電子部品の実装構造を
示す縦断面図、第２図は従来の電子部品の実装構造を示
す縦断面図である。 ｌ：セラミック基板 ２：配線パターン ３．４：ＴＡＢ・ＩＣ ５，６：封止用キャップ ７：ヒートシンク ８：接続端子 ９：段部 １０．１２：ＩＣリード
示す縦断面図、第２図は従来の電子部品の実装構造を示
す縦断面図である。 ｌ：セラミック基板 ２：配線パターン ３．４：ＴＡＢ・ＩＣ ５，６：封止用キャップ ７：ヒートシンク ８：接続端子 ９：段部 １０．１２：ＩＣリード
Claims (1)
- 【特許請求の範囲】 セラミック基板の配線パターンにＴＡＢ・ＩＣを接続し
、該ＴＡＢ・ＩＣを封止用キャップで封止した電子部品
の実装構造において、 上記配線パターンを、上記セラミック基板の両面に設け
、これらの配線パターンに上記 ＴＡＢ・ＩＣを夫々接続し、これらのＴＡＢ・ＩＣを上
記封止用キャップにより夫々封止したことを特徴とする
電子部品の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5804887A JPS63224346A (ja) | 1987-03-13 | 1987-03-13 | 電子部品の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5804887A JPS63224346A (ja) | 1987-03-13 | 1987-03-13 | 電子部品の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63224346A true JPS63224346A (ja) | 1988-09-19 |
Family
ID=13073042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5804887A Pending JPS63224346A (ja) | 1987-03-13 | 1987-03-13 | 電子部品の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63224346A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1074327C (zh) * | 1997-03-27 | 2001-11-07 | 石川岛播磨重工业株式会社 | 金属带浇铸的方法及其装置 |
-
1987
- 1987-03-13 JP JP5804887A patent/JPS63224346A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1074327C (zh) * | 1997-03-27 | 2001-11-07 | 石川岛播磨重工业株式会社 | 金属带浇铸的方法及其装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| US4907067A (en) | Thermally efficient power device package | |
| KR950030321A (ko) | 반도체장치 및 그 제조방법 및 기판 | |
| JPS6290953A (ja) | 樹脂封止型半導体装置 | |
| US4949220A (en) | Hybrid IC with heat sink | |
| US6047467A (en) | Printed circuit board layout to minimize the clock delay caused by mismatch in length of metal lines and enhance the thermal performance of microelectronics packages via conduction through the package leads | |
| JPH0529537A (ja) | 半導体モジユール構造 | |
| US4536825A (en) | Leadframe having severable fingers for aligning one or more electronic circuit device components | |
| JPS63224346A (ja) | 電子部品の実装構造 | |
| JPS59107551A (ja) | 半導体装置 | |
| JPS6373694A (ja) | 電子回路基板 | |
| JPH05211256A (ja) | 半導体装置 | |
| JPH0382060A (ja) | 半導体装置 | |
| JPH06283561A (ja) | 半導体装置のパッケージ | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JP3466354B2 (ja) | 半導体装置 | |
| KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| KR960019683A (ko) | 반도체 장치 | |
| JP3867875B2 (ja) | 半導体装置 | |
| JPS645893Y2 (ja) | ||
| JPH0645763A (ja) | 印刷配線板 | |
| JPH0222886A (ja) | 混成集積回路 | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JP3260422B2 (ja) | Ｉｃパッケージ | |
| JPS6236385B2 (ja) |