JPS63221628A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63221628A JPS63221628A JP5570887A JP5570887A JPS63221628A JP S63221628 A JPS63221628 A JP S63221628A JP 5570887 A JP5570887 A JP 5570887A JP 5570887 A JP5570887 A JP 5570887A JP S63221628 A JPS63221628 A JP S63221628A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pattern
- wafer
- groove
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 239000002184 metal Substances 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims 1
- 238000001704 evaporation Methods 0.000 abstract 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001465 metallisation Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に金属類＊
ｆ：用いてパターン全形成する半導体装置の製造方法に
関する。
ｆ：用いてパターン全形成する半導体装置の製造方法に
関する。
レジストをマスクとしてウェハーに溝を形成し、同時に
す７トオフを用いてパターンを形成するプロセスにおい
て、従来は次のように行なわれてい＊ｏ ｔず、ウェハ
ー上にマスクとなるレジストパターンを形成し、次いで
エツチング金貸ないウェハーに韓を堀る。その後金属蒸
着を行ない、マスクとしたレジスト層を除去しパターン
を形成させていた。
す７トオフを用いてパターンを形成するプロセスにおい
て、従来は次のように行なわれてい＊ｏ ｔず、ウェハ
ー上にマスクとなるレジストパターンを形成し、次いで
エツチング金貸ないウェハーに韓を堀る。その後金属蒸
着を行ない、マスクとしたレジスト層を除去しパターン
を形成させていた。
近年微細化が進み、集積度が上がってくると、高Ｎ／１
度なパターン形成が要求されてきた。
度なパターン形成が要求されてきた。
しかしながら、上述の従来法では、金属を蒸着させる際
に、蒸着の方向が垂直方向だけでなく斜め方向の成分も
めるので蒸着金属の形成位置がずれたシまた金属パター
ンがすそをひいた９するという欠点がある。
に、蒸着の方向が垂直方向だけでなく斜め方向の成分も
めるので蒸着金属の形成位置がずれたシまた金属パター
ンがすそをひいた９するという欠点がある。
以下、第２図に従来例を示して説明する。まず第２図（
ａｌに示すようにウェハー１全レジスト２をマスクとし
てワエットエッチングを行ない溝３ ｔ−形成する。次
に同図（ｂ）に示すようにレジスト２をマスクとして金
属膜４を蒸着した後、同図（Ｃ）に示すようにレジスト
２ｆｒ、除去し溝３の中に金属パターン４を形成する。
ａｌに示すようにウェハー１全レジスト２をマスクとし
てワエットエッチングを行ない溝３ ｔ−形成する。次
に同図（ｂ）に示すようにレジスト２をマスクとして金
属膜４を蒸着した後、同図（Ｃ）に示すようにレジスト
２ｆｒ、除去し溝３の中に金属パターン４を形成する。
しかしながら、金属を蒸着の際に蒸着方向が必ずしも垂
直でないため、金属パターン４は＃３内の中心に位置せ
ず同図（Ｃ）に示すようにｄ１←ｄ２となる。また金属
パターン４はレジストマスク巾よシも広がってしまうと
いう欠点がある。
直でないため、金属パターン４は＃３内の中心に位置せ
ず同図（Ｃ）に示すようにｄ１←ｄ２となる。また金属
パターン４はレジストマスク巾よシも広がってしまうと
いう欠点がある。
本発明は上記欠点を解消し高精度な金属パターン形成の
ための半導体製造方法を提供するものである。
ための半導体製造方法を提供するものである。
本発明の目的は、金属の蒸着方向によらない高８度な金
属パターン形成ができるリフトオフ方法を提供するもの
である。
属パターン形成ができるリフトオフ方法を提供するもの
である。
本発明によれば、エツチングにより形成した溝に、金属
パターンを蒸着により形成する際、金属パターン形成部
分以外金ポジレジストで埋め込む工程を有している〇 〔実施例〕 不発明の一実施例について図面を参照して説明する。
パターンを蒸着により形成する際、金属パターン形成部
分以外金ポジレジストで埋め込む工程を有している〇 〔実施例〕 不発明の一実施例について図面を参照して説明する。
第１図（ａ）に示すように、ウェハー１１上に、下層レ
ジス）１２（厚さ約１〜２μｍ）ｔ−形成しその上に中
間層１５（例えばＴｉ厚さ１００−１００ＯＡ）を形成
しさらにその上に上層レジスト１６（厚さ０．５〜１μ
ｍ）を形成する１次に上層レジスト１６にパターン形成
し比後、中間層１５ｆｔドライエツチングする。その後
ｓｏｌプラズマで下層レジスト１２ｔエツチングする。
ジス）１２（厚さ約１〜２μｍ）ｔ−形成しその上に中
間層１５（例えばＴｉ厚さ１００−１００ＯＡ）を形成
しさらにその上に上層レジスト１６（厚さ０．５〜１μ
ｍ）を形成する１次に上層レジスト１６にパターン形成
し比後、中間層１５ｆｔドライエツチングする。その後
ｓｏｌプラズマで下層レジスト１２ｔエツチングする。
この時、上Ｊ−レジスト１６もエツチングされる。
次に、同図（ｂ）に示すように、ＧａＡｓクエハー１１
上に、下層レジスト１２？マスクとしてエツチングを行
ない溝１３を形成する。
上に、下層レジスト１２？マスクとしてエツチングを行
ない溝１３を形成する。
次に、同図（ｃ３に示すようにポジレジス）１７ｔ−塗
布し溝１３をポジレジストで埋め込む。次に、光あるい
は荷電ビーム（電子又はイオン）でウェハーｌｌ′ｔ−
照射すると中間層１５がマスクとな夛、現像後、同図（
ｄ）に示すようにパターン形成部のみが溶解除去される
。
布し溝１３をポジレジストで埋め込む。次に、光あるい
は荷電ビーム（電子又はイオン）でウェハーｌｌ′ｔ−
照射すると中間層１５がマスクとな夛、現像後、同図（
ｄ）に示すようにパターン形成部のみが溶解除去される
。
久に、同図（ｅ）に示すように金属膜１４（例えば、Ａ
ｌ ｇ Ｔ４ 、ｗ、 ）ｔＭｙｔｉする。次−で、周
知の方法で、下層レジス）１２１！解除去することにょ
プ中間層１５．金属膜１４も除去される。同時に。
ｌ ｇ Ｔ４ 、ｗ、 ）ｔＭｙｔｉする。次−で、周
知の方法で、下層レジス）１２１！解除去することにょ
プ中間層１５．金属膜１４も除去される。同時に。
クエハー１１の＄１３の中に埋込まれたレジスト１７も
溶解除去され、同図（ｆ）に示すような金属パターンが
形成される〇 〔発明の効果〕 以上説明したように、本発明は、金属蒸着部分の溝の、
金属パターン形成部分以外をポジレジストで埋め込むこ
とにより、金属蒸着の方向によらず高精度な金属パター
ンが形成できるという効果がある。
溶解除去され、同図（ｆ）に示すような金属パターンが
形成される〇 〔発明の効果〕 以上説明したように、本発明は、金属蒸着部分の溝の、
金属パターン形成部分以外をポジレジストで埋め込むこ
とにより、金属蒸着の方向によらず高精度な金属パター
ンが形成できるという効果がある。
特に、ゲート金属形成のように蒸着金属の寸法。
形状の再現性が！ＪＬ要なプロセスでは、大＠な効果が
ある。
ある。
第１図（ａ）〜（ｆ）は本発明の実施例を工程順に示す
断面図である。第２図（ａ）〜（Ｃ）は、従来例を工程
順に示す断面図である。 １ 、 ｌ ｌ ・−・−・・ＧａＡｌ、 ２ 、 ｌ
２ 、 ｌ ６ 、 ｌ ７・・・・・・レジスト、
３．１３・・・・・・溝、４．ｘ４，１ｓ・・・・・・
金属膜。 Ｈ知＼− 躬１図 ／４−金属歇 第１図
断面図である。第２図（ａ）〜（Ｃ）は、従来例を工程
順に示す断面図である。 １ 、 ｌ ｌ ・−・−・・ＧａＡｌ、 ２ 、 ｌ
２ 、 ｌ ６ 、 ｌ ７・・・・・・レジスト、
３．１３・・・・・・溝、４．ｘ４，１ｓ・・・・・・
金属膜。 Ｈ知＼− 躬１図 ／４−金属歇 第１図
Claims (1)
- ウェハー上に形成したレジストパターンをマスクとして
、絶縁膜又は基板をエッチングして溝を形成した後、リ
フトオフにより金属パタンを形成する工程において、前
記溝内をレジストで埋め込む工程と、金属パターン形成
領域のみのレジストを除去する工程とを有することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5570887A JPS63221628A (ja) | 1987-03-10 | 1987-03-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5570887A JPS63221628A (ja) | 1987-03-10 | 1987-03-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63221628A true JPS63221628A (ja) | 1988-09-14 |
Family
ID=13006381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5570887A Pending JPS63221628A (ja) | 1987-03-10 | 1987-03-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63221628A (ja) |
-
1987
- 1987-03-10 JP JP5570887A patent/JPS63221628A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6323657B2 (ja) | ||
| JPS63221628A (ja) | 半導体装置の製造方法 | |
| JPH0458167B2 (ja) | ||
| JP3274448B2 (ja) | ステンシルマスクの製造方法 | |
| JPS58100434A (ja) | リフトオフ用スペ−サ−の形成方法 | |
| JPH0467333B2 (ja) | ||
| JP2811724B2 (ja) | エッチング方法 | |
| JPS61288426A (ja) | アルミニウム膜のテ−パエツチング方法 | |
| KR960013140B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPH02244663A (ja) | リードフレームの製造方法 | |
| JPH0821574B2 (ja) | パタ−ン形成方法 | |
| JPS60254733A (ja) | パタ−ン形成法 | |
| KR930008128B1 (ko) | 습식 식각법을 이용한 경사식각방법 | |
| CN117706863A (zh) | 光刻胶掩膜及其制造方法、金属结构的制造方法 | |
| JPH0391233A (ja) | パターン形成方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPH05218212A (ja) | 半導体装置の製造方法 | |
| JPS62137831A (ja) | 半導体装置の製造方法 | |
| JPS60231331A (ja) | リフトオフ・パタ−ンの形成方法 | |
| JPS6046049A (ja) | 半導体装置の製造方法 | |
| JPH01244645A (ja) | 半導体装置の製造方法 | |
| JPS59135731A (ja) | 半導体装置の製造方法 | |
| JPS60177628A (ja) | ドライエツチング方法 | |
| JPS63204730A (ja) | 微細パタ−ン形成法 |