JPS63221429A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、先行制御回路を有し、かつ演算を実行する実
行サイクルを持つパイプライン制御によりデータ処理を
行なうデータ処理装置に関する。

〔従来の技術〕

従来、パイプラインで分岐命令を処理する場合、分岐命
令の次の命令は、分岐のＧｏ（分岐する）側かまたは分
岐のＮ０ＧＯ（分岐しない）側のどちらか一方を先取り
して処理を進める。しかし、実際の分岐方向が先取りと
逆だった場合、今までの先取りをすべて捨て、先取りし
た方向と逆側を先取りしなければならない。そこで、先
取りが逆だったことをより早く検出できれば、先取りし
た方向と逆側をより早く先取りすることができ、データ
の処理を早く行なうことができる。この先取りが逆だっ
たことを示す信号、すなわち分岐予測失敗信号は、従来
、分岐命令の実行サイクルによって作成されていた。

第３図は上述したデータ処理装置の従来例の要部のブロ
ック図である。パイプラインには、Ｄサイクル（命令デ
コード）、Ａサイクル（論理アドレス作成）、Ｐサイク
ル（物理アドレス作成）。

Ｃサイクル（キャッシュアクセス）、■サイクル（デー
タ転送）、Ｅサイクル（実行）、Ｗサイクル（書込み）
を持っている。とする。テンポラリインジケータ１１は
Ｗサイクルでデータを保持している。インジケータ１２
はＷサイクルに演算結果の条件によってセットされる。

インジケータ入力作成回路１５は、テンポラリインジケ
ータ１１と、インジケータ１２のデータからＩＲ（命令
レジスタ）に入力する値を作成する。タイプレジスタ１
３は、分岐命令のＥリ−イクルで分岐命令の種類を保持
している。分岐予測レジスタ１４は、先行制御回路（不
図示）が、分岐命令の次の命令をＧＯ側から先取りした
か、Ｎ０ＧＯ側から先取りしたかを分岐命令のＥサイク
ルで保持している。分岐予測失敗検出回路１６は、ＩＲ
入力作成回路１５の出力とタイプレジスタ１３の出力と
分岐予測レジスタ１４の出力を入力として、分岐命令の
前の命令がＩＲに書込むデータにより分岐ＧＯか１４０
ＧＯかを判定し、判定結果が分岐予測レジスタ１４の出
力と比較して違っていると、分岐命令のＥサイクルで分
岐予測失敗信号を出力する。

第４図は第３図の回路の動作例を示すタイムチャートで
ある。命令２は分岐命令で、命令３は分岐命令の次の命
令が先取りの方向と逆側だった場合である。すなわち、
分岐命令の次の命令の先取りを誤った場合は、分岐命令
のＷサイクルから先取りが始まる。

〔発明が解決しようとする問題点〕

上述した従来のデータ処理装置は、分岐命令の実行サイ
クルでしか先取りが実際の分岐方向とが同じか否かわか
らないので、先取りが実際の方向と逆だった場合、次の
命令の処理が遅れる、という効果がある。

ｃ問題点を解決するための手段〕 本発明のデータ処理装置は、 命令と前記命令による演算の実行結果の条件によりイン
ジケータ入力信号を作成するインジケータ入力作成回路
と、 前記インジケータ入力信号を実行サイクルでセットする
インジケータと、 先行制御回路が、分岐命令の次の命令を分岐する側から
作成したか分岐しない側から作成したかを示す内容を前
記分岐命令の実行サイクルの前のサイクルに保持する分
岐予測レジスタと、前記命令がインジケータを更新する
か否かを前記命令の実行サイクルに保持するインジケー
タ更新レジスタと、 前記命令、前記分岐命令が続いて処理が行なわれ、前記
インジケータ更新レジスタに、前記インジケータを更新
しないことが示されている場合に、前記インジケータ入
力作成回路の出力から前記分岐命令の分岐するまたは分
岐しないを判定し、その判定の結果が、前記分岐予測レ
ジスタの内容により示されている分岐方向と異なる場合
に、分岐予測失敗信号を出力する分岐予測失敗検出回路
を有している。

〔作用〕

分岐予測失敗信号が出力された場合に、分岐命令より後
に行なった命令の実行を抑止し、先行制御回路により前
記分岐命令より後の命令を正しい分岐方向から先取りす
る。

〔実施例〕 次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明のデータ処理装置の一実施例の要部のブ
ロック図である。テンポラリインジケータ１は、演算の
結果によって、Ｅサイクルに書込まれる。インジケータ
２はテンポラリインジケータ１または、自分自身によっ
てＷサイクルに書込まれる。インジケータ入力作成回路
６はテンポラリインジケータ１とインジケータ２の中か
らインジケータ２に入力するデータを選んで出力する。

タイプレジスタ３９分岐予測レジスタ４は分岐命令のＴ
サイクル、すなわち実行サイクルの前のサイクルで、そ
れぞれ分岐命令の種類、先行制御回路が分岐命令の次の
命令をＧＯ側の命令を先取りしたならば’　１”　、Ｎ
０ＧＯ側の命令を先取りしたならば０′°を保持してい
る。インジケータ変更レジスタ５は〔サイクル、すなわ
ち実行サイクルで、インジケータ２を変更するならば“
１パ、変更しないならば“Ｏ″を保持している。分岐予
測失敗検出回路７は、インジケータ入力作成回路６の出
力とタイプレジスタ３の出力から分岐ＧＯまたはＮ０Ｇ
Ｏを判定し、分岐ＧＯならば′″１″を出力し、Ｎ０Ｇ
ＯならばＯ″を出力し、分岐予測レジスタ４の出力と比
較し、違う場合、かつインジケータ変更レジスタ５の値
が０″の場合に分岐予測失敗信号を出力する。

第２図は、命令２がインジケータ２を変更しない命令、
命令３が分岐命令で、命令４が先行制御回路の分岐命令
の次の命令の先取りが逆だった場合のタイムチ材−トで
ある。インジケータ入力作成回路６は、テンポラリイン
ジケータ１の値を選択し出力する。分岐予測失敗検出回
路７は、テンポラリインジケータ１の出力とタイプレジ
スタ３の出力で分岐ＧＯかＮ０ＧＯかを判定する。たと
えばインジケータ２が１″の場合に分岐ＧＯである分岐
命令ならば、テンポラリインジケータ１の値が“１″な
らばＧＯｌＩＩ　ＯＩＴならばＮ０ＧＯと判定する。

そして分岐予測レジスタ４の値をみて、先行制御回路の
先取りと同じかどうか判定する。たとえば、上記の命令
で、テンポラリインジケータ１の値が１１１１＋で、分
岐予測レジスタ４の値が０″ならば、先取りは逆だった
として分岐予測失敗信号を出力する。ただし、インジケ
ータ変更レジスタ５が“○″のときのみ分岐予測失敗信
号は有効となる。以上のような動作が、命令１のＷサイ
クル、命令２のＥサイクル、命令３のＴサイクルで行な
われ、分岐予測失敗信号は分岐命令のＴサイクル、すな
わち実行サイクルの前のサイクルで検出することができ
る。

〔発明の効果〕

以上説明したように本発明は、分岐命令のひとつ前の命
令がインジケータを更新しない命令の場合、分岐命令の
ふたつ前の命令でインジケータに入力するデータから、
分岐命令のＴサイクルで分岐予測失敗信号を出力するこ
とにより、先行制御回路の分岐命令の次の命令の先取り
が逆の場合のデータの処理を早くすることができる効果
がある。

【図面の簡単な説明】

第１図は本発明のデータ処理装買の一実施例の要部のブ
ロック図、第２図はそのり、イムチャート、第３図は従
来例の要部のブロック図、第４図はそのタイムチャート
である。 １・・・テンポラリインジケータ、 ２・・・インジケータ、 ６・・・インジケータ入力作成回路、 ３・・・タイプレジスタ（実行サイクルの前のサイクル
に保持）、 ４・・・分岐予測レジスタ（実行サイクルの前のサイク
ルに保持）、 ５・・・インジケータ変更レジスタ（実行サイクルに保
持）、 ７・・・分岐予測失敗検出回路。 θ（Ｌ−τ Ｑ−＜９ ＜ｑ

Claims (1)

1. 【特許請求の範囲】 先行制御回路を有し、かつ演算を実行する実行サイクル
   を持つパイプライン制御によりデータ処理を行なうデー
   タ処理装置において、 命令と前記命令による演算の実行結果の条件によりイン
   ジケータ入力信号を作成するインジケータ入力作成回路
   と、 前記インジケータ入力信号を実行サイクルでセットする
   インジケータと、 前記先行制御回路が、分岐命令の次の命令を分岐する側
   から作成したか分岐しない側から作成したかを示す内容
   を前記分岐命令の実行サイクルの前のサイクルに保持す
   る分岐予測レジスタと、前記命令がインジケータを更新
   するか否かを前記命令の実行サイクルに保持するインジ
   ケータ更新レジスタと、 前記命令、前記分岐命令の処理が続いて行なわれ、前記
   インジケータ更新レジスタに、前記インジケータを更新
   しないことが示されている場合に、前記インジケータ入
   力作成回路の出力から前記分岐命令の分岐するまたは分
   岐しないを判定し、その判定の結果が、前記分岐予測レ
   ジスタの内容により示されている分岐方向と異なる場合
   に、分岐予測失敗信号を出力する分岐予測失敗検出回路
   を有することを特徴とするデータ処理装置。