JPS63220604A - マイクロ波整合回路 - Google Patents
マイクロ波整合回路Info
- Publication number
- JPS63220604A JPS63220604A JP62053028A JP5302887A JPS63220604A JP S63220604 A JPS63220604 A JP S63220604A JP 62053028 A JP62053028 A JP 62053028A JP 5302887 A JP5302887 A JP 5302887A JP S63220604 A JPS63220604 A JP S63220604A
- Authority
- JP
- Japan
- Prior art keywords
- strip line
- notch
- strip
- matching circuit
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000004020 conductor Substances 0.000 claims description 11
- 239000010931 gold Substances 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 239000008188 pellet Substances 0.000 claims 1
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Waveguides (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
マイクロ波整合回路であって、基板上に少なくとも２つ
の互いに特性インピーダンスの異なるストリップ線路を
有し、このうち幅の広い方の第１のストリップ線路の一
端に切欠部を設け、幅の狭い方の第２のストリップ線路
の一端を該切欠部の中で第１のストリップ線路に接する
ように配置し、該切欠部において第１および第２のス）
・リップ線路を導電体により接続して第２のストリップ
線路の線路長を変えることにより、入力インピーダンス
の調整作業を容易にし、かつ回路規模の縮小化にも寄与
させるものである。
の互いに特性インピーダンスの異なるストリップ線路を
有し、このうち幅の広い方の第１のストリップ線路の一
端に切欠部を設け、幅の狭い方の第２のストリップ線路
の一端を該切欠部の中で第１のストリップ線路に接する
ように配置し、該切欠部において第１および第２のス）
・リップ線路を導電体により接続して第２のストリップ
線路の線路長を変えることにより、入力インピーダンス
の調整作業を容易にし、かつ回路規模の縮小化にも寄与
させるものである。
本発明は、マイクロ波整合回路に関し、より詳細には、
基板上に少なくとも２つの互いに特性インピーダンスの
異なるストリップ線路を有し、該ストリップ線路のいず
れか一方の側に接続された負荷に該ストリップ線路を介
して任意の信号を供給する場合に該ストリップ線路のイ
ンピーダンス特性を変更し得るマイクロ波整合回路に関
する。
基板上に少なくとも２つの互いに特性インピーダンスの
異なるストリップ線路を有し、該ストリップ線路のいず
れか一方の側に接続された負荷に該ストリップ線路を介
して任意の信号を供給する場合に該ストリップ線路のイ
ンピーダンス特性を変更し得るマイクロ波整合回路に関
する。
上述したマイクロ波整合回路は、例えば負荷としてＧａ
ＡｓＦＥＴ （ガリウム・ひ素電界効果トランジスタ）
を用い、マイクロ波回線を利用して該トランジスタに制
御信号を供給する場合に利用され得る。
ＡｓＦＥＴ （ガリウム・ひ素電界効果トランジスタ）
を用い、マイクロ波回線を利用して該トランジスタに制
御信号を供給する場合に利用され得る。
このようなマイクロ波整合回路は、近年ＧａＡｓＦＥＴ
の性能の向上とともに高周波化が進み、かつ小型のもの
が要求されている。このため、回路基板は薄くなり、そ
れにつれて回路調整も微妙で、困難になってきている。
の性能の向上とともに高周波化が進み、かつ小型のもの
が要求されている。このため、回路基板は薄くなり、そ
れにつれて回路調整も微妙で、困難になってきている。
従って、そのような微妙な回路調整が必要とされる整合
回路においては、容易にかつ確実に調整できることが必
要とされている。
回路においては、容易にかつ確実に調整できることが必
要とされている。
第８図には従来形の一例としてのマイクロ波整合回路の
主要部の構成が示される。同図において、８１および８
２はそれぞれ互いに特性インピーダンスの異なるストリ
ップ線路、８３はインピーダンス調整用のランド、８４
は金からなるワイヤを示す。この整合回路においては、
基板上にマスクパターンを用いて各ストリップ線路およ
びランドを形成した後で、金ワイヤ８４を用いて等測的
に線路幅を変化させ、それによって特性インピーダンス
を変化させることにより、インピーダンス調整が行われ
るようになっている。この場合、ストリップ線路８２側
に負荷８５が接続されるものとすると、負荷と反対側の
ストリップ線路８１側から見た入力インピーダンスＺＣ
が所定の（ｉ （例えば５０Ω）となるように、適宜、
金ワイヤ８４が用いられる。
主要部の構成が示される。同図において、８１および８
２はそれぞれ互いに特性インピーダンスの異なるストリ
ップ線路、８３はインピーダンス調整用のランド、８４
は金からなるワイヤを示す。この整合回路においては、
基板上にマスクパターンを用いて各ストリップ線路およ
びランドを形成した後で、金ワイヤ８４を用いて等測的
に線路幅を変化させ、それによって特性インピーダンス
を変化させることにより、インピーダンス調整が行われ
るようになっている。この場合、ストリップ線路８２側
に負荷８５が接続されるものとすると、負荷と反対側の
ストリップ線路８１側から見た入力インピーダンスＺＣ
が所定の（ｉ （例えば５０Ω）となるように、適宜、
金ワイヤ８４が用いられる。
第９図には第８図の回路による入力インピーダンス調整
を説明するためのスミス・チャートが示される。図中、
ＺＡはストリップ線８８２の負荷８５例の端部Ａにおけ
るインピーダンス、ｚ８はストリップ線路８１および８
２の接続点Ｂにおけるインピーダンス、ＺＣは整合回路
の入力端Ｃから見た入力インピーダンスをそれぞれ示す
。このＣの点における入力インピーダンスは所定の設定
値、例えば５０Ωに設定される。従って、ＺＡの点から
出発したインピーダンスの軌跡が最終的に７００点に到
達するように、適宜、金ワイヤによりランド８３とスト
リップ線路８１．８２との間を接続する必要がある。
を説明するためのスミス・チャートが示される。図中、
ＺＡはストリップ線８８２の負荷８５例の端部Ａにおけ
るインピーダンス、ｚ８はストリップ線路８１および８
２の接続点Ｂにおけるインピーダンス、ＺＣは整合回路
の入力端Ｃから見た入力インピーダンスをそれぞれ示す
。このＣの点における入力インピーダンスは所定の設定
値、例えば５０Ωに設定される。従って、ＺＡの点から
出発したインピーダンスの軌跡が最終的に７００点に到
達するように、適宜、金ワイヤによりランド８３とスト
リップ線路８１．８２との間を接続する必要がある。
従って、第９図に破線で示されるように、ストリップ線
路８２においてインピーダンス調整を行うと（２八とＺ
Ｂ’ の間）、必ずストリップ線路８１においてもイン
ピーダンス調整を行う必要がある（ＺＢ ’とＺＣＯ間
）。
路８２においてインピーダンス調整を行うと（２八とＺ
Ｂ’ の間）、必ずストリップ線路８１においてもイン
ピーダンス調整を行う必要がある（ＺＢ ’とＺＣＯ間
）。
また、図示はしないが、従来形の他の形態としてオーブ
ン（開放型）スタブを用いたものがあるが、この形態の
整合回路も第８図の整合回路と同様に、金ワイヤを用い
てインピーダンス調整を行うものである。
ン（開放型）スタブを用いたものがあるが、この形態の
整合回路も第８図の整合回路と同様に、金ワイヤを用い
てインピーダンス調整を行うものである。
上述したように、従来技術におけるマイクロ波整合回路
においては、線路幅を変えることにより特性インピーダ
ンスを変化させて所定の入力インピーダンスを実現する
ようにしているので、そのインピーダンスの調整は煩雑
なものとなり、容易には所定の入力インピーダンスを得
ることができないという不都合があった。特に、特性イ
ンピーダンスの異なるストリップ線路が多数、基板上に
配設されている場合には、より一層調整が煩雑となる。
においては、線路幅を変えることにより特性インピーダ
ンスを変化させて所定の入力インピーダンスを実現する
ようにしているので、そのインピーダンスの調整は煩雑
なものとなり、容易には所定の入力インピーダンスを得
ることができないという不都合があった。特に、特性イ
ンピーダンスの異なるストリップ線路が多数、基板上に
配設されている場合には、より一層調整が煩雑となる。
また、第８図の構成に示されるように、ストリップ線路
に沿ってたくさんのランドが配設されているので、その
分だけ基板面積を占有し、回路規模の縮小化という観点
から好ましいものとは言えない。
に沿ってたくさんのランドが配設されているので、その
分だけ基板面積を占有し、回路規模の縮小化という観点
から好ましいものとは言えない。
本発明は、上述した従来技術における問題点に鑑み創作
されたもので、煩雑な調整作業を必要とすることなく所
定の入力インピーダンスを容易にかつ確実に得ることが
できると共に、回路規模の縮小化にも寄゛与することが
できるマイクロ波整合回路を提供することを目的として
いる。
されたもので、煩雑な調整作業を必要とすることなく所
定の入力インピーダンスを容易にかつ確実に得ることが
できると共に、回路規模の縮小化にも寄゛与することが
できるマイクロ波整合回路を提供することを目的として
いる。
上述した従来技術における問題点は、第１図の本発明の
原理的構成図に示されるように、基板上に少なくとも２
つの互いに特性インピーダンスの異なるストリップ線路
ＩＬ１４ を有し、該２つのストリップ線路のうち幅
の広い方の第１のストリップ線路ＩＩは一端において長
手方向に対し直交する部分１３を有する切欠部１２を備
え、該２つのストリップ線路のうち幅の狭い方の第２の
ストリップ線路１４は一端が該切欠部１２における直交
する部分１３に接するように配設され、第１のストリッ
プ線路または第２のストリップ線路のいずれか一方の他
端側は負荷１５に接続され、該負荷と反対側から見た入
力インピーダンスＺＣが所定の値Ｚｏどなるように、該
切欠部１２における第２のストリップ線路１４の長手方
向に所定の間隔で設定された複数の接続点のうちいずれ
か１つの接続点と、該第１のストリップ線路１１の長手
方向に対し直交する方向で該１つの接続点に対応する位
置に設定された接続点とが、導電体１６により接続され
ている、マイクロ波整合回路を提供することにより、解
決される。
原理的構成図に示されるように、基板上に少なくとも２
つの互いに特性インピーダンスの異なるストリップ線路
ＩＬ１４ を有し、該２つのストリップ線路のうち幅
の広い方の第１のストリップ線路ＩＩは一端において長
手方向に対し直交する部分１３を有する切欠部１２を備
え、該２つのストリップ線路のうち幅の狭い方の第２の
ストリップ線路１４は一端が該切欠部１２における直交
する部分１３に接するように配設され、第１のストリッ
プ線路または第２のストリップ線路のいずれか一方の他
端側は負荷１５に接続され、該負荷と反対側から見た入
力インピーダンスＺＣが所定の値Ｚｏどなるように、該
切欠部１２における第２のストリップ線路１４の長手方
向に所定の間隔で設定された複数の接続点のうちいずれ
か１つの接続点と、該第１のストリップ線路１１の長手
方向に対し直交する方向で該１つの接続点に対応する位
置に設定された接続点とが、導電体１６により接続され
ている、マイクロ波整合回路を提供することにより、解
決される。
第１図の構成に示されるように、ストリップ線路１４は
、切欠部１２の中ではその線路長が変化するように構成
されている。この線路長の変化は、接続点ＢｏｘＢｎを
適宜選択して、導電体１６によりストリップ線路１１お
よび１４を接続することにより、実現され得る。この場
合、ストリップ線路１１は、その幅がストリップ線路１
４の幅に比べてかなり大きいため、接続点Ｂｏ−Ｂｎの
位置が変化してもその特性インピーダンスはほとんど変
化しない。
、切欠部１２の中ではその線路長が変化するように構成
されている。この線路長の変化は、接続点ＢｏｘＢｎを
適宜選択して、導電体１６によりストリップ線路１１お
よび１４を接続することにより、実現され得る。この場
合、ストリップ線路１１は、その幅がストリップ線路１
４の幅に比べてかなり大きいため、接続点Ｂｏ−Ｂｎの
位置が変化してもその特性インピーダンスはほとんど変
化しない。
すなわち、本発明のマイクロ波整合回路においては、線
路の特性インピーダンスを変化させるのではなく、線路
長を変化させることにより入力インピーダンス調整を行
うようにしている。
路の特性インピーダンスを変化させるのではなく、線路
長を変化させることにより入力インピーダンス調整を行
うようにしている。
以下、このインピーダンス調整について第２図のスミス
・チャートを参照しながら説明する。
・チャートを参照しながら説明する。
第２図において、ＺＡはストリップ線路１４の負荷１５
側の端部Ａにおけるインピーダンス、ＺＢｏ ”ＺＢｎ
はそれぞれストリップ線路１１および１４の接続点Ｂ。
側の端部Ａにおけるインピーダンス、ＺＢｏ ”ＺＢｎ
はそれぞれストリップ線路１１および１４の接続点Ｂ。
〜Ｂｎにおけるインピーダンス、ＺＣは整合回路の入力
端Ｃから見た入力インピーダンスをそれぞれ示す。この
Ｃの点における入力インピーダンスは所定の設定値Ｚｏ
に設定される。ストリップ線路１４はその全長に亘って
その幅が変化しないので、特性インピーダンスは一定で
ある。従って、第２図にも示されるように、端部Ａから
接続点Ｂに至るインピーダンスの軌跡は一通りに規定さ
れる。そして、この軌跡上でインピーダンスＺＢｏ ＝
ＺＢｎの各点が移動する。
端Ｃから見た入力インピーダンスをそれぞれ示す。この
Ｃの点における入力インピーダンスは所定の設定値Ｚｏ
に設定される。ストリップ線路１４はその全長に亘って
その幅が変化しないので、特性インピーダンスは一定で
ある。従って、第２図にも示されるように、端部Ａから
接続点Ｂに至るインピーダンスの軌跡は一通りに規定さ
れる。そして、この軌跡上でインピーダンスＺＢｏ ＝
ＺＢｎの各点が移動する。
従って、ＺＡの点から出発したインピーダンスの軌跡が
最終的にＺｏの点に到達するように、適宜、接続点Ｂｏ
＝Ｂｎのうちいずれか１つを選択し、導電体１６を介し
て両ストリップ線路１１および１４を接続すればよい。
最終的にＺｏの点に到達するように、適宜、接続点Ｂｏ
＝Ｂｎのうちいずれか１つを選択し、導電体１６を介し
て両ストリップ線路１１および１４を接続すればよい。
第２図の例示では、接続点Ｂ２が選択されている。
このように本発明のマイクロ波整合回路によれば、接続
点Ｂｏ＝Ｂｎのうちいずれか１つを選択するだけでよい
ので、入力インピーダンスの調整作業が容易となる。ま
た、ストリップ線路の両側に、従来形におけるようなラ
ンド等の要素が無い分だけ、基板に占める回路の占有面
積を小さくすることができる。
点Ｂｏ＝Ｂｎのうちいずれか１つを選択するだけでよい
ので、入力インピーダンスの調整作業が容易となる。ま
た、ストリップ線路の両側に、従来形におけるようなラ
ンド等の要素が無い分だけ、基板に占める回路の占有面
積を小さくすることができる。
第３図には本発明の一実施例としてのマイクロ波整合回
路の構成が示される。同図において、３０はＧａＡｓか
らなる基板を示し、該基板上には通常の回路パターン形
成技術を用いて、金・白金・チタン（＾ｕ／Ｐｔ／Ｔｉ
）からなるスＩ・リップ線路３１．３４および３８、な
らびにショットキーバリヤゲート型ＦＥＴ３５が形成さ
れている。
路の構成が示される。同図において、３０はＧａＡｓか
らなる基板を示し、該基板上には通常の回路パターン形
成技術を用いて、金・白金・チタン（＾ｕ／Ｐｔ／Ｔｉ
）からなるスＩ・リップ線路３１．３４および３８、な
らびにショットキーバリヤゲート型ＦＥＴ３５が形成さ
れている。
ストリップ線路３１は、一端において長手方向に対し直
交する部分３３ａを有する切欠部３２ａを備え、他端に
おいて長手方向に対し直交する部分３３ｂを有する切欠
部３２ｂを備えており、５００μｍの幅を有している。
交する部分３３ａを有する切欠部３２ａを備え、他端に
おいて長手方向に対し直交する部分３３ｂを有する切欠
部３２ｂを備えており、５００μｍの幅を有している。
ストリップ線路３４は、一端がＦＥＴ３５のゲート（図
示せず）に金ワイヤ３６を介して接続され、他端が切欠
部３２ａにおける直交する部分３３ａに接するように配
設されており、１００ μｍの幅を有している。ストリ
ップ線路３８ば、一端が基板３０の端部で終端され、他
端が切欠部３２ｂにおける直交する部分３３ｂに接する
ように配設されており、５０μｍの幅を有している。
示せず）に金ワイヤ３６を介して接続され、他端が切欠
部３２ａにおける直交する部分３３ａに接するように配
設されており、１００ μｍの幅を有している。ストリ
ップ線路３８ば、一端が基板３０の端部で終端され、他
端が切欠部３２ｂにおける直交する部分３３ｂに接する
ように配設されており、５０μｍの幅を有している。
また、切欠部３２ａにおけるストリップ線路３４には、
長手方向に沿って所定の間隔で複数の接続点が設定され
ており、一方、ストリップ線路３１には該ストリップ線
路３１の長手方向に対し直交する方向で該複数の接続点
に対応する位置にそれぞれ接続点が設定されている。同
様に、切欠部３２ｂにおけるストリップ線路３８には、
長手方向に沿って所定の間隔で複数の接続点が設定され
ており、一方、ストリップ線路３１には該ストリップ線
路３１の長手方向に対し直交する方向で該複数の接続点
に対応する位置にそれぞれ接続点が設定されている。
長手方向に沿って所定の間隔で複数の接続点が設定され
ており、一方、ストリップ線路３１には該ストリップ線
路３１の長手方向に対し直交する方向で該複数の接続点
に対応する位置にそれぞれ接続点が設定されている。同
様に、切欠部３２ｂにおけるストリップ線路３８には、
長手方向に沿って所定の間隔で複数の接続点が設定され
ており、一方、ストリップ線路３１には該ストリップ線
路３１の長手方向に対し直交する方向で該複数の接続点
に対応する位置にそれぞれ接続点が設定されている。
上述したように基板３０上に所定の形状のパターンが形
成された回路は、入力インピーダンスの調整が行われる
。この調整は、基板３０の一端（Ｃで示す）から見た入
力インピーダンスＺＣが所定の値（この場合には５０Ω
）となるように、上述した複数の接続点のうちいずれか
１つを適宜選択し、金ワイヤ３７ａまたは３７ｂ（直径
は２５μｍ）を用いて各ストリップ線路を接続すること
により、行われる。
成された回路は、入力インピーダンスの調整が行われる
。この調整は、基板３０の一端（Ｃで示す）から見た入
力インピーダンスＺＣが所定の値（この場合には５０Ω
）となるように、上述した複数の接続点のうちいずれか
１つを適宜選択し、金ワイヤ３７ａまたは３７ｂ（直径
は２５μｍ）を用いて各ストリップ線路を接続すること
により、行われる。
なお、金ワイヤのストリップ線路への接続は熱圧着によ
り行われる。また、調整にあたっては必ずしも金ワ・イ
ヤ３７ａおよび３７ｂの両方を調整する必要はなく、い
ずれか一方のみでもよい。
り行われる。また、調整にあたっては必ずしも金ワ・イ
ヤ３７ａおよび３７ｂの両方を調整する必要はなく、い
ずれか一方のみでもよい。
第３図に示される回路構成によれば、入力インピーダン
ス調整にあたっては複数の接続点のうちいずれか１つを
選択するだけでよいので、調整作業は簡素化される。ま
た、ストリップ線路の両側に調整用ランド等の領域を設
ける必要がないので、その分だけ回路規模を縮小化する
ことができる。
ス調整にあたっては複数の接続点のうちいずれか１つを
選択するだけでよいので、調整作業は簡素化される。ま
た、ストリップ線路の両側に調整用ランド等の領域を設
ける必要がないので、その分だけ回路規模を縮小化する
ことができる。
第４図および第５図にはそれぞれ第３図実施例の主要部
、この場合には切欠部、の変形例が示される。
、この場合には切欠部、の変形例が示される。
第４図の例示における特徴は、切欠部が第３図のような
四部形状ではなく、線路の隅部が切取られた形状を有し
ている点にある。一方、第５図の例示における特徴は、
切欠部が第３図のように単一の凹部形状を有するのでは
なく、段差状に２つの凹部を有している点にある。この
場合、ストリップ線路５５は、一端が該ストリップ線路
５５０幅より狭い幅を有するように段差形状に形成され
、この狭い幅を有する先端が第２の凹部５３における垂
直な部分５４に接するように配設される。第５図の構成
による利点は、前述の実施例における利点、すなわち線
路長を変えることによりインピーダンス特性を変化させ
ることができるという利点に加え、ストリップ線路５５
の特性インピーダンスを変化させることによりインピー
ダンス特性を変化させることもできるという点である。
四部形状ではなく、線路の隅部が切取られた形状を有し
ている点にある。一方、第５図の例示における特徴は、
切欠部が第３図のように単一の凹部形状を有するのでは
なく、段差状に２つの凹部を有している点にある。この
場合、ストリップ線路５５は、一端が該ストリップ線路
５５０幅より狭い幅を有するように段差形状に形成され
、この狭い幅を有する先端が第２の凹部５３における垂
直な部分５４に接するように配設される。第５図の構成
による利点は、前述の実施例における利点、すなわち線
路長を変えることによりインピーダンス特性を変化させ
ることができるという利点に加え、ストリップ線路５５
の特性インピーダンスを変化させることによりインピー
ダンス特性を変化させることもできるという点である。
第６図および第７図にはそれぞれ第３図実施例の主要部
の他の変形例が示される。
の他の変形例が示される。
第６図の例示は、ストリップ線路に入射する信号の方向
（入射信号方向）と該ストリップ線路から出射する信号
の方向（出射信号方向）とが直交している場合について
示したものである（第３図の場合には同じ方向）。一方
、第７図の例示は、入射信号方向と出射信号方向とが反
対方向になっている場合について示したものである。
（入射信号方向）と該ストリップ線路から出射する信号
の方向（出射信号方向）とが直交している場合について
示したものである（第３図の場合には同じ方向）。一方
、第７図の例示は、入射信号方向と出射信号方向とが反
対方向になっている場合について示したものである。
なお、上述した各実施例においては、各ストリップ線路
を接続する導電体として金ワイヤを用いた場合について
説明したが、これはワイヤ状のものに限ったものではな
く、例えば金リボンまたは金ペレットの様な板状のもの
でもよい。
を接続する導電体として金ワイヤを用いた場合について
説明したが、これはワイヤ状のものに限ったものではな
く、例えば金リボンまたは金ペレットの様な板状のもの
でもよい。
以上説明したように本発明のマイクロ波整合回路によれ
ば、煩雑な調整作業を必要とすることなく所定の入力イ
ンピーダンスを容易にかつ確実に得ることができると共
に、回路規模の縮小化にも寄与することができる。
ば、煩雑な調整作業を必要とすることなく所定の入力イ
ンピーダンスを容易にかつ確実に得ることができると共
に、回路規模の縮小化にも寄与することができる。
第１図は本発明によるマイクロ波整合回路の原理的構成
を示す図、 第２図は第１図の回路による入力インピーダンス調整を
説明するためのスミス・チャート、第３図は本発明の一
実施例としてのマイクロ波整合回路の構成を示す図、 第４図は第３図実施例の主要部の第１の変形例を示す図
、 第５図は第３図実施例の主要部の第２の変形例を示す図
、 第６図は第３図実施例の主要部の第３の変形例を示す図
、 第７図は第３図実施例の主要部の第４の変形例を示す図
、 第８図は従来形の一例としてのマイクロ波整合回路の主
要部を示す構成図、 第９図は第８図の回路による入力インピーダンス調整を
説明するためのスミス・チャート、である。 （符号の説明） ｌＬ１４・・・ストリップ線路、１２・・・切欠部、１
３・・・切欠部における直交する部分、１５・・・負荷
、１６・・・導電体、ＺＣ・・・入力インピーダンス。 １１．１４−ｍ−ストリップ線路 １２−切欠部 １３− 切欠部における直交する部分１５−負荷 １６−・−導電体 ＺＣ−一一人カインピーダンス 調整を説明するためのスミス・チャート第２図 第３図実施例の主要部の第１の変形例を示す国策３図実
施例の主要部の第２の変形例を示す国策５図 ’：）ｌ）”’笠ワイヤ 第３図実施例の主要部の第３の変形例を示す図第６図 第３図実施例の主要部の第４の変形例を示す国策７図 ７３Ｇ、７３ｂ・・・切欠部における直交する部分７５
Ｃ１，７５ｂ・・・金ワイヤ ｚＣ・・・人力インピーダンス
を示す図、 第２図は第１図の回路による入力インピーダンス調整を
説明するためのスミス・チャート、第３図は本発明の一
実施例としてのマイクロ波整合回路の構成を示す図、 第４図は第３図実施例の主要部の第１の変形例を示す図
、 第５図は第３図実施例の主要部の第２の変形例を示す図
、 第６図は第３図実施例の主要部の第３の変形例を示す図
、 第７図は第３図実施例の主要部の第４の変形例を示す図
、 第８図は従来形の一例としてのマイクロ波整合回路の主
要部を示す構成図、 第９図は第８図の回路による入力インピーダンス調整を
説明するためのスミス・チャート、である。 （符号の説明） ｌＬ１４・・・ストリップ線路、１２・・・切欠部、１
３・・・切欠部における直交する部分、１５・・・負荷
、１６・・・導電体、ＺＣ・・・入力インピーダンス。 １１．１４−ｍ−ストリップ線路 １２−切欠部 １３− 切欠部における直交する部分１５−負荷 １６−・−導電体 ＺＣ−一一人カインピーダンス 調整を説明するためのスミス・チャート第２図 第３図実施例の主要部の第１の変形例を示す国策３図実
施例の主要部の第２の変形例を示す国策５図 ’：）ｌ）”’笠ワイヤ 第３図実施例の主要部の第３の変形例を示す図第６図 第３図実施例の主要部の第４の変形例を示す国策７図 ７３Ｇ、７３ｂ・・・切欠部における直交する部分７５
Ｃ１，７５ｂ・・・金ワイヤ ｚＣ・・・人力インピーダンス
Claims (1)
- 【特許請求の範囲】 １、基板上に少なくとも２つの互いに特性インピーダン
スの異なるストリップ線路（１１、１４）を有し、 該２つのストリップ線路のうち幅の広い方の第１のスト
リップ線路（１１）は一端において長手方向に対し直交
する部分（１３）を有する切欠部（１２）を備え、 該２つのストリップ線路のうち幅の狭い方の第２のスト
リップ線路（１４）は一端が該切欠部（１２）における
直交する部分（１３）に接するように配設され、第１の
ストリップ線路または第２のストリップ線路のいずれか
一方の他端側は負荷（１５）に接続され、 該負荷と反対側から見た入力インピーダンス（ＺＣ）が
所定の値（Ｚｏ）となるように、該切欠部（１２）にお
ける第２のストリップ線路（１４）の長手方向に所定の
間隔で設定された複数の接続点のうちいずれか１つの接
続点と、該第１のストリップ線路（１１）の長手方向に
対し直交する方向で該１つの接続点に対応する位置に設
定された接続点とが、導電体（１６）により接続されて
いる、マイクロ波整合回路。 ２、前記第１のストリップ線路（１１）は、前記切欠部
（１２）の内側に更に長手方向に対し直交する部分を有
する第２の切欠部を有し、 前記第２のストリップ線路（１４）は、一端が該第２の
ストリップ線路の幅より狭い幅を有するように段差形状
に形成され、該狭い幅を有する先端が該第２の切欠部に
おける直交する部分に接するように配設されている、特
許請求の範囲第１項記載のマイクロ波整合回路。 ３、前記導電体（１６）が金からなるワイヤである、特
許請求の範囲第１項記載のマイクロ波整合回路。 ４、前記導電体（１６）が金からなるペレットである、
特許請求の範囲第１項記載のマイクロ波整合回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62053028A JPS63220604A (ja) | 1987-03-10 | 1987-03-10 | マイクロ波整合回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62053028A JPS63220604A (ja) | 1987-03-10 | 1987-03-10 | マイクロ波整合回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63220604A true JPS63220604A (ja) | 1988-09-13 |
| JPH0462602B2 JPH0462602B2 (ja) | 1992-10-07 |
Family
ID=12931435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62053028A Granted JPS63220604A (ja) | 1987-03-10 | 1987-03-10 | マイクロ波整合回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63220604A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5103196A (en) * | 1989-11-21 | 1992-04-07 | Fujitsu Limited | Microstrip line having a changed effective line length |
| JPH07202521A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | マイクロ波回路 |
| JPH07297608A (ja) * | 1994-04-22 | 1995-11-10 | Nec Corp | 超伝導マイクロストリップ回路 |
-
1987
- 1987-03-10 JP JP62053028A patent/JPS63220604A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5103196A (en) * | 1989-11-21 | 1992-04-07 | Fujitsu Limited | Microstrip line having a changed effective line length |
| JPH07202521A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | マイクロ波回路 |
| JPH07297608A (ja) * | 1994-04-22 | 1995-11-10 | Nec Corp | 超伝導マイクロストリップ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0462602B2 (ja) | 1992-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04137655A (ja) | Ｉｃパッケージ | |
| KR100300235B1 (ko) | 반도체의입출력접속구조 | |
| JPS63220604A (ja) | マイクロ波整合回路 | |
| US4908680A (en) | Semiconductor integrated circuit | |
| JP3008939B1 (ja) | 高周波回路基板 | |
| JP2000091801A (ja) | 接続線路基板 | |
| JP4849453B2 (ja) | マイクロ波電力増幅器 | |
| JPH0522001A (ja) | 伝送線路構造 | |
| JPS6251814A (ja) | 増幅器 | |
| JP2002008901A (ja) | 薄膜抵抗体、ハイブリッドｉｃ及びｍｍｉｃ | |
| US5525841A (en) | Power gaAs fet having internal matching circuit | |
| TW200406905A (en) | Terminations for shielded transmission lines fabricated on a substrate | |
| JP2868939B2 (ja) | マイクロ波増幅器 | |
| US9508787B2 (en) | Semiconductor device | |
| JPH0294902A (ja) | マイクロ波回路 | |
| JPH07240483A (ja) | 高周波半導体装置のパッケージ | |
| JP2006020206A (ja) | 増幅回路 | |
| JPH09223906A (ja) | マイクロ波ミリ波集積回路基板間接続方法 | |
| JPH09199815A (ja) | マイクロ波回路 | |
| JP2003158407A (ja) | 半導体の入出力接続構造 | |
| JPH10261905A (ja) | マイクロ波集積回路のスタブ素子及びその製造方法 | |
| JPH02111102A (ja) | 内部整合回路基板 | |
| JPH10135706A (ja) | 平面型フィルタ素子 | |
| JPS62274806A (ja) | マイクロ波電界効果トランジスタ | |
| JPS61199301A (ja) | 高周波基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |