JPS63219228A - デ−タ誤り検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ〉産業上の利用分野 本発明は、コンパクトディスク（ＣＤ）再生装置に使用
される信号処理回路に内蔵されたデータ誤り検出回路に
関する。

（ロ）従来の技術 ＣＤ再生装置は、ディスクからＥＦＭ信号の形で読み出
されたデータから８ビツトのシンボルを作成し音楽信号
データを復元している力釈乙のシンボルにデータの誤り
が発生することがある。これは、ディスクにピットを書
き込む際の欠陥、ディスクの取扱い中に生じたキズ等に
よる欠陥、あるいは、再生装置の機械的な変動や乱れに
よって発生ずる欠陥に原因する。そこで、データ誤りの
検出及び訂正のために、ＣＤではクロス・リンターリー
ブ・リード・ソロモン符号（ＣＩＲＣ）と呼ばれる方式
が用いられている。

この方式を概略説明する。先ず、ディスクにデータを記
録する場合、右チャンネルと左チャンネルの各々６個の
１６ビツト音楽信号データを各々８ビツトのシンボルに
分割し、合計２４個のシンボルが作成される。これらは
、選択的に遅延され組み替えられた後、リード・ソロモ
ン符号法に基いてＣ３のパリティデータＱ。、　Ｑ、　
、　Ｑ、　、　Ｑ３（各８ビツト）が付される。更に、
この２８個のシンボルは、各々異なった時間遅延され、
ＣＩのパリティデータＰ。、　ＰＩ　、　Ｐ２　、　Ｐ
３（各８ビツト）が、同様にリード・ソロモン符号法に
基いて作成され付加される。そして、合計３２個のシン
ボルは選択的に遅延され、そのうちのパリティデータＱ
ｏ　、　Ｑ、。

Ｑ、　、　Ｑｓ及びＰａ　、　Ｐ＋　、　Ｐｇ　、　Ｐ
ｓが反転されて書き込み用のデータ群となり、ＥＦＭ（
８−１４変調）変調されてフレーム同期信号と共にディ
スクに記録される。

また、ディスクの再生時には、読み出されたＥＦＭ信号
から３２個の８ビツトのシンボルが作成され、これらは
、記録時と逆の処理が為される。

即ち、３２個のシンボルは、選択的に遅延され、パリテ
ィデータＱｏ　、　Ｑ、　、　Ｑ、　、　Ｑ３及びＰＯ
＋ＰＩ＋Ｐ２＋Ｐ３が反転されてＣ１デコード処理され
る。Ｃ１デコード処理は、各シンボルに基いてシンドロ
ームを計算し、算出されたシンドロームからリード・ソ
ロモン符号法に従って、誤り検出及び誤り訂正を行う。

更に、Ｃ，デコード処理された２８個のシンボルは、各
々異なった時間遅延された後、Ｃ２デコード処理される
。Ｃ，デコード処理も同様に、各シンボルからシンドロ
ームを計算し、算出されたシンドロームからリード、ソ
ロモン符号法に従って、誤り検出及び誤り訂正を行う。

そして、Ｃ２デコード処理後の２４個のシンボルは、組
み替えられて選択的に遅延され、元の音楽信号データに
戻される。

尚、クロス・インターリーブ・リード・ソロモン符号法
を使用したＣＤ方式については、昭和５７年１１月２５
日に発行された１図解コンパクトディスク読本Ｊ（オー
ム社）の第１０３頁から第１１０頁までに詳細に記載さ
れている。

従来、リード・ソロモン符号法に基いて誤り検出する場
合、シンドロームの計算を次式に従って行う。

尚、αは８次の原始多項式 Ｆ（Ｘ）−Ｘ”十Ｘ’＋Ｘ”十Ｘ”＋１の根である。

上記計算の結果、シンドロームＳ。、　Ｓ　１．　Ｓ　
ｔ　、　Ｓ−がすべて「０」であれば誤り無しと判別さ
れる。

一方、ｊ番目のデータＤ、のみに誤りがあった場合には
、 Ｓ＋”＝Ｓｏ−５ｔ　、　　５ｚ２＝Ｓ１・ＳｓＳ、≠
０．　　Ｓ、ｆ：０．　５２≠０．Ｓ、≠０が成り立つ
ことを検出することにより、判別され、誤りデータ位置
は、 を算出し、その対数をとることによって求められる。

また、データＤ、とり、とに誤りがあった場合には、０
≦ｊ、ｉ≦３１．ｊ≠ｉ が成立するので、これにより、ｊ及びｉが求められたと
き二重誤りと判別される。更に、により、データ誤差Ｅ
、及びＥ、が求められる。

上述のリード・ソロモン符号法によるＣＤ（７）データ
誤り検出及び訂正については、特開昭６０−７７５２９
号公報に詳細に記載されている。

（ハ）発明が解決しようとする問題点 しかしながら、上述したデータ誤り検出及び訂正を実行
する回路は、対数変換用のＲＯＭや多数の乗除算回路が
必要となり、特に、二重誤り検出を行う際に、乗除算を
繰り返し行わなければならないため、誤り検出や誤り位
置の算出に時間がかかり、また、計算のために必要なタ
イミング信号の数が多くなる欠点があった。

（ニ）問題点を解決するだめの手段 本発明は、上述した点に鑑みて為されたものであり、入
力されたデータからシンドロームＳ。、Ｓｌ。

Ｓ２．Ｓ、を算出し、更に、シンドロームＳ。、Ｓｒ、
Ｓｘ、Ｓｓを１．α、α２．α３（αは８次の原始多項
式の根）で割るシンドローム演算手段と、シンドローム
Ｓｏ＋Ｓ１．Ｓｘ、Ｓｓがすべて１０」であることを検
出する誤りゼロ検出手段と、シンドローム演算手段で１
゜α、α２．α３で割算した回数ｊを計数保持する計数
手段と、前記演算手段の結果Ｓｏ’、Ｓ＋’、Ｓｚ’、
Ｓｓ’に基いて、Ｓｏ’＋Ｓ＋’　、　Ｓ＋’＋Ｓｚ’
　、　Ｓｚ’＋Ｓｓ’を算出する加算手段と、前記Ｓ。

’＋ＳＩ’、Ｓｌ’＋Ｓ、’、Ｓ１’＋５３’がすべて
「０」となったことを検出する単−誤り検出手段と、前
記ＳＩ’＋５２’　、　Ｓｔ’　＋Ｓｓ’を各々α。

α２で順次割り、 となったときのａ（＝ｉ−ｊ　、　ｉ　、　ｊは誤り位
置）を検出する二重誤り検出手段と、前記計数手段に保
持されたｊと前記ａからｉを求める誤り位置算出手段と
前記Ｓ。’＋５＋’及びａに基いて誤差成分を算出する
誤差算出手段とを備えたものである。

（ホ）作用 上述の手段によれば、シンドローム計算手段は、シンボ
ルが順次印加されるタイミングにより、シンボルに各々
、１．α、α２．α３を乗算し、その乗算結果と次に印
加されるシンボルの和を求め、更に、その和に１．α、
α２．α３を乗算することにより、前述した（１）式の
計算を行い、シンドロームＳ　ｏ　、　Ｓ　Ｉ、Ｓ　２
．　Ｓ　ａを求める。算出されたシンドロームＳ０、Ｓ
１、Ｓ、、Ｓ、がすべで「０」であれば誤りゼロ検出回
路により、読み出されたデータがすベアー て正しいものと判別される。一方、誤りがあった場合に
は、演算手段は、シンドローム５ｏ＝Ｓ１−５ｓ、Ｓｓ
を各々１．α、α２．α３で割り、更に、　次のタイミ
ングで前回の計算結果を１．α、α２、α３で割る動作
を繰り返えす。また、この割算が実行される毎に、割算
結果Ｓ０’、Ｓ＋’、Ｓａ’、Ｓｓ’に基いて加算手段
によりＳｏ’＋Ｓ＋’　、　Ｓ＋’＋Ｓｘ’　、　Ｓ２
’＋５３’が求められ、更に、Ｓｏ’＋Ｓ＋　’　、　
Ｓｒ”＋Ｓｘ’　、　Ｓｘ’＋Ｓｓ’は単−誤り検出手
段に印加されると共に二重誤り検出手段に印加される。

更に、割算の回数は計数手段に計数保持きれる。即ち、
単−誤り検出手段によりＳｏ’＋Ｓ＋□＝Ｓ＋’＋５２
’＝Ｓｘ’＋Ｓｓ’＝　０が検出されたとき、データの
誤りが１個であることが検出きれ、そのときの計数手段
の内容で誤り位置ｊが判別できる。また、二重誤り検出
手段により、となったときの検出出力により、２個のデ
ータ誤りがあったこと、及び、その誤り位置間の差ａ（
＝ｉ−ｊ）が判別され、また、そのときの計数８一 手段の内容で誤り位置ｊが判別できる。よって、ａとｊ
により誤り位置算出手段は誤り位置ｉを求めることがで
きる。一方、いずれの検出も為きれなかった場合には、
３個以上の誤りがあった場合でこの場合には訂正不可能
となる。このように各手段が作用することにより、少な
いタイミング信号で簡単に誤り検出が行える。

（へ）実施例 先ず、実施例を説明する前に本発明のデータ誤り検出に
ついて説明する。ＣＩ誤り検出の場合、前述したり１）
式によりシンボルからシンドロームＳ０゜Ｓ、、Ｓ、、
Ｓ、を求めるのであるが、本発明の場合（１）式を次の
ように書き変える。

これは、（１）式に於けるシンボルＤ。−Ｄ３□の添字
を逆に付は替えたものであり、（１）’式のシンボルＤ
３１は実際のシンボルのり。である。即ち、実際のシン
ボルはディスクから読み出された順にＤｏ、Ｄ＋、Ｄ２
・・・ＤＩｌ＋としているが、本発明では、逆にＤ３１
＋　Ｄ３　ｏ・・・Ｄｏとしているので、所謂、アドレ
スが逆に付されたものとなっている。

シンボルＤｓ＋〜Ｄｏに誤りがなければ、シンドローム
Ｓ０．Ｓｌ、Ｓ２．Ｓ３ハすべてｒＯ」となる。シカし
、シンボルＤ１とＤ＋（ｊ≦ｉ）に誤りが発生した場合
シンドロームは、 となる。尚、Ｅ、及びＥ、は各々誤差成分である。

この算出されたシンドロームＳｏ、Ｓ＋、Ｓｔ、Ｓｓを
各々１．α。α２．α３でｊ回割ったとき、各々Ｓｏ’
。

ＳＩ’、Ｓ２’、Ｓ３’となったとすると、となる。従
って、（３）式から Ｓｏ’＋Ｓ＋’＝Ｅ１　（１＋αｌ−１）　　　　・・
・・・・（４）５、’＋Ｓ、’＝α１−ＩＥ、（１＋α
１−１）　　　・・・・・・（５）Ｓｚ　’　＋　Ｓｓ
　’−αｍ（＋−１）Ｅ、（１＋αｌ−１）・・・・・
・（６）が求められる。

ここで、単−誤りの場合、ｉ＝ｊ、Ｅ、−〇と考えると
（４）（５）（６）式は Ｓｏ　’　十ＳＩ’　−５ｒ　’　＋　５２　’　＝　
５２’　十Ｓｓ　’　＝　０・・・・・・（７）となる
。従って、＜７）式が成立することを検出することによ
り単−誤りを検出できる。尚、誤り位置は、シンドロー
ムＳ０、Ｓ１、Ｓ２．Ｓｓを割った回数ｊで示され、誤
差成分Ｅ、はシンドロームＳ０の値となる。

一方、二重誤りの場合、（４）（５＞（６＞式からＩｆ が求められる。（８）式に於いて１−ｊ＝ａとずれは、
ｊ及びｊは共にθ〜３１であるから１≦ａ≦３１となる
。従って、Ｓｌ　’　＋　Ｓｔ’、Ｓｚ’　十Ｓｓ’を
各々α。

Ｃ２でａ回割ったとき（８）式が成立することにより二
重誤りが検出できる。また、誤り位置ｉはａ十ｊにより
求めることができる。更に、誤差成分Ｅ。

はり４）式から と求められる。（９）式に於いて、１＋αＩ−１はガロ
アフィールドに於けるＣ１と変換することがでさ、前記
ａからα′に変換してＥ、を求め、更に、Ｓ。

＝Ｅｌ＋Ｅ１からＥ　ｒ　＝　Ｓ　ｏ　−Ｅ　＋により
求められる。

単−誤り訂正は、検出きれた誤り位置ｊのシンボルに誤
差成分Ｅ、を加算することにより為きれ、二重誤り訂正
は、検出された誤り位置ｉとｊのシンボルに誤差成分Ｅ
、とＥ、を各々加算することによって為きれる。

第１図は、上述した誤り検出を実現する本発明の実施例
を示すブロック図である。第１図に於いて、ＲＡＭ（１
）は、ディスクから読み出され、ＥＦＭ変換された各々
のフレームのシンボルＤ。−０８１（添字は実際のアド
レス順序を示す）がアドレス制御回路（図示せず）によ
り予め定められた順序で書き込まれ、また、Ｃ８とＣ２
の誤り検出及び訂正時やＤＡ変換への出力時に読み出し
及び書き込みが為されるメモリであり、８ビツトのデー
タバス（２）に接続されている。シンドローム演算手段
（３）（４）（５）（６）は、各々データバス（２）に
接続され、ＲＡＭ（１）から順次読み出されて来るシン
ボルＤ３Ｉ〜Ｄ、（添字は実際と逆のアドレスであり、
以下逆のアドレスを使用する。）を入力して、前述した
（１）′式の演算を行うと共に、算出されたシンドロー
ムＳ０．Ｓｌ、Ｓｘ、Ｓｓを各々１．α、α２．α３で
割り、Ｓｏ’、ＳＩ’、Ｓ％、Ｓｓ’を算出するもので
ある。また、シンドローム演算手段（３）（４）（５）
（６）は、ＲＡＭ（１）からシンボルＤｓ＋〜Ｄ０を読
み出すタイミング信号ＳＶＲＡＭと割算を実行させるタ
イミング信号５ＹＮＤＣＬで作られるクロックパルス５
ＣＬＫで動作し、シンドロームの計算と割算の切換えが
制御信号５ＣＯＮＴで為される。加算手段（７）（８）
（９）は、各々シンドローム演算手段（３）（４Ｘ５）
（６）の出力Ｓ。’、ｓ、　’、ｓ、　’、ｓ、　’を
入力して、Ｓｏ’　＋Ｓ＋’、Ｓｔ’＋５２′＋Ｓ３′
を出力するものであり、各ビットのＥ−ＯＲにより、モ
ジ口２の和を行う。加算手段（７）（８）（９）の各出
力は、誤り検出手段（１０）及び単−誤り検出手段り１
１）に印加されると共に二重誤り検出手段（１２）に印
加される。誤りゼロ検出手段（１０）は、シンドローム
Ｓ。、Ｓｓ、Ｓｚ、Ｓｓを算出した時点に於いて、Ｓ、
＝Ｏであり、且つ、Ｓｏ　十Ｓｔ　＝　Ｓｓ　＋Ｓａ　
＝　Ｓａ　＋　Ｓｓ　＝　Ｏであることを検出したとき
、シンボルＤ３１”ＤＯは正しく誤りがないと判別して
信号ＺＥを出力する。一方、単−誤り検出手段（１１）
は、シンドローム演算手段（３）（４）（５）（６）で
計算されたシンドロームＳ０、Ｓ１、Ｓ、、Ｓ、を１．
α、α２．α３で１回割る毎に、り７）式が成立するこ
とを検出するものであり、（７）式が成立するとシンボ
ルに単−誤りがあったとして検出出力ＩＥを出力する。

二重誤り検出手段（１２）は、前述と同様に、シンドロ
ーム演算手段（３）（４）（５）（６）で割算が行われ
る毎に、（８）式が成立することを検出するものであり
、す、その割算結果とＳ。’＋Ｓ＋”の一致を検出する
ことにより、誤りがあること及び誤り位置情報ａ＝ｉ−
ｊが得られる。そして、二重誤り検出手段（１２）から
は誤り位置情報ａを示す３２本の検出出力ａ、−，が出
力される。即ち、シンボルＤ　ｓ　ｌ”　Ｄ　ｏ　（７
）　Ｄ　＋とＤｌに誤りがあった場合には、（３）式乃
至（８）式から明らかな如く、シンドロームＳｏ、ＳＩ
、Ｓｔ、Ｓｓを１゜α。α２．α３でｊ回割ったときに
３２木の検出出力ａ１−３０１本のみが“１”となる。

しかし、三重誤り以上の誤りがあった場合には、シンド
ローム演算手段（３）（４）（５）（６）に３１回の割
算を行わせる間に、検出出力ａ　＋−，に複数回検出出
力が現われる。検出出力ａ、−５は、３２ビツトのＤ−
ＦＦから成るａレジスタ（１３〉に印加されると共にａ
ｏ（ｉ＝ｊのとき）を除いてＯＲゲート（１４）に印加
され、ＯＲゲート（１４）の出力が誤り検出出力２Ｅと
して出力される。計数手段（１５）は、シンドローム演
算手段（３）（４）（５）（６）に１．α。α２．α３
の割算を実行させるタイミング信号５ＹＮＤＣＬを計数
して、その割算した回数を計数する５ビットのカウンタ
（１６）と、カウンタ（１６〉の出力が印加され、その
計数内容を記憶する５ビツトのＤ−ＦＦから成るレジス
タ（１７）とから構成される。ラッチパルス発生手段（
１８）は、単−誤り検出手段（１１）からの検出出力Ｉ
Ｅ及び二重誤り検出手段（１２）からＯＲゲート（１４
）を介して出力される検出出力２Ｅが印加され、各々の
検出出力ＩＥと２Ｅに基いてカウンタ（１６）の計数内
容を５ビツトのレジスタ（１７）に保持させるパルスｊ
ＬＰをＯＲゲート（１９）から出力する。また、パルス
ｊＬＰは、シンドローム演算手段（３）の出力５０′を
記憶保持する８ビツトのＤ−ＦＦから成るレジスタ（２
０〉、検出出力ａ　Ｉ−１を記憶する３２ビツトのａレ
ジスタ（１３）、及び、Ｓｏ゛＋ｓ、’を記憶する８ビ
ツトのＤ−ＦＦから成るレジスタ（２１）のクロックと
なる。更に、検出出力２Ｅに基いてラッチパルス発生手
段（１８）から出力されるラッチパルスは、訂正不能判
定手段り２２）に印加される。訂正不能判定手段（２２
）は、印加されたラッチパルスが１個の場合には二重誤
りであると判定し、訂正制御手段（２３〉に訂正を指示
すると共にフラグ制御手段（２４〉にＣ８あるいはＣ２
のフラグの付加を指示する制御信号２ＥＳＩＧを出力し
、また、ラッチパルスが２個以上印加された場合には、
三重誤り以上であると判定し、訂正制御手段（２３〉に
訂正の禁止を指示すると共にフラグ制御手段（２４）に
６１あるいはＣ２フラグをフラグレジスタ（２５）に付
加することを指示する制御信号ＮＧを出力する。これら
、ラッチパルス発生手段（１８）、訂正不能判定手段（
２２）及び訂正制御手段（２３）には、誤りゼロ検出手
段（１０〉からの検出出力ＺＥが印加され、誤り無しと
検出された場合には、これらの動作が禁止される。ａレ
ジスタ（１３）に保持された検出出力ａ、−４が印加さ
れたエンコーダ（２６）は、３２本の信号を５ビツトの
バイナリ−データに変換するものであり、変換後の５ビ
ツトデータは誤り位置算出手段（２７）に印加される。

誤り位置算出手段（２７）は、計数手段（１５）のレジ
スタ（１７）に保持されたデータ、即ち、シンドローム
Ｓ０、Ｓ１、Ｓ、、Ｓ、を１．α、α２．α３で各々割
った回数ｊとｉ−ｊの５ビットデータを加算し、誤り位
置ｉを算出する加算回路である。誤り位置算出手段（２
７）の出力ｉ（５ビツト）とレジスタ（１７）の出力ｊ
は、共にインバータ（２８）＜２９）で反転されマルチ
プレクサ（３０〉により選択されてＲＡＭ（１）のアド
レス制御回路に供給される。即ち、誤り位置ｉ及びｊは
、誤りの発生したシンボルのアドレスを指定し、そのシ
ンボルの訂正を行うために使用される。ここで、インパ
ーク（２８）（２９）によってデータｊ及びｊを反転す
るのは、前述した如く、シンボルＤ０〜Ｄ！１のアドレ
スを逆に付与したため、それを元に戻すためである。

誤差算出手段（３１）は、レジスタ（２１）に記憶され
たＳｏ”Ｓｒ’とａレジスタフ１３）に記憶された誤り
位置情報ａ　ｌ−１を入力し、（９）式に基いて誤り位
置ｉのシンボルの誤差成分Ｅ、を算出するものであり、
１＋αｌ−１をα”に変換するデコーダ方式が用いられ
、演算を単純化している。加算手段（３２）は、誤差成
分Ｅ１とＥ、の和であるｓ’、（シンドロームＳ、と等
しい）と誤差算出手段（３１）で算出された誤差成分Ｅ
１とのモジ口２の和を求めるものであり、各ビット毎の
Ｅ−ＯＲにより誤差成分Ｅ、を求める。算出された誤差
成分Ｅ、及びＥ、は、各々マルチプレクサ（３３）に印
加許れ、マルチプレクサ（３３）と同じ制御信号ＳＥＬ
によって選択出力される。即ち、マルチプレクサ＜３０
）に於いて、誤り位置データｉが選択出力されたときに
は、マルチプレクサ（３３）からは誤差成分Ｅ、が出力
され、誤り位置データｊが選択されたときには誤差成分
Ｅ、が選択される。マルチプレクサ（３３）の出力が印
加された加算手段（３４）と８ビツトのＤ−ＦＦから成
るレジスタ（３５）は、誤り訂正を行うものであり、マ
ルチプレクサ〈３０）から選択されてアドレス制御回路
に印加された誤り位置データｉまたはｊに基いてＲＡＭ
（１）から読み出された誤りシンボルＤ、あるいはり、
がレジスタ（３５）に保持きれ、加算手段（３４）に於
いて、誤りシンボルＤ、あるいはり、と誤差成分Ｅ１あ
るいはＥ、のモジ口２の和が為され、その加算結果、即
ち、訂正されたシンボルは、再び、ＲＡＭ（１）の同じ
アドレスに記憶される。加算手段（３４）の動作は、訂
正制御手段＜２３）から出力される制御信号ＥＮＡによ
って制御され、誤り無しと訂正不能の場合には、加算動
作は為されず、単−誤りと二重誤りの場合に加算動作が
為される。

以上、説明した誤り検出及び訂正回路は、Ｃ＋誤り検出
及び訂正とＣ２誤り検出及び訂正の両方に使用される回
路である力釈Ｃ２誤り検出及び訂正の場合には、シンボ
ルの数がり。−Ｄ、７の２８個となるため、シンドロー
ム演算手段（３）（４）（５）（６）でシンドロームｓ
、、ｓ、、ｓ、、ｓ３を計算するタイミング数は、２８
個であり、また、１．α、α２．α３で割る回数は、２
７回となる。そこで、Ｃ６誤り検出及び訂正を行う期間
では、最初にカウンタ（１６）に「４」をプリセットす
るようにしている。この点についての詳細は後述する。

次に、第１図に示された回路の主な具体例を以下に説明
する。

第２図は、シンドローム演算手段（３）（４）（５）＜
６）を実現する回路図であり、データバス（２）に送出
されたシンボルの各ビットｂ。−ｂ７が各々印加される
Ｅ−ＯＲゲート（３６）と、Ｅ−ＯＲゲート（３６）の
出力が印加された８個のＤ−ＦＦ（３７）と、Ｄ−Ｆ出
力を選択してＥ−ＯＲゲート（３６）の各入力に印加す
るマルチプレクサ（４０）とから構成される。Ｄ−ＦＦ
（３７）は、前述したタイミング信号ＳＹＲＡＭとタイ
ミング信号５ＹＮＤＣＬで作られるクロックパルス５Ｃ
ＬＫで動作し、マルチプレクサ（４０）は、シンドロー
ムｓ、、ｓ、　、ｓ２．ｓ、の計算と１．α。

α２．α３の割算とを切換える制御信号５ＣＯＮＴによ
り制御される。即ち、シンドロームＳ、、Ｓ、、Ｓ。

、Ｓ、の計算を行う際には、α″演算素子（３８）が用
いられ、割算によりＳ。’、ｓ、’、ｓ、’、ｓ、°を
算出する際には□演算素子（３９）が用いられる。

α０ ところで、シンドローム演算手段（３）では、（１）’
式から明らかな如く、シンドロームＳ、はシンボルＤｓ
＋〜Ｄ０の和であり、また、Ｓｏ’はＳｏを「１」で割
ったものであるから、演算素子（３８）はα０であり、
演算手段〈３）の場合には、演算素子（３８）（３９）
及びマルチプレクサ（４０）は不要であり、Ｄ−ＦＦ（
３７）の各出力Ｑ。−Ｑ７を各々Ｅ−ＯＲゲート（３６
）に直接印加すれば良い。従って、シンボルＤ３１〜Ｄ
ｏを順次ＲＡＭ（１）から読み出すタイミング信号ＳＶ
ＲＡＭにより、最初に読み出されたシンボルＤ３□がＤ
−Ｆ　Ｆ　（３７）に入力され、次に読み出されたシン
ボルＤ３０は、Ｄ−ＦＦ（３７）の出力、即ち、Ｄ３１
とＥ−〇Ｒゲー１−（３６）でモジ口２の加算処理され
てＤ−ＦＦ（３７）に保持される。この動作を３２回（
Ｄ３＋からり。が読み出されるまで）繰り返えずことに
より、シンボルＤ。が読み出されたときには、Ｄ−ＦＦ
（３７）の出力は、シンドロームＳ。となる。

また、シンドローム演算手段（４）では、演算前のα演
算素子り３８）は、第３図（８〉に示される如く、入力
１゜−Ｉ７と出力０゜〜０７が結線され、３個のＥ−〇
Ｒゲー）（４１）が設けられたものであり、また、一演
算素子（３９〉は、第３図（ｂ）に示される如く、入α 力１０〜１７と出力００〜０７が結線され、同じく３個
のＥ−ＯＲゲート（４２）が設けられたものである。従
って、シンドローム演算手段（４）では、タイミング信
号ＳＹＲＡＭにより、最初にＲＡＭ（１）から読み出さ
れＤ−ＦＦ（３７）に記憶されたシンボルＤ３１は、α
演算素子（３８）によりαＤ３１の乗算結果としてＥ−
ＯＲゲート（３６）に印加され、次にシンボルＩ）ｓｏ
が読み出されたときには、Ｅ−ＯＲゲート（３６）に於
いて、αＤ！＋＋Ｄ３゜の加算が為され、その結果がＤ
−ＦＦ（３７）に記憶される。この動作を３２回繰り返
えすことにより、（１）′式に示されたシンドロームＳ
１が算出され、Ｄ−ＦＦ（３７）の出力Ｑ。−Ｑ７てＥ
−ＯＲゲート（３６〉の入力ｂ０〜ｂ、を“Ｏ”′とじ
た状態でタイミング信号５ＹＮＤＣＬを１個印加する毎
に、Ｄ−ＦＦ（３７）に保持されたシンドロー従って、
タイミング信号５ＹＮＤＣＬを順次３１算出できる。

更に、シンドローム演算手段（５）の演算素子（３８）
α２演算素子（３８）は、第３図（Ｃ）に示される入出
力関係にある素子であり、これは、第３図（ａ）のα演
算素子を２段直列接続したものである。一方、子を２段
直列接続したものである。また、シンドローム演算手段
り６）の演算素子（３８）はα３であり、は第３図（ｂ
）を３段直列接続したものである。

いずれのシンドローム演算手段（５）（６）も前述と同
様にタイミング信号ＳＹＲＡＭにより（１）式のシンド
ロームＳ、及びＳ３を算出し、タイミング信号Ｓ第４図
は、二重誤り検出手段（１２）の構成を示す一２４＝ ブロック図である。二重誤り検出手段（１２）は、３１
個従統接続された一演算素子（４３）と、３１個従統（
４３）（４４）の出力と加算手段（７）からの出力Ｓ。

’＋５．’が印加された一致検出回路（４５）とから構
成され、初段の一演算素子（４３）にＳＩ’＋５ｆｆｉ
’が印加され、初れた素子である。また、−数構出回路
（４５）は、第５図に示される如く、Ｓｏ”Ｓｔ’の各
ビットが印加Ｅ−ＯＲゲート（４６）と、ｓ、’＋ｓ、
’の各ビットが印れたＥ−ＯＲゲート（４７）と、Ｅ−
ＯＲゲート（４６〉及び（４７）の出力が印加されたＮ
ＯＲゲー）　（４８）とから構成され、（８〉式が成立
することを検出する。

即ち、１段目に設けられた一致検出回路り４５）の出力
ａ、は、１−ｊ＝１のとき“１″となる出力であり、２
段目に設けられた一致検出回路（４５）の出力ａ、は、
１−ｊ＝２のとき“１゛′となる出力であり、同様に３
１段目の出力ａｓ＋までｉ−ｊの数値に対応して順次“
１″となる。従って、シンドローム演算手段（３）（４
）（５）（６）で１．α、α２．α３で１回割算が実行
きれる毎に、二重誤り検出手段（１２）に於いて、（８
）式が成立するか否かが判定され、二重誤りがあれば、
ｊ回目の割算の結果を判定したとき、ａ、〜ａ１１のい
ずれかが“１”となることにより、二重誤り検出と誤り
位置情報ｉ−ｊが得られる。尚、−数値検出回路（４５
’）は１−ｊ＝０を検出するものであり、単−誤りのと
き“１゛を出力する。

第６図は、誤差算出手段＜３１）の回路図であり、二重
誤り検出手段（１２〉からの検出出力ａ１〜ａ３１を入
力するＲＯＭ（４９）と、ＲＯＭ（４９）の出力により
、ｓ、’＋ｓ、’の８ビツトデータ下位ビットからＡ。

Ｂ、Ｃ，・・・・・・Ｇ、Ｈとする）を選択的に加算し
、誤差成分Ｅ１の各ピッｌ−Ｅ、−０〜Ｅ＋−ｔ＜計８
ビット）を作成する選択加算回路（５０）とから構成さ
れる。前述した如く、誤差算出手段（３１）は、（９）
式を演算するものであり、この場合、１＋αＩ−１はα
１と変換することができ、ＲＯＭ（４９）は、１＋αＩ
−１からα′の変換を行うと共に、８ビツトのデータを
αゝで割った場合の結果の各ビット構成を決定するもの
である。例えば、１−３＝１の場合、１＋αはα２６と
変換され、Ｓｏ”Ｓｔ’をα２６で割った結果書られる
誤差成分Ｅ、の各ビットは、Ｅ　＋　−７＝　Ａ　＋　
Ｂ　＋　Ｃ＋　Ｄ　＋　Ｅ　＋　Ｆ　＋　Ｇ　＋　）（
Ｅｌ−６＝Ａ＋Ｂ＋Ｃ十Ｄ＋Ｅ＋Ｆ＋ＧＥｌ−５＝Ａ＋
Ｂ十Ｃ十り十Ｅ＋Ｆ Ｅｌ−４＝　Ａ　＋　Ｂ　＋　Ｃ十Ｄ　＋　ＥＥｌ−３
＝Ｅ＋Ｆ十Ｇ＋Ｈ Ｅｌ−２＝＝Ａ＋Ｂ＋Ｃ Ｅ　＋　−Ｉ＝＝Ｃ＋　Ｄ　＋　Ｅ　＋　Ｆ　十Ｇ　＋
　ＨＥ、−８−Ｂ十Ｃ十り＋Ｅ十Ｆ＋Ｇ＋Ｈとなる。従
って、各Ｅｌ−７〜Ｅｌ−Ｄを作成する選択加算回路（
５０）は、ＡＮＤゲート（５１）に於いて、ＲＯＭ（’
４９）から各々出力きれた信号に基いて、５ｏ’＋Ｓ１
゛の８ビットデータＡ−Ｈを選択し、Ｅ−ＯＲゲート（
５２）によりモジ口２の加算を行う、従って、実際の割
算を行わなくとも、検出出力ａ、〜ａ３＋の印加により
、誤差成分Ｅ１がリアルタイムで得られる。

次に、第１図に示された回路によりＣ１及びＣ２誤り検
出及び訂正の動作を第７図を参照して簡単に説明する。

第７図に示す如く、１フレームの処理期間は、Ｔ、〜Ｔ
６のタイミングとＴ、〜Ｔ６の各々を構成するｔ。〜ｔ
ａｇの４９個のタイミングから成る。ＣＩ誤り検出及び
訂正は、Ｔ、−Ｔ、のタイミングで実行きれ、Ｃ１誤り
検出及び訂正は、■４〜Ｔ６のタイミングで実行される
。先ず、タイミングＴ１のｔ。に於いて発生するクリア
パルスＣＩＮＴにより、シンドローム演算手段（３）（
４）（５）（６）及び各部のＤ−ＦＦ等がリセットされ
る。このタイミングＴ１は、ＲＡＭ（１）に記憶きれた
３２個のシンボルＤ８．−Ｄｏを順次読み出してシンド
ロームｓ、　、ｓ、　、５２　、ｓ、を計算するタイミ
ングであり、タイミングｔ０〜ｔ４ｇの中にタイミング
信号ＳＶＲＡＭが３２個発生するよう振り分けられてい
る。従って、３２個目のタイミング信号ＳＹＲＡＭが発
生したときには、シンドロームＳｏ、Ｓ１．５ｘ−５ｓ
が計算し終わる。次に、タイミングＴ２は、誤り検出を
行うタイミングであり、その中にタイミング信号５ＹＮ
ＤＣＬが３２個発生するように振り分けられている。ま
た、タイミングＴ２のタイミングｔ０で発生するクリア
パルス５ＩＮＴにより、第１図に示されたＡＮＤゲート
（５３）の出力が発生しカウンタ（１６）にｒＯ」がプ
リセットされる。従って、タイミング信号５ＹＮＤＣＬ
が発生する毎に、カウンタ（１６）がカウントアツプす
ると共に、シンドローム演算手段（３）（４）（５）（
６）に於いて１．α、α２．α３の割算が１回実行され
、その結果に基いて単−誤り検出及び二重誤り検出が為
される。タイミング信号５ＹＮＤＣＬが３２個発生し終
った時、単−誤りあるいは二重誤りがあった場合には、
その誤り位置の一″ｙ５ｊがレジスタ（１７）に保持さ
れ、また、シンドロームＳ。＋　Ｓ　＋　＋　５２、Ｓ
ｓを１．α、α２．α３でｊ回割ったときのデータＳ。

゛がレジスタ（２０）に、Ｓ＝”Ｓｔ’がレジスタフ２
１）に、更に、二重誤り検出結果ａ１〜，１がａレジス
タ（１３）に保持されている。更に、誤り無し、単−誤
り、二重誤り、あるいは訂正不能の検出結果は、訂正制
御手段（２３）及び訂正不能判定手段（２２）に指示さ
れている。タイミングＴ、は訂正の実行を行うタイミン
グであり、■、のタイミング中に制御信号ＳＥＬにより
誤り位置ｉを選択してそのアドレスのシンボルＤ、を読
み出すタイミングと、加算手段（３４）で訂正されたシ
ンボルＤ、を再びＲＡＭ（１）の同一アドレスに書き込
むタイミングとが振り分けられ、同様に誤り位置ｊの訂
正を行う読み出し及び書き込みのタイミングが設けられ
ている。従って、タイミングＴ、では、タイミングＴ２
に於いて、レジスタ（１３）　、　（２０）及び（２１
）に保持されたデータに基いて前述の処理が為され、そ
の結果を使用した訂正が実行される。

Ｃ３誤り検出及び訂正の場合、対象となるシンボルはＤ
！７〜Ｄ０の２８個である。従って、タイミングＴ、に
於いて、シンボルＤ！？〜Ｄ０を読み出しシンドローム
Ｓ。、Ｓ＋、Ｓａ、Ｓｓを計算するタイミング信号ＳＶ
ＲＡＭは２８個である。タイミングｔ。で発生するクリ
アパルス５ＩＮＴにより、ＣＩ誤り検出及び訂正時に保
持されたデータをすべてクリアし、その後、２８個のタ
イミング信号ＳＹＲＡＭにより、Ｃ８のシンドロームＳ
０、Ｓ１、Ｓ、、Ｓ、が得られる。

タイミングＴ５に於いて、タイミングｔ０でクリアパル
ス５ＩＮＴが発生ずると第１図のＡＮＤゲー１−（５４
）の出力によりカウンタ（１６〉に１４」がプリセット
される。

ここで、ｒ４」をプリセットする意味を説明する。前述
した如＜ＲＡＭ（１）内には、アドレス　　０１２３　
・・・・・・・・・３０３１シンボル　　Ｄ。Ｄ、　　
Ｄ２Ｄ、・・・・・・・・・Ｄ３ｏ　　Ｉ）ｓ＋ｉ、ｊ
の値　３１　３０　２９　２８・・・・・・・・・１０
のように、ディスクから読み出されたシンボル順にアド
レスが付されている。しかし、（１）式の如く、シンボ
ルＤ。−Ｄ＄１に乗算されるαの指数は、アドレスと逆
であり、第１図の回路で求められるｉ及びｊは実際のア
ドレスと逆になる。従って、第１図に示される如く、ｉ
及びｊを表わす５ビツトのバイナリ−データ（２’＝３
２である）をインバータ（２８）（２９）で反転するこ
とで実際のアドレスが得られる。しかし、Ｃ２誤り検出
及び訂正の場合には、処理されるシンボルは、アドレス
θ〜２７までのシンボルであるため、ｉ及びｊの取り得
る数値は０〜２７となる。従って、ｉ、ｊの数値をその
まま反転したのでは、実際のアドレスと１４」ずれてし
まうので、反転する前に１４」を加算しなければならな
い。即ち、「４」を加算する加算回路が必要となる力釈
　ｊを計数するカウンタ（１６）に予めｒ４Ｊをプリセ
ットしておけば加算回路は不必要で、全く同じ回路を使
用することができる。

カウンタ（１６）にｒ４．がプリセットされた後、タイ
ミング信号中に発生きれるタイミング信号５ＹＮＤＣＬ
は、２８個であり、この信号により前述のタイミングＴ
２と全く同様の動作によりＣ２の誤り検出が為される。

そして、タイミングＴ６に於いて、タイミングＴ、と同
じ動作によりＣ２の誤り訂正が実行される。

（ト〉発明の効果 上述の如く本発明によれば、ＲＡＭからシンポルを読み
出すと共にシンドロームを計算するタイミング信号とシ
ンドロームＳ０、Ｓ１、Ｓｘ、Ｓｓを１．α。

Ｃ２，Ｃ３で割るタイミング信号により誤り検出が実現
できるため、演算に必要なタイミング信号の数が減少す
る。また、誤り検出の演算を直接行うための対数変換等
のＲＯＭが不必要となり、回路構成が簡単となって素子
数が減少する利点がある。

更に、誤り検出速度も速くなる利点も有している。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は第
１図に示されたシンドローム演算手段の具体的な構成を
示すブロック図、第３図は第２図第４図は第１図に示き
れた二重誤り検出手段の具体的なブロック図、第５図は
第４図に示された一致検出回路の回路図、第６図は誤差
算出手段の構成を示す回路図、第７図は第１図の実施例
の動作を示すタイミング図である。 （１）・・・ＲＡＭ、　（２）・・・データバス、　　
（３）（４）（５）（６）・・・シンドローム演算手段
、　（７）（８）（９）・・・加算手段、　（１０）・
・・誤りゼロ検出手段、　（１１〉・・・単−誤り検出
手段、　〈１２〉・・・二重誤り検出手段、（１３）・
・・ａレジスタ、　（１５）・・・計数手段、　（１８
〉・・・ラッチパルス発生手段、（２０）（２１）・・
・レジスタ、（２２）・・・訂正不能判定手段、（２３
）・・・訂正制御手段、（２６）・・・エンコーダ、　
（２７）・・・誤り位置算出手段、（３０）（３３）・
・・マルチプレクサ、　（２８）（２９）・・・インバ
ータ、　（３１）・・・誤差算出手段。 出願人　三洋電機株式会社外１名 代理人　弁理士　西野卓嗣　外１名 第２図 ■。　Ｉ、　　Ｉ２工、　　Ｉ４ｍ、　　１ム　エ。

Claims (1)

【特許請求の範囲】
1. １、リード・ソロモン符号に基いたデータの誤りを検出
   するデータ誤り検出回路に於いて、入力されたデータか
   らシンドロームＳ＿０、Ｓ＿１、Ｓ＿２、及びＳ＿３を
   算出し、該シンドロームＳ＿０、Ｓ＿１、Ｓ＿２、及び
   Ｓ＿３を１、α、α＾２、α＾３（αは８次の原始多項
   式の根）で割るシンドローム演算手段と、前記シンドロ
   ームＳ＿０、Ｓ＿１、Ｓ＿２、及びＳ＿３がすべて「０
   」であることを検出する誤りゼロ検出手段と、前記シン
   ドローム演算手段で１、α、α＾２、α＾３で割算した
   回数ｊを計数保持する計数手段と、前記割算の結果Ｓ＿
   ０′、Ｓ＿１′、Ｓ＿２′、Ｓ＿３′に基いてＳ＿０′
   ＋Ｓ＿１′、Ｓ＿１′＋Ｓ＿２′、Ｓ＿２′＋Ｓ＿３′
   を算出する加算手段と、該Ｓ＿０′＋Ｓ＿１′、Ｓ＿１
   ′＋Ｓ＿２′、Ｓ＿２′＋Ｓ＿３′がすべて「０」とな
   ったことを検出する単一誤り検出手段と、前記Ｓ＿１′
   ＋Ｓ＿２′、Ｓ＿２′＋Ｓ＿３′を各々α、α＾２で順
   次割り、Ｓ＿０′＋Ｓ＿１′＝（Ｓ＿１′＋Ｓ＿２′）
   ／α＾ａ＝（Ｓ＿２′＋Ｓ＿３′）／α＾２＾ａとなっ
   たときのａ（ａ＝ｉ−ｊ、ｉ、ｊは誤り位置）を検出す
   る二重誤り検出手段と、前記計数手段に保持されたｊと
   前記ａからｉを求める誤り位置算出手段と、前記Ｓ＿０
   ′＋Ｓ＿１′及びａに基いて誤差成分を算出する誤差算
   出手段とを備えたことを特徴とするデータ誤り検出回路
   。