JPS63218880A

JPS63218880A - インサーキットテストおよび機能テストを行うテストシステム

Info

Publication number: JPS63218880A
Application number: JP63036429A
Authority: JP
Inventors: Ii Shiifuaasu Jiyon; ジョン・イー・シーファース
Original assignee: Yokogawa Hewlett Packard Ltd
Current assignee: Hewlett Packard Japan Inc
Priority date: 1987-02-17
Filing date: 1988-02-17
Publication date: 1988-09-12
Anticipated expiration: 2012-08-25
Also published as: JP2645269B2; US4849691A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は電気素子が装着されたプリント回路板を試験す
るためのボードテストシステムに関する。

〔従来技術とその問題点〕

ボードテストシステムはアセンブリ済みのプリント回路
ボード（Ｐ　Ｃ）のその製造時の欠陥を診断するために
設計されたものである。様々なＰＣボードをテストする
ため、ＰＣボードのインサーキットテスト可能なテスト
装置が使われてきた。

インサーキットテストはボード上の１つの素子について
テストを行い、ある特定の素子がボード上で正しく働＜
かどうかを決定する。ＰＣボードの別のテストはＰＣボ
ードの！ｌＲ能テステストる。この場合にはＰＣボード
を全体として働かせ、ボード全体が正しく機能している
かどうかを決定する。

典型的なＰＣボードテストはインサーキットテストとそ
の後に続くＰＣボードの機能テストから成る。したがっ
て、この２段階のテストを行う装置では典型的には２つ
のテストフィクスチ中、あるいは下記の制約のために大
規模で精密なテストフィクスチャを必要とする。

インサーキットテストにおいては、信号源を接続し、ま
たテスト下の装置（デバイス）（以下ＤＵＴという）に
刺激信号（ステイミュラス）を与えるためにテスト装置
内のワイヤが使用され、またデータレスポンスがテスト
システムに返される。したがって、インサーキットテス
トにおいては信号源が制御され、テストシステムからＤ
ＵＴへのプローブの影響は関係がない、インサーキット
テストにおいて、ＤＵＴを過大駆動するような最大電流
がワイヤを通って流れるので、先行するノードの結果が
無視される場合がある。

機能テストにおいては、被テストボードの全体的入力端
に刺激信号を供給し、被テストボードの出力端でデータ
を読み出す、デジタル回路は高いクロックレートでゼロ
から１になるスイッチ回路であり、ＤＵＴの各点にプロ
ーブをつけると容量を生じさせる。したがって、プロー
ブはＤＵＴに期待される結果を遅延させ、デジタル信号
の高速エツジ応答が変化される。

ＤＵＴに見られる過渡応答はすぐには妥当な論理レベル
に到達しないので、遅延があるとＤＵＴは不適当な機能
動作を生ずる。また、テスト装置内のワイヤはプローブ
あるいはセンサを異なるテスト点でテストシステムに接
続するために使用される。テスト装置のワイヤのインピ
ーダンス負荷によりテスト信号はひずむ、したがって、
機能テストはできるだけ負荷効果を少なくして行わねば
ならない０機能テストにおけるこの問題を克服するには
、ＤＵＴにインダクタを直列に接続し、共振周波数を変
化させ、それにより、増加した容量により信号品質が影
響されないようにする。テストシステムおよびワイヤへ
のインピーダンスを増加すれば、ＤＵＴに与えるテスト
システムの影響を最少にし、テストシステムからＤＵＴ
を隔離する役割をし、それによりＤＵＴの正常な機能動
作を可能にする。

したがって、従来技術で要求されるのは、機能テストに
おいて、ＤＵＴに与えるテスト装置の容量負荷を減少し
、またインサーキットテストにおいて、インダクタを通
りＤＵＴから戻った信号を受信することである。

しかしながら、従来技術で実現したものでは、インサー
キットテストによって生ずるようなパルス状の大きい直
流を許容することはできなかつた。

従来技術において、ＤＵＴと直列に用いられるインダク
タはあまりに大きすぎて飽和せず、インサーキットテス
トで受信されたパルス化信号を遅延し、ひずませるので
、インダクタはインサーキットテストにおいてテスト装
置からＤＵＴをデカップルするように機能する。

・　今までこれらの２つのテスト、すなわち、インサー
キットテストおよび機能テストは２つのテストフィクス
チャを持ったテストシステムにより実行されるので、イ
ンサーキットテストシステムの負荷効果はＰＣボードの
機能テストに影響しない。

しかしこれは通常ＰＣボードを正確にテストするために
、２個のテストフイクスチャを使用する必要があり、高
価で非能率的であった。

あるテスト装置メーカーは２段階のテストフィクスチャ
を使用することによって上記問題点を最小にしようとし
ている。それによって、インサーキットテストの期間中
、全てのプローブが被テストボードに接続されるように
、インサーキットテストは非常に短かいプローブにより
一平面上で行われる０機能テストに対しては、被テスト
ボードを半分だけ上へはずすので、長いプローブだけが
被テストボードと接触したままになり、テストシステム
と被テストボード間の接続が断たれ、その結果、容量負
荷とはならない、これではまだ２つの所望のテストを実
現するために被テストボードを物理的に動かす必要があ
り、非常に高価なテスト装置を使用しなければならない
。

〔発明の目的〕

ゆえに、本発明の目的は、可飽和インダクタを用い、イ
ンサーキットテストと機能テストへの切ストおよび機能
テストを可能にすることである。

本発明の他の目的はインサーキットテストおよび機能テ
ストを経済的で効果的に実現することである。

さらに、本発明の目的はボード上でのインサーキットテ
ストおよび機能テストを実施するための時間および努力
を最小にするのに適した方法を提供することである。

さらに、本発明の他の目的は操作者に必要とされる機械
上の束縛を最小にしてインサーキットおよび機能テスト
を実現することである。

〔発明の概要〕

前述の問題点を解決するために本発明では可飽和インダ
クタを用いてテスト装置上の同じ点でＰＣボードのイン
サーキットテストおよび機能テストを可能にする。好適
実施例における可飽和インダクタは可飽和コア、少なく
とも１本の信号ワイヤ、および少なくとも１本のリター
ンパスワイヤを含み、信号ワイヤのうち１本がコアを通
って巻かれる。さらにインダクタはインサーキットテス
ト用の第１飽和状態を有し、この場合ＤＵＴにテスト装
置を接続する機能を果たし、増加された直流の流れはテ
ストシステムのワイヤを通って供給される。インサーキ
ットテストにおいて、ワイヤを通る電流が増加するにし
たがい、インダクタのコア磁界強度は増加し、コアは飽
和し、被テストボーどの回路に最小の影響しか与えない
、インダクタは機能テストするための不飽和の第２の状
態を有し、その状態でインダクタはＤＯＴからテスト装
置を分離するように機能する０機能テストの期間中、Ｏ
ＵＴの構成部分に接続した使用しないラインを通る電流
は最小であり、その結果機能テスト中、インダクタはＯ
ＵＴに与えるテスト装置の影響を最小にするように機能
する。テストシステムはＤＵＴから分離されているが、
信号はＤＵＴからワイヤを通って、なお受信できる。こ
のよう（インダクタは同一テスト装置中の同一平面にお
いて、ＤＵＴＫンサーキットおよび機能テストの両方を
可能にする。何故ならば、インダクタはこれら両テスト
において要求されるようにそのインピーダンスを変える
ように動作しうるからである。

したがって、要求されるのは、インサーキットテストの
期間中は種々のプローブを接続し、機能テストの期間中
は断ち切るか、あるいは断ち切られたかに見えるように
する接続方法を提供することである。換言すれば、テス
トシステムが素子に与える影響が問題とならないインサ
ーキットの間は閉じたスイッチとして働き、機能をテス
トに対してはオープンに切り換え、それによつて機能テ
スト中にはＤＵＴからテストシステムを切離すようなス
イッチとしてインダクタが機能することが望ましい。

〔実施例〕

第１図は本発明によるボードテストシステム１００の断
面概略図である。テストシステム１００を用いて回路ボ
ード１０５をテストする０回路ボード１０５は典型的に
はシール１０９および１０４により支持される。フィク
スチャプレートアセンブリ１０１はシール１０２を支え
、サポートプレート１０３はシール１０４を支え、回路
ボード１０５はシール１０４および１０９上に置かれる
。アラインメントピン１０６を用いて回路ボード１０５
をテストフィクスチャに正しく配置する。真空マニホル
ド１０８を通した空気流により、１５１に真空が作られ
、回路ボード１０５をテストシステム１００上で支える
役割を果たす。テストしている回路ボード１０５とフィ
クスチャブレートアセンブリ　１０１に取り付けたブロ
ービング手段１）０および１）８が関連している。テス
トシステム１００はスキャナピン１）１および１）６を
取り付けたスキャナプレート１）２を持っている。スキ
ャナピン１）１および１）６はパドルピン１）３および
１）７に接続し、信号をテストシステムの電子回路に伝
送する。パドルピン１）７の反対の端にあるスキャナピ
ン１）６に信号ワイヤ１２０が取り付けられ、パドルピ
ン１）３の反対の端にあるスキャナピン１）１にはリタ
ーンパスワイヤ１）４が取り付けられている。好適実施
例において、リターンパスワイヤ１）４と信号ワイヤ１
２０とはテストシステム１００のスキャナピン１）１お
よび１）６からのツイストペア（ｌｆｆｉ線対）を形成
している。信号ワイヤ１２０およびリターンパスワイヤ
１）４はコア１２１に近付いたところで別々になり、信
号ワイヤ１２０は該コアを通り、好適実施例においては
ワイヤ１２０はコア１２１に４回巻き付けられる。信号
ワイヤ１２０はコア１２１を通った所で再びリターンパ
スワイヤ１）４と一緒になり、ツイストペアとなる。こ
のペアは再び別々になって、ブロービング手段１）０お
よび１）８に取り付けられる。このようにリターンパス
ワイヤ１）４はブロービング手段１）０と接続し、信号
線１２０はブロービング手段１）８と接続するので、コ
ア１２１はテストシステム１００と被テスト回路ボード
１０５との間に直列に接続される。

ここで第２図は第１図で示したボードテストシステムに
おいて、第１回路と第２回路間の接続状態を示した図で
ある。第３図は第２図に示したインダクタの構成図であ
る。第２図では第１回路２１０中の電圧源２０１および
インピーダンス２２５を示す、電圧源２０１は一方の端
から信号ワイヤ１２０が伸び、もう一方の端からリター
ンパスワイヤ１）４が伸びている。電圧源２０１を出て
、リターンパスワイヤ１）４と信号ワイヤ１２０は一つ
になりツイストペアを形成する。信号ワイヤ１２０はツ
イストペアから分れて第２回路２１５の負荷２０５と直
列のインダクタ２０４に接続する。第２回路２１５にも
電圧＊　２２０がある。第１回路２１０の電圧源２０１
と第２回路２１５の負荷２０５との間で、リターンパス
ワイヤ１）４と信号ワイヤ１２０とは信号ワイヤ１２０
がインダクタ２０４を通る位置を除いてツイストペア構
造になっている。

このツイストペア構造は第１回路２１０から第２回路２
１５へのノイズ隔離を提供し、それにより漂遊磁界に対
する第２回路２１５の感度を減少し、さらにワイヤ１）
４および１２０の電流に対するインピーダンスを制御し
ている。

第２図におけるインダクタ２０４の一部として動作しう
る第３図に示したコア１２１は、第１回路２１０を第２
回路２１５に接続する役割を行う場合には、飽和状態を
持つ、直流の大電流がワイヤ１）４および１２０を通る
と大きな磁界が発生し、コア１２１は飽和する。その後
、ワイヤ１）４および１２０を通る電流がわずかに増加
あるいは減少しても、コア１２１はすでに飽和している
のでコアには影響を与えない、したがって、インダクタ
２０４のコア１２１が飽和すると第１回路２１０と第２
回路２１５は効果的に相互接続される。コア１２１が飽
和された状態では電圧源２０１はドライバとして動作し
、負荷２０５は負荷として動作する。大電流では第１回
路２１０は第２回路２１５を駆動する。

第１図に見られるようなボードテストの一つのアブリケ
ーシッンにおいて、コア１２１は飽和状態であり、回路
ボード１０５をテストシステム１００に接続する役割を
果たす。

第１回のボードテストシステムのアプリケーションにお
いて、インサーキットテスト期間中、テストシステム１
００はワイヤ１）４および１２０を通してパルス状の直
流を発生し、コア１２１を飽和し、それによりコア１２
１は被テスト回路ボードに影響を及ぼさず、回路ボード
１０５はテストシステム１００に接続される。インサー
キットテストにおいてテストシステム１００はドライバ
であり、被テスト回路ボードの１０５は負荷である。テ
ストシステム１００は大電流で被テストの回路ボードを
駆動する。

再び第２図において、インダクタ２０４に対する第３図
に示したコア１２１は不飽和状態も持っており、この場
合にはそれが第２回路２１５から第１回路を分離する役
目をする。

第３図のコア１２１が不飽和状態の場合、第２回路２１
５の電圧源２２０はドライバになり、インピーダンス２
２５は大きい、第２回路２１５の電圧源２２０からはほ
とんど電流が流れないのでコアは飽和せず、インダクタ
２０４は第１回路２１０から第２回路２１５の電流をさ
らに妨げる役割を果たす、第２回路２１５はわずかの電
流で第１回路２１０を駆動する。

第１図に示したようなボードテストシステムのアブリケ
ーシッンにおいて、コア１２１は不飽和状態゛を持って
おり、それにより被テストボード１０５の全体的機能テ
ストを可能にする。インサーキットテストで単一のノー
ドをテストするのと違って材料テストにおいては被テス
ト回路ボード１０５の全体または一部分がテストされる
。したがって、機能テストにおいては多くの未使用ノー
ド、あるいは非動作ノードが残っている０機能テストに
おいて、被テスト回路ボード１０５がドライバであり、
テストシステム１００は被テスト回路ボード１０５の非
動作ノードに対する負荷である。これら未使用ノードは
高いインピーダンス負荷で表わされ、そしてインダクタ
２０４はテストシステム１００から被テスト回路ボード
１０５への電流をさらに妨げる役割を果たす。機能テス
トの間、被テスト回路ボード１０５はほとんど、あるい
は全熱電流を流さずに、テストシステム１００を駆動す
る。第１図のワイヤ１）４および１２０を通って直流電
流はほとんど、あるいは全熱流れず、コア１２１の磁界
強度はわずかしか、あるいは全熱ない、第１図のボード
テストシステム−アプリケ−シランにおいて、コア１２
１は不飽和状態なので、テストシステム１００から被テ
スト回路ボード１０５を分離する役割を果たす。

したがって、第１図のテストシステムアプリケーション
において、コア１２１は、テスト状態の変化に対して必
要とされるようにそのインピーダンス状態が変化するの
で、インダクタ２０４は第１図のテスト機器システム１
００の寸法線１３０によって示した一平面上で、インサ
ーキットテストおよび機能テストを可能にする。第１図
の寸法線１３０によって示された一平面は、被テスト回
路ボード１０５がインサーキットおよび機能テストの両
方に対して同じ点または位置にとどまる点または位置と
して定義される。

第３図に第２図のインダクタの構成を詳細に示している
。インダクタ２０４はコア１２１を持ち、信号ワイヤ１
２０はコア１２１の内部開口部１２３に通しである。好
適実施例においては信号ワイヤ１２０はコア１２１のま
わりに４回巻いである。好適実施例において、コア１２
１を通して信号ワイヤを４回巻（ことで、ワイヤ１）４
および１２０を通る電流の増加に伴ない、コア１２１の
磁界強度は急速に増加する。また、好適実施例において
、コア１２１と、１本の信号ワイヤ１２０とによるイン
ダクタンスレンジは８〜１２マイクロヘンリである。好
適実施例において、コア１２１の透磁率は自由空間の透
磁率の約１０，０００倍である。第３図においてはコア
１２１は円形構造で示しである。他の形のコアも使用可
能であるが、閉じられた磁路がなければならない。

第３図において、信号ワイヤ１２０およびリターンバス
ワイヤ１）４はツイストペア構成となっており、ワイヤ
１）４および１２０がコア１２１に近づくと信号ワイヤ
１２０はコア１２３の内部開口部を通り、コア１２１の
まわりに４回巻かれる。

また、第２図の第１回路から第２回路へのインピーダン
スを制御する方法も明らかにしている。

それは、第３図に示したようにコア１２１、少なくとも
１本の信号ワイヤ１２０および少なくとも１本のリター
ンパスワイヤ１）４を提供するステップを含む、信号ワ
イヤ１２０の１本は第３図に示したようにコア１２３の
内部開口部を通って少な（とも１回巻かれる。第２図に
おいて、各ワイヤ１）４及び１２０の一方の端を第１回
路２１０に接続し、ワイヤ１２０および１）４の反対の
端を第２回路２１５に接続する。コア１２１を用いてコ
ア１２１内に第１飽和状態を供給し、第１回路２１０を
第２回路２１５に接続する。この場合、ワイヤ１）４お
よび１２０を通して電流が増加するとコア１２１が飽和
するまでコア１２１の磁界強度が増加する。それによっ
て電流がさらに増減してもコア１２１は第２回路の２１
５に影響を与えず、ワイヤ１）４および１２０に低いイ
ンピーダンスが供給される。また、コアを用いてコア１
２１内に第２の不飽和状態を供給し、第２図の第２回路
２１５から第１回路２１０を分離する。第２回路２１５
の電圧源２２０は最小の電流を発生し、インダクタ２０
４は第２図の第１回路から第２回路への電流をさらに妨
げる。コア１２１の飽和状態と不飽和状態を切換えるこ
とにより第２回路２１５へのインピーダンスの状態を切
換えることができる。

前述の技術を第１図に示したようなボードテストシステ
ムにおける試験方法に適用できる。コア１２１の飽和状
態をインサーキットテスト用に用い、そこではインサー
キットテストはパルス状の直流をコア１２１に発生し、
直流が増加するにつれ、コア１２１の磁界強度は増加し
、コア１２１は飽和し、被テスト回路ボード１０５に影
響を与えず、低いインピーダンスをテストシステム１０
０およびワイヤ１）４および１２０に供給する。コア１
２１の不飽和状態を機能テスト用に用い、そこではコア
１２１は第１図に示したように被テスト回路ボード１０
５からテストシステム１００を分離する機能を果たす０
機能テストに用いるコア１２１の不飽和状態において、
被テスト回路ボード１０５からの電流は最小であり、イ
ンダクタ２０４はテストシステム１００から被テスト回
路ボード１０５への電流をさらに妨げる役割を果たす、
それによって、直流が減少するにつれて、コア１２１の
磁界強度は減少し、コア１２１は被テスト回路ボード１
０５に対するテストシステム１００の影響を最小にする
機能を果たし、テストシステム１００から被テスト回路
ボード１０５を分離する役割をする。テストシステムの
アブリケーシッンに対して上述した方法において、テス
ト状態が変ったときに必要なインピーダンス状態の変化
をコア１２１が可能にしている結果として、第１図のテ
ストシステム１００における寸法＊　１３０によって示
した一平面のインサーキットテストおよび機能テストを
可能にしている。

〔発明の効果〕

以上の説明より明らかなように、本発明によれば、イン
サーキットテストと機能テストのそれぞれに対して要求
されるように、インダクタのインピーダンスが変化する
ので、ボードテストシステムの同一平面において前記両
テストを行うことができる。よって簡単に経済的に効果
的にボードテストを行うことができる。

【図面の簡単な説明】

第１図は本発明によるボードテストシステムの概略図、
第２図は第１図のボードテストシステムにおいて、第１
回路と第２回路との接続状態を示した図、第３図は第２
図に示したインダクタの詳細図である。１００　　：ボードテストシステム、１０１ニブレートアセンブリ、１０２．１０４．１０９　　：シール、１０５：被テス
トボード、１）０．１）１　、１）６．１）８　　：ピン、１０６
：アライメントビン

Claims

【特許請求の範囲】

（１）被テストボード上の素子に信号を供給して該テス
トボードを試験するボードテストシステムにおいて、信
号源と前記テストボードとの間の信号径路中に可飽和イ
ンダクタを接続したことを特徴とするボードテストシス
テム。
（２）前記信号径路における線路は撚り合わされている
特許請求の範囲第１項記載のボードテストシステム。