JPS6321837A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6321837A JPS6321837A JP16711786A JP16711786A JPS6321837A JP S6321837 A JPS6321837 A JP S6321837A JP 16711786 A JP16711786 A JP 16711786A JP 16711786 A JP16711786 A JP 16711786A JP S6321837 A JPS6321837 A JP S6321837A
- Authority
- JP
- Japan
- Prior art keywords
- sog
- head
- semiconductor device
- wafer
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 13
- 238000004017 vitrification Methods 0.000 claims description 11
- 239000011521 glass Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 abstract description 13
- 239000011248 coating agent Substances 0.000 abstract description 7
- 235000012431 wafers Nutrition 0.000 description 12
- 239000002904 solvent Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000000935 solvent evaporation Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
二の発明は、半導体装置の製造方法に関し、特に半導体
装置製造工程中の５ＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａ
ｓｓ）を用いた塗布方式による平坦化を行なう際の平坦
性を向上させる方法に関する。
装置製造工程中の５ＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａ
ｓｓ）を用いた塗布方式による平坦化を行なう際の平坦
性を向上させる方法に関する。
［従来の技術］
ＳＯＧを用いた平坦化技術は、１．塗布、２゜溶媒蒸発
、３．ガラス化、４．焼締めの４工程を経て行なう。こ
のうち、工程１はスピンコード方式、工程２〜３は熱処
理方式を用いるのが一般的であり、その温度は工程２が
１５０℃、工程３が３００℃、工程４が４００〜９００
℃程度である。
、３．ガラス化、４．焼締めの４工程を経て行なう。こ
のうち、工程１はスピンコード方式、工程２〜３は熱処
理方式を用いるのが一般的であり、その温度は工程２が
１５０℃、工程３が３００℃、工程４が４００〜９００
℃程度である。
従来の塗布方式による平坦化の一例を第３図を用いて説
明する。第３図（ａ）に塗布前のウェハ断面を、第３図
（ｂ）に塗布後のウェハ断面を示す。塗布方式によるＳ
ＯＧＯ２Ｏ３徴として、下地１ （半導体基板や半導体
基板上に形成された絶縁膜等）上のパターニング膜２と
の関連で膜厚の薄いところと厚いところが発生する。そ
の後の熱処理工程を減るにつれて、ＳＯＧＯ２Ｏ３厚は
減少していき最終的には３〜４割程度の減少となる（第
３図（ｂ）〜（ｅ）参照）。
明する。第３図（ａ）に塗布前のウェハ断面を、第３図
（ｂ）に塗布後のウェハ断面を示す。塗布方式によるＳ
ＯＧＯ２Ｏ３徴として、下地１ （半導体基板や半導体
基板上に形成された絶縁膜等）上のパターニング膜２と
の関連で膜厚の薄いところと厚いところが発生する。そ
の後の熱処理工程を減るにつれて、ＳＯＧＯ２Ｏ３厚は
減少していき最終的には３〜４割程度の減少となる（第
３図（ｂ）〜（ｅ）参照）。
［発明が解決しようとする問題点］
上記のような従来技術によると、塗布工程とガラス化工
程が別であったため、ＳＯＧを厚く塗布した場合にガラ
ス化時に発生する膜内応力により膜厚の厚いところでク
ラックが入りゃす＜ｔ；るという欠点があった（第４図
参照）。これを補うためには、第５図に示すごとく、Ｓ
ＯＧの薄い膜３ａ、３ｂを２回に分けて塗布し、それぞ
れ別に熱処理工程を設ける必要があり、非常に手間がが
がっていた。
程が別であったため、ＳＯＧを厚く塗布した場合にガラ
ス化時に発生する膜内応力により膜厚の厚いところでク
ラックが入りゃす＜ｔ；るという欠点があった（第４図
参照）。これを補うためには、第５図に示すごとく、Ｓ
ＯＧの薄い膜３ａ、３ｂを２回に分けて塗布し、それぞ
れ別に熱処理工程を設ける必要があり、非常に手間がが
がっていた。
この発明は上記のような問題点を解消するためになされ
たもので、ＳＯＧ塗布時にＳＯＧの膜厚をＪ￥＜１．で
もガラス化工程においてクラックが入りにくいような半
導体装置の製造方法を提供することを目的とする。
たもので、ＳＯＧ塗布時にＳＯＧの膜厚をＪ￥＜１．で
もガラス化工程においてクラックが入りにくいような半
導体装置の製造方法を提供することを目的とする。
［問題点を解決するための手段］
この発明に係る半導体装置の製造方法は、減圧下でＳＯ
Ｇの塗布を行なうとともに、ガラス化のための加熱工程
も同時に行なうようにしたものである。
Ｇの塗布を行なうとともに、ガラス化のための加熱工程
も同時に行なうようにしたものである。
［作用］
この発明においては、減圧下でＳＯＧの塗布が行なわれ
るので、溶媒の蒸発が促進され、また同時に加熱工程が
施されるので、ガラス化反応が速・やかに生じ、ＳＯＧ
の膜厚の減少を防止する。
るので、溶媒の蒸発が促進され、また同時に加熱工程が
施されるので、ガラス化反応が速・やかに生じ、ＳＯＧ
の膜厚の減少を防止する。
［実み恒例コ
第１図はこの発明の一実施例に用いられる半導体装置の
平坦化を行なう装置の概略を示すスである。図において
、半導体ウェハのロード・アンロード用のドア１４が設
けられた真空チャンバ１１の内部には、ヒータ付のスピ
ンヘッド１２と、このスピンヘッド１２の上に載置され
た半導体ウェハにＳＯＧを噴射するためのＳＯＧノズル
１３とが設けられる。また、真空チャンバ１１には、バ
ルブ１５および１７が取付けられる。バルブ１５はロー
クリポンプ１６によって真空チャンバ１１の排気を行な
うためのものである。また、バルブ１７は半導体ウェハ
の平坦化工程が終了した後真空チャンバ１１内に窒素ガ
ス（Ｎ２）を流入させるためのものである。
平坦化を行なう装置の概略を示すスである。図において
、半導体ウェハのロード・アンロード用のドア１４が設
けられた真空チャンバ１１の内部には、ヒータ付のスピ
ンヘッド１２と、このスピンヘッド１２の上に載置され
た半導体ウェハにＳＯＧを噴射するためのＳＯＧノズル
１３とが設けられる。また、真空チャンバ１１には、バ
ルブ１５および１７が取付けられる。バルブ１５はロー
クリポンプ１６によって真空チャンバ１１の排気を行な
うためのものである。また、バルブ１７は半導体ウェハ
の平坦化工程が終了した後真空チャンバ１１内に窒素ガ
ス（Ｎ２）を流入させるためのものである。
上記のような構成において、平坦化すべき半導体ウェハ
は開かれたドア１４の部分から真空チャンバ１１内に入
れられスピンヘッド１２の上に載置される。その後、ド
ア１４が閉められてロータリポンプ１６によって真空チ
ャンバ１１の排気が行なわれる。それとともに、スピン
ヘッド１２に設けられたヒータによって半導体ウェハの
予備加熱が行なわれる。真空チャンバ１１内の真空度が
所定圧力になると、ロータリポンプ１６による排気が停
止され、スピンヘッド１２が回転を始める。
は開かれたドア１４の部分から真空チャンバ１１内に入
れられスピンヘッド１２の上に載置される。その後、ド
ア１４が閉められてロータリポンプ１６によって真空チ
ャンバ１１の排気が行なわれる。それとともに、スピン
ヘッド１２に設けられたヒータによって半導体ウェハの
予備加熱が行なわれる。真空チャンバ１１内の真空度が
所定圧力になると、ロータリポンプ１６による排気が停
止され、スピンヘッド１２が回転を始める。
そして、ＳＯＧノズル１３によって半導体ウェハにＳＯ
Ｇが吹き付けられる。このとき、スピンヘッド１２のヒ
ータは、半導体ウェハの温度をガラス化反応が生じる程
度の温度に上昇させる。
Ｇが吹き付けられる。このとき、スピンヘッド１２のヒ
ータは、半導体ウェハの温度をガラス化反応が生じる程
度の温度に上昇させる。
この発明一実施例として、ＳＯＧ膜の塗布を約１００ｍ
Ｔｏｒｒの減圧下でかつ基板温度約３５０°Ｃで行なっ
た。その結果、第２図に示すごとく、５ＯＧ３の塗布後
の膜厚を従来クラックの出ない限界と考えられていた膜
厚の１．５倍にしてもすべての熱処理を経た後のクロッ
クは全く観察されなかった。なお、平坦化されるべきパ
ターニング膜２は約１μｍ段差程度のＳｉＯ２を用いた
。
Ｔｏｒｒの減圧下でかつ基板温度約３５０°Ｃで行なっ
た。その結果、第２図に示すごとく、５ＯＧ３の塗布後
の膜厚を従来クラックの出ない限界と考えられていた膜
厚の１．５倍にしてもすべての熱処理を経た後のクロッ
クは全く観察されなかった。なお、平坦化されるべきパ
ターニング膜２は約１μｍ段差程度のＳｉＯ２を用いた
。
上記実施例では、約１００ｍＴｏｒｒの減圧下で約３５
０℃に加熱された基板上に塗布された５ＯＧ３は瞬時に
溶媒の蒸発を起こし、かつその大部分はガラス化反応を
起こす。この効果により、後の熱処理時に発生する内部
応力を低減することができるため、クラック発生に対す
るマージンを大幅に増加することができる。
０℃に加熱された基板上に塗布された５ＯＧ３は瞬時に
溶媒の蒸発を起こし、かつその大部分はガラス化反応を
起こす。この効果により、後の熱処理時に発生する内部
応力を低減することができるため、クラック発生に対す
るマージンを大幅に増加することができる。
なお、上記実施例ではＳＯＧ塗布時の圧力を約１００ｍ
Ｔｏｒｒとしたが、溶媒を蒸発させる効果が得られれば
真空度は数ｍＴｏｒｒ〜数Ｔｏｒｒでもかまわない。ま
た、基板温度もガラス化が起こればよいので、２５０℃
〜４５０°Ｃ程度であればかまわない。
Ｔｏｒｒとしたが、溶媒を蒸発させる効果が得られれば
真空度は数ｍＴｏｒｒ〜数Ｔｏｒｒでもかまわない。ま
た、基板温度もガラス化が起こればよいので、２５０℃
〜４５０°Ｃ程度であればかまわない。
さらに、上記実施例では半導体ウェハの予備加熱をスピ
ンヘッド１２上で行なったが、この予備加熱は別な場所
でたとえばホットプレート上で行なうようにしてもよい
。
ンヘッド１２上で行なったが、この予備加熱は別な場所
でたとえばホットプレート上で行なうようにしてもよい
。
（発明の効果］
以上のようにこの発明によれば、ＳＯＧ塗布時に溶媒の
蒸発とＳＯＧのガラス化反応とを同時に起こさせるので
、従来より少ない工程数でかつ良好な平坦化を行なうこ
とができる。
蒸発とＳＯＧのガラス化反応とを同時に起こさせるので
、従来より少ない工程数でかつ良好な平坦化を行なうこ
とができる。
第１図はこの発明の一実施例で用いられるＳＯＧ塗布装
置を示す図である。 第２図は第１図に示す塗布装置によってＳ”Ｇが塗布さ
れた後の半導体ウェハ断面を示す図である。 第３図は従来のＳＯＧ塗布方式を示す図である。 第４図および第５図はそれぞれ従来のＳＯＧ塗布方式の
欠点を説明するための半導体ウェハ断面を示す図である
。 図において、１は下地、２はパターニングされた膜、３
はＳＯＧ、１１は真空チャンバ、１２はヒータ付のスピ
ンヘッド、１３はＳＯＧノズル、１４はドア、１５およ
び１７はバルブ、１６はロータリポンプを示す。
置を示す図である。 第２図は第１図に示す塗布装置によってＳ”Ｇが塗布さ
れた後の半導体ウェハ断面を示す図である。 第３図は従来のＳＯＧ塗布方式を示す図である。 第４図および第５図はそれぞれ従来のＳＯＧ塗布方式の
欠点を説明するための半導体ウェハ断面を示す図である
。 図において、１は下地、２はパターニングされた膜、３
はＳＯＧ、１１は真空チャンバ、１２はヒータ付のスピ
ンヘッド、１３はＳＯＧノズル、１４はドア、１５およ
び１７はバルブ、１６はロータリポンプを示す。
Claims (2)
- （１）半導体装置の製造工程中、ＳＯＧ（ＳｐｉｎＯｎ
Ｇｌａｓｓ）を塗布して平坦化を行なう工程において、
減圧下で前記ＳＯＧの塗布を行なうと同時にガラス化の
ための熱処理工程を施すようにしたことを特徴とする半
導体装置の製造方法。 - （２）前記ＳＯＧの塗布は、数ｍＴＯＲＲ〜数Ｔｏｒｒ
の減圧下でかつ２５０℃〜４５０℃の温度下で行なわれ
る、特許請求の範囲第１項記載の半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16711786A JPS6321837A (ja) | 1986-07-15 | 1986-07-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16711786A JPS6321837A (ja) | 1986-07-15 | 1986-07-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6321837A true JPS6321837A (ja) | 1988-01-29 |
Family
ID=15843752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16711786A Pending JPS6321837A (ja) | 1986-07-15 | 1986-07-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6321837A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013175486A (ja) * | 2002-11-11 | 2013-09-05 | Semiconductor Energy Lab Co Ltd | 発光装置の製造装置、及び発光装置の作製方法 |
-
1986
- 1986-07-15 JP JP16711786A patent/JPS6321837A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013175486A (ja) * | 2002-11-11 | 2013-09-05 | Semiconductor Energy Lab Co Ltd | 発光装置の製造装置、及び発光装置の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4983546A (en) | Method for curing spin-on-glass film by utilizing ultraviolet irradiation | |
| US5902122A (en) | Method of manufacturing an ILD layer by plasma treatment before applying SOG | |
| JPS6321837A (ja) | 半導体装置の製造方法 | |
| JP3225331B2 (ja) | Ｓｏｇ膜の形成方法及びオゾン処理装置 | |
| JP2000138214A (ja) | スピンオングラス膜の形成方法 | |
| JPH09181060A (ja) | 薄膜成膜装置 | |
| JPH09205086A (ja) | 半導体装置の製造方法および製造装置 | |
| JP3327994B2 (ja) | 半導体装置の製造方法 | |
| JPS62221120A (ja) | 半導体装置の製造方法 | |
| JPH03138935A (ja) | 半導体装置の製造方法 | |
| JPH0372657A (ja) | 表面平坦化成膜法 | |
| JP2780838B2 (ja) | 半導体装置の製造方法 | |
| KR100272521B1 (ko) | 반도체 소자의 포토레지스트 도포 방법 | |
| JPH034551A (ja) | 半導体装置の製造方法 | |
| JPH0498823A (ja) | 回転塗布装置 | |
| KR960013150B1 (ko) | 발열판을 이용한 피아이큐(piq)막의 열처리 방법 | |
| JP2557916B2 (ja) | 半導体装置の製造方法 | |
| JPH06275508A (ja) | レジスト層の形成方法 | |
| JPS63281434A (ja) | スピンオングラス焼成方法及び装置 | |
| KR100875354B1 (ko) | 피막형성방법 | |
| JPH03131028A (ja) | 半導体装置の製造方法 | |
| JPH0362554A (ja) | 半導体装置及びその製造方法 | |
| JPS61221747A (ja) | 感光性樹脂膜の形成方法 | |
| JP4073309B2 (ja) | レジスト膜の形成方法 | |
| JPH07100855B2 (ja) | 薄膜形成方法 |