JPS63217846A - 回線制御処理システムの処理要求制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 回線制御処理システムの処理要求制御装置であって、上
位装置にアクセス許可部を、また回線制御装置にアクセ
ス要求部を設け、アクセス許可部でアクセス許可が生じ
た時にのみアクセス要求部からの処理要求が要求表示部
に通知され、その内容に応じて処理要求が実行されるも
のである。

〔産業上の利用分野〕

本発明は回線制御処理システムの処理要求制御装置に関
する。本発明の処理要求制御装置は、例えばデータ交換
システム等に用いられる。

上位装置に複数の回線制御装置が接続され、上位装置か
らの指示で回線制御装置による回線制御が行われるよう
なシステムにおいて、回線制御装置がマイクロプロセッ
サを用いた蓄積プログラム制御にて複数回線の回線制御
処理を行う場合、この回線制御装置の制御回線数あるい
は１回線あたりの処理速度の限界はマイクロプロセッサ
のサイクルクロックに依存することが多い。このため、
回線制御装置の処理能力向上のためには、何らかの処理
要求があった場合、１回線あたりの処理が少ないプログ
ラムステップ数で実行されることが要求される。

〔従来の技術〕

従来の回線制御処理システムが第４図に示される。図中
、■は上位装置、２は回線制御装置である。図中には説
明を簡単化するため回線制御装置２は一つのみが示され
ているが、実際には複数の回線制御装置が上位袋Ｗ１に
接続されている。回線制御装置２は相手側局からの回線
を収容しており、上位装置ｌからの指示で回線制御を行
い得るものである。

上位装置１は中央処理装置１１、共通メモリ１２、バス
１３等を含み構成される。回線制御装置２はマイクロプ
ロセッサ２１、専有メモリ２２、デコーダ回路２３、レ
ジスタ２４、およびバス２５等を含み構成される。共通
メモリ１２は中央処理装置１１およびマイクロプロセッ
サ２１の双方によって直接にアクセス可能となっている
。この共通メモリ１２は複数の回線制御装置２が共通に
使用するものであるから、成る回線制御装置２が共通メ
モリ１２を使用している間は他の回線制御装置はこれを
使用することができない。したがって共通メモリ１２に
は各回線制御装置対応に共通メモリ１２の使用を許可す
るアクセス許可表示１２１を設定できるようになってい
る。

専有メモリ２２はマイクロプロセッサ２１によってのみ
直接にアクセス可能である。デコーダ回路２３には他の
相手側局からの回線が収容されており、この回線を介し
て相手側局から出される各種の処理要求が受信され、こ
の要求をあらかじめ決められた優先度に従ってコード化
し、それをレジスタ２４に設定する。

上述のシステムにおいて、回線制御装置２が自己に収容
されている回線を、他の回線制御装置（図示しない）に
収容される回線に回線接続する場合、回線制御装置２か
ら上位装置ｌに対して回線制御に必要な制御データを送
り、上位装置１がこの制御データにもとづいて図示しな
い回線制御装置に対して回線制御の指示を与えて、上述
の回線制御装置の回線間の回線制御を行うものである。

回線制御装置２から上位装置ｌに転送された制御データ
２２２は共通メモリ１２に格納されるものであるが、こ
の制御データ２２２の転送を行うための回線制御装置２
における処理手順が第５図に示される。すなわち、制御
データの転送要求が発生した場合は、まず専有メモリ２
２に制御データ２２２が格納され、ジョブ処理要求表示
２２１が設定される。

マイクロプロセッサ２１はレジスタ２４の内容を調べて
制御データ転送要求よりも優先度□の高い他の要求が有
るか否かを判別する（ステップ３１）。優先度の高い要
求が有ればその処理を行う（ステツ　。

プＳ６）。

優先度の高い要求がなければ専有メモリ２２にジョブ処
理要求表示２２１が有るか否かを調べ（ステップＳ２）
、これが有れば更に共通メモリ１２がデータの転送を受
は入れる用意があるか否かを示すアクセス許可表示１２
１が共通メモリ１２に設定されているか否かを調べる（
ステップＳ３）。ジョブ処理要求表示２２１あるいはア
クセス許可表示１２１がなければステップＳｌの処理を
繰り返す。

ジョブ処理要求表示２２１およびアクセス許可表示１２
１がともに有れば、専有メモリ２２から共通メモ１月２
へ制御データ２２２を転送しくステップＳ４）、転送完
了後に共通メモリ１２のアクセス許可表示１２１をオフ
にする（ステップＳ５）。

〔発明が解決しようとする問題点〕

上述のシステムでは、回線制御装置が共通メモリにデー
タを転送するためには、回線制御装置内の専有メモリを
読み出して転送要求のあることを確認し、更に上位装置
内の共通メモリを読み出してデータの転送が許可されて
いることを確認するという動作をプログラムにて行う必
要がある。このため所要の処理を実行するまでのプログ
ラムステップ数が多く処理に時間がかかり、このことは
処理を許可する条件が増加するに従い甚だしくなる。ま
た条件が満たされない場合には判定を行ったプログラム
ステップは無駄となる。

このように回線制御装置における処理要求に対する処理
時間が長くなると、装置の制御回線数あるいは１回線あ
たりの処理速度が制限を受け、装置の処理能力の低下と
なる。

〔問題点を解決するための手段〕

第１図は本発明にかかる原理ブロック図である。

本発明においては、回線制御を行う複数の回線制御装置
２、および、回線制御装置２に回線制御の指示を送出す
る上位装置１を具備し、上位装置１は、回線制御に必要
なデータを伝達するための、各回線制御装置に共通に使
用される記憶部１２、および、記憶部１２へのアクセス
を許可したことを示すためのアクセス許可部１４を具備
し、回線制御装置２は、記憶部１２に対するアクセスの
必要が生じたことを示すアクセス要求部２８、アクセス
要求部２８からの処理要求を含む該回線制御装置内部で
発生した処理要求をコード化し表示する要求表示部２３
、および、要求表示部２３の内容を読み出してその処理
要求を実行処理する実行処理部２１を具備し、アクセス
許可部１４でアクセス許可が生じた時のみ、アクセス要
求部２８からの処理要求が要求表示部２３に通知される
ように構成された、回線制御処理システムの処理要求制
御装置が提供される。

〔作　用〕

例えば回線制御装置２から上位装置ｌに対しての制御デ
ータの転送要求が生じた場合、アクセス要求部２８にそ
の表示がなされる。上位装置１が制御データの転送を受
は入れる準備がある場合はアクセス許可部１４にその旨
が表示され、それによりアクセス要求部２８からの処理
要求が要求表示部２３に通知され、実行処理部２１は処
理要求を実行し、制御データを記憶部１２に転送する。

〔実施例〕

以下、本発明の実施例を図面に基づいて説明する。

本発明の一実施例としての回線制御処理システムの処理
要求制御装置が第２図に示される。第２図中、第４図と
同じ参照符号のブロックは同し機能をもった構成要素で
ある。相違点として、本実施例の装置では、上位装置１
にアクセス許可用フリップフロップ１４が備えられ、ま
た、回線制御装置２にジョブ処理要求用フリップフロッ
プ２６およびこれらフリップフロップ１４および２６の
出力信号が入力端子に導かれるアンド回路２７が備えら
れており、アンド回路２７の出力信号がデコーダ回路２
５の入力端子の一つに導かれていることである。フリッ
プフロップ１４は中央処理装置１１によってアクセス許
可表示が設定され、マイクロプロセッサ２１によってそ
の表示をリセットできるようになっている。

この実施例装置の動作を以下に説明する。

回線制御装置２から上位装置１へ制御データ２２２を転
送する必要が生じたものとし、ジョブ処理要求用フリッ
プフロップ２６に処理要求表示（ルベルの信号）が設定
されたものとする。この場合、上位装置１がデータの転
送を受は入れる状態にあると中央処理装置１１はアクセ
ス許可用フリップフロップ１４に許可表示（ルベルの信
号）を設定する。これによりアンド回路２７からルベル
の出力信号がデコーダ回路２３に送られる。デコーダ回
路２３はこれをデコードして、あらかじめ定められた優
先度に従って他の優先順位の高い処理要求がなければデ
ータ転送のジョブ処理要求を指示するようコード化した
データをレジスタ２４に設定する。

マイクロプロセッサ２１は、第３図の流れ図に従って処
理を行う。すなわちレジスタ２４の内容を読み取って上
位装置１の共通メモリ１２へのデータ転送要求があるか
否か判別しくステップ５１１）、有れば専有メモリ２２
から共通メモ１月２への制御データ２２２の転送処理を
行い（ステップ５１２）、転送完了したらフリップフロ
ップ１４のアクセス許可表示をオフにする（ステップ５
１３）。データ転送要求がなければ、他の処理を行う（
ステップ５１４）。

なお、上位袋Ｍ１がデータ転送を受は入れる状態にない
場合はフリップフロップ１４にアクセス許可表示は設定
されないので、アンド回路２７から出力信号は送出され
ず、したがってデコーダ回路２３がデータ転送要求をレ
ジスタ２４に設定することはない。

本発明の実施に当たっては種々の変更態様が可能である
。例えば上述の実施例ではデータ転送要求と他の処理要
求との優先順位はデコーダ回路で行ったが、これに限ら
ずこれをマイクロプロセッサによるプログラム処理で行
っても勿論よい。

〔発明の効果〕

本発明によれば、共通メモリへのアクセス要求に対する
条件の成立の有無が処理要求レジスタに直接にコード化
されて表示されるため、回線制御装置のマイクロプロセ
ッサはこの表示された内容を直接に参照して共通メモリ
へのアクセス処理を行うことができ、従って条件成立の
判定のためのプログラムステップが不要となるので回線
制御のプログラムステップ数を削減することができ、処
理速度の向上を図って装置の処理能力を向上することが
できる。

【図面の簡単な説明】

第１図は本発明にかかる原理ブロック図、第２図は本発
明の一実施例としての回線制御処理システムの処理要求
制御装置のブロック図、第３図は第２図の実施例装置の
データ転送処理手順を示す流れ図、第４図は従来例装置
を示すブロック図、第５図は第４図装置のデータ転送処
理の手順を示す流れ図である。 １・−・・上位装置　　　２−・回線制御装置１１−−
一一一中央処理装置ｆ　　１２−−−−一共通メモリ１
４−アクセス許可用フリップフロップ２１−マイクロプ
ロセッサ ２２−・−専有メモリ　　２３−デコーダ回路２４−　
レジスタ ２６−・・ジョブ処理要求用フリップフロップ２７−・
アンド回路

Claims (1)

1. 【特許請求の範囲】 回線制御を行う複数の回線制御装置（２）、および、該
   回線制御装置に回線制御の指示を送出する上位装置（１
   ）を具備し、 該上位装置（１）は、 回線制御に必要なデータを伝達するための、各回線制御
   装置に共通に使用される記憶部（１２）、および 該記憶部へのアクセスを許可したことを示すためのアク
   セス許可部（１４）、 を具備し、 該回線制御装置（２）は、 該記憶部に対するアクセスの必要が生じたことを示すア
   クセス要求部（２８）、 該アクセス要求部からの処理要求を含む該回線制御装置
   内部で発生した処理要求をコード化し表示する要求表示
   部（２３）、および、 該要求表示部の内容を読み出してその処理要求を実行処
   理する実行処理部（２１）、 を具備し、 該アクセス許可部でアクセス許可が生じた時のみ、該ア
   クセス要求部からの処理要求が該要求表示部に通知され
   るように構成された、回線制御処理システムの処理要求
   制御装置。