JPS63207284A - ピクチヤーインピクチヤーのビデオ信号発生回路 - Google Patents
ピクチヤーインピクチヤーのビデオ信号発生回路Info
- Publication number
- JPS63207284A JPS63207284A JP63032004A JP3200488A JPS63207284A JP S63207284 A JPS63207284 A JP S63207284A JP 63032004 A JP63032004 A JP 63032004A JP 3200488 A JP3200488 A JP 3200488A JP S63207284 A JPS63207284 A JP S63207284A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- picture
- field
- main
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000926 separation method Methods 0.000 claims description 25
- 238000001514 detection method Methods 0.000 claims description 15
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 description 17
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000001143 conditioned effect Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000000375 direct analysis in real time Methods 0.000 description 1
- 238000012063 dual-affinity re-targeting Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Studio Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、主の画面と副の画面の両方を同時に表わす信
号を発生するビデオ信号発生回路および主の画面と副の
画面の不適当なインターレースを検出する装置に関する
。
号を発生するビデオ信号発生回路および主の画面と副の
画面の不適当なインターレースを検出する装置に関する
。
発明の背景
従来のピクチャーインピクチャーのテレビジョン受像機
は、主チャネルと副チャネルの2つのビデオ信号チャネ
ルを含んでおり、各チャネルはチューナ、中間波増幅段
およびビデオ検波器を含んでいる。副のチャネルからの
情報は、副のビデオ信号に同期して圧縮されてメモリに
貯えられる。
は、主チャネルと副チャネルの2つのビデオ信号チャネ
ルを含んでおり、各チャネルはチューナ、中間波増幅段
およびビデオ検波器を含んでいる。副のチャネルからの
情報は、副のビデオ信号に同期して圧縮されてメモリに
貯えられる。
この貯えられた情報は、主のビデオ信号に同期して取り
出され、予め定められる画像の位置において主のビデオ
信号の一部と置き換えられる。このようにして、主のビ
デオ信号によシ表わされるものとしての主のビデオ画像
を表示する第1の領域、および副のビデオ信号によシ表
わされるものとしての副のビデオ画像を表示し、通常は
第1の領域よシ小さい第2の領域を有する画像を表わす
ピクチャーインピクチャーのビデオ信号が形成される。
出され、予め定められる画像の位置において主のビデオ
信号の一部と置き換えられる。このようにして、主のビ
デオ信号によシ表わされるものとしての主のビデオ画像
を表示する第1の領域、および副のビデオ信号によシ表
わされるものとしての副のビデオ画像を表示し、通常は
第1の領域よシ小さい第2の領域を有する画像を表わす
ピクチャーインピクチャーのビデオ信号が形成される。
NTSC方式の標準のビデオ信号は、各>’66214
本のラインから成る2つのインターレースしたフィール
ドで構成される525本のラインを有する連続フレーム
から成る。ライン1,3,5.・・・等を含む奇数フィ
ールドは、525本の画像の中のライン2.4,6.・
・・等を含む偶数フィールドと交互になっている。例え
ば、色副搬送波周波数の4倍の周波数でサンプリングさ
れた処理済みのNTSC方式のサンプル・データ信号は
、各ラインに910個のサンプルを含んでいる。
本のラインから成る2つのインターレースしたフィール
ドで構成される525本のラインを有する連続フレーム
から成る。ライン1,3,5.・・・等を含む奇数フィ
ールドは、525本の画像の中のライン2.4,6.・
・・等を含む偶数フィールドと交互になっている。例え
ば、色副搬送波周波数の4倍の周波数でサンプリングさ
れた処理済みのNTSC方式のサンプル・データ信号は
、各ラインに910個のサンプルを含んでいる。
副のビデオ信号は、2行置きのラインの2つ置きのサン
プルのみをメモリに貯えることによシ圧縮される。従っ
て、圧縮された副の画像情報の各フィールドは、それぞ
れ303個のサングルから成る87本のラインから成る
。圧縮された奇数フィールドは、3番目毎の奇数ライン
、すなわちライン1.7,13.・・・等からの情報を
含んでおシ、また圧縮された偶数フィールドは、525
本のライン画像の中の3番目毎の(^数ライン、すなわ
ち4.10,16.・・・等からの情報を含んでいる。
プルのみをメモリに貯えることによシ圧縮される。従っ
て、圧縮された副の画像情報の各フィールドは、それぞ
れ303個のサングルから成る87本のラインから成る
。圧縮された奇数フィールドは、3番目毎の奇数ライン
、すなわちライン1.7,13.・・・等からの情報を
含んでおシ、また圧縮された偶数フィールドは、525
本のライン画像の中の3番目毎の(^数ライン、すなわ
ち4.10,16.・・・等からの情報を含んでいる。
主のビデオ信号の各フィールドにおいて、隣接する87
本のラインの、隣接する303個のサンプルから成る部
分は、予め貯えられる圧縮された副のサンプルのフィー
ルドによシ置き換えられる。
本のラインの、隣接する303個のサンプルから成る部
分は、予め貯えられる圧縮された副のサンプルのフィー
ルドによシ置き換えられる。
この部分が、右手下方の隅にあると、例えば、主のビデ
オ信号のライン175からライン261までのライン(
合計87本のライン)の、サンプル607からサンプル
909までのサンプル(合計303個のサンプル)は、
予め貯えられる圧縮された副のビデオ・サンプルと置き
換えられピクチャーインピクチャーのビデオ信号を形成
する。主のビデオ信号の奇数フィールドにおいて、影響
されるラインは、525本のラインのピクチャーインピ
クチャーのビデオ信号画像の中の349,351゜35
3、・・・、519および521(合計87本のライン
)である。隅数フィールドにおいて、影響を受けるライ
ンは、525本のラインのピクチャーインピクチャーの
ビデオ信号画像の中のライン350.352,354.
・・・、520および522(合計87本のライン)で
ある。
オ信号のライン175からライン261までのライン(
合計87本のライン)の、サンプル607からサンプル
909までのサンプル(合計303個のサンプル)は、
予め貯えられる圧縮された副のビデオ・サンプルと置き
換えられピクチャーインピクチャーのビデオ信号を形成
する。主のビデオ信号の奇数フィールドにおいて、影響
されるラインは、525本のラインのピクチャーインピ
クチャーのビデオ信号画像の中の349,351゜35
3、・・・、519および521(合計87本のライン
)である。隅数フィールドにおいて、影響を受けるライ
ンは、525本のラインのピクチャーインピクチャーの
ビデオ信号画像の中のライン350.352,354.
・・・、520および522(合計87本のライン)で
ある。
予め貯えられる副のビデオ信号フィールドが奇数フィー
ルドからのものであり、それが主のビデオ信号の奇数フ
ィールドの中に挿入され、副のビデオ信号の偶数フィー
ルドが、主のビデオ信号の偶数フィールドの中に挿入さ
れると、525本のラインのピクチャーインピクチャー
のビデオ信号中のライン349,350,351等は、
525本のラインから成る副のビデオ信号のライン1゜
4.7等をそれぞれ含んでいる。しかしながら、予め貯
えられる副のビデオ信号のフィールドが爬数フィールド
からのものであり、それが主のビデオ信号の奇数フィー
ルドの中に挿入され、副のビデオ信号の奇数フィールド
が主のビデオ信号の偶数フィールドの中に挿入されると
、525不のラインから成るピクチャーインピクチャー
のビデオ信号のライン349.350.351.352
等は、525本のラインから成る副のビデオ信号のライ
ン4,1,10.7等をそれぞれ含んでいる。
ルドからのものであり、それが主のビデオ信号の奇数フ
ィールドの中に挿入され、副のビデオ信号の偶数フィー
ルドが、主のビデオ信号の偶数フィールドの中に挿入さ
れると、525本のラインのピクチャーインピクチャー
のビデオ信号中のライン349,350,351等は、
525本のラインから成る副のビデオ信号のライン1゜
4.7等をそれぞれ含んでいる。しかしながら、予め貯
えられる副のビデオ信号のフィールドが爬数フィールド
からのものであり、それが主のビデオ信号の奇数フィー
ルドの中に挿入され、副のビデオ信号の奇数フィールド
が主のビデオ信号の偶数フィールドの中に挿入されると
、525不のラインから成るピクチャーインピクチャー
のビデオ信号のライン349.350.351.352
等は、525本のラインから成る副のビデオ信号のライ
ン4,1,10.7等をそれぞれ含んでいる。
従って、ピクチャーインピクチャーのビデオ画像中の副
のビデオ画像のインターレースが逆転し、表示が乱れる
。この状態は、インターレース状態について修正が行な
われるように検出されなければならない。
のビデオ画像のインターレースが逆転し、表示が乱れる
。この状態は、インターレース状態について修正が行な
われるように検出されなければならない。
発明の概要
本発明の原理に従って、主の同期成分分離回路は、主の
ビデオ信号の奇数フィールドの間、第1の状態をとり、
そうでない時は第2の状態をとる主の奇数/偶数信号を
発生する。副の同期成分分離回路は、副のビデオ信号の
奇数フィールドの間、第1の状態をと9、そうでない時
は第2の状態をとる副の奇数/偶数信号を発生する。ま
た、インターレース逆転検出回路も含まれておシ、主お
よび副の偶数信号/奇数信号がインターレース逆転状態
が存在することを示す時、第1の状態をとり、そうでな
い時は第2の状態をとる信号を発生する。
ビデオ信号の奇数フィールドの間、第1の状態をとり、
そうでない時は第2の状態をとる主の奇数/偶数信号を
発生する。副の同期成分分離回路は、副のビデオ信号の
奇数フィールドの間、第1の状態をと9、そうでない時
は第2の状態をとる副の奇数/偶数信号を発生する。ま
た、インターレース逆転検出回路も含まれておシ、主お
よび副の偶数信号/奇数信号がインターレース逆転状態
が存在することを示す時、第1の状態をとり、そうでな
い時は第2の状態をとる信号を発生する。
実施例
以下に述べる好ましい実施例は白黒のビデオ信号で動作
する。このようなシステムを3つ組み合わせて、カラー
の複合ビデオ信号の成分、すなわち、ルミナンス信号お
よび2つの色差信号、もしくは赤、緑および青の信号の
いづれかで動作させることができる。
する。このようなシステムを3つ組み合わせて、カラー
の複合ビデオ信号の成分、すなわち、ルミナンス信号お
よび2つの色差信号、もしくは赤、緑および青の信号の
いづれかで動作させることができる。
第1図において、主のビデオ信号源10は、ビデオ信号
を発生する。この信号源10は、例えば、標準のカラー
テレビジョン受像機に見られるようなアンテナ、チー−
す、中間周波増幅段、ビデオ検波器およびルミナンス/
クロミナンス分離回路を含んでいる。主のビデオ信号源
10の出力端子は、副画像挿入回路30の入力端子に結
合される。
を発生する。この信号源10は、例えば、標準のカラー
テレビジョン受像機に見られるようなアンテナ、チー−
す、中間周波増幅段、ビデオ検波器およびルミナンス/
クロミナンス分離回路を含んでいる。主のビデオ信号源
10の出力端子は、副画像挿入回路30の入力端子に結
合される。
副画像挿入回路30の出力は、ピクチャーインピクチャ
ーのビデオ信号処理回路40に結合される。
ーのビデオ信号処理回路40に結合される。
ビデオ信号処理回路40は、標準のカラーテレビジョン
受像機に見られるようなビデオ増幅器、受像管および偏
向回路を含んでいる。
受像機に見られるようなビデオ増幅器、受像管および偏
向回路を含んでいる。
また、副のビデオ信号源50もビデオ信号を供給する。
副のビデオ信号源50は、主のビデオ信号源10に見ら
れるものと同様な、例えば、第2のチー−す、中間周波
増幅段、ビデオ検波器およびルミナンス/クロミナンス
分離回路で構成される。副のビデオ信号源50の出力端
子は、メモリ70のデータ入力端子に結合される。メモ
リ70のデータ出力端子は、副画像挿入回路30の第2
の入力端子に結合される。メモリ70は、例えば、圧縮
された副のビデオ信号情報についての3つのフィールド
を保持する容量を有している。
れるものと同様な、例えば、第2のチー−す、中間周波
増幅段、ビデオ検波器およびルミナンス/クロミナンス
分離回路で構成される。副のビデオ信号源50の出力端
子は、メモリ70のデータ入力端子に結合される。メモ
リ70のデータ出力端子は、副画像挿入回路30の第2
の入力端子に結合される。メモリ70は、例えば、圧縮
された副のビデオ信号情報についての3つのフィールド
を保持する容量を有している。
副のビデオ信号源50の出力端子は、副の同期成分分離
回路80の入力端子にも結合される。副の同期成分分離
回路80の第1の出力端子は、メモリ70の書込みクロ
ック入力端子W CLKに結合される。副の同期成分
分離回路80の第2の出力端子は、書込みアドレス発生
回路90の入力端子に結合される。副の同期成分分離回
路80の第3の出力端子は1.インターレース逆転検出
回路120の入力端子に結合される。書込みアドレス発
生回路90の出力端子は、メモリ70の書込みアドレス
入力端子W ADRに結合される。
回路80の入力端子にも結合される。副の同期成分分離
回路80の第1の出力端子は、メモリ70の書込みクロ
ック入力端子W CLKに結合される。副の同期成分
分離回路80の第2の出力端子は、書込みアドレス発生
回路90の入力端子に結合される。副の同期成分分離回
路80の第3の出力端子は1.インターレース逆転検出
回路120の入力端子に結合される。書込みアドレス発
生回路90の出力端子は、メモリ70の書込みアドレス
入力端子W ADRに結合される。
主のビデオ信号源10の出力端子は、主の同期成分分離
回路100の入力端子にも結合される。
回路100の入力端子にも結合される。
主の同期成分分離回路100の第1の出力端子は、メモ
リ70の読出しクロック入力端子RCLKに結合される
。主の同期成分分離回路100の第2の出力端子は、読
出しアドレス発生回路110の入力端子に結合され、主
の同期成分分離回路I00の第3の出力端子は、インタ
ーレース逆転検出回路120の第2の入力端子に結合さ
れる。インターレース逆転検出回路120の出力端子は
、読出しアドレス発生回路110の第2の入力端子に結
合される。
リ70の読出しクロック入力端子RCLKに結合される
。主の同期成分分離回路100の第2の出力端子は、読
出しアドレス発生回路110の入力端子に結合され、主
の同期成分分離回路I00の第3の出力端子は、インタ
ーレース逆転検出回路120の第2の入力端子に結合さ
れる。インターレース逆転検出回路120の出力端子は
、読出しアドレス発生回路110の第2の入力端子に結
合される。
動作において、副のビデオ信号源50は、例えば、交互
に生じる奇数フィールドおよび1^数フイールドから成
る連続フレームとして構成され、副の画像を表わす一連
のサンプルを発生する。副のビデオ信号源50からのサ
ンプルは、副のビデオ信号に同期してメモリ70中の予
め定められるロケーションに貯えられる。この同期は、
副の同期成分分離回路80の第1の出力端子からメモリ
70の書込みクロック入力端子W CLKに供給され
るクロ1ツク信号により保持される。書込みアドレス発
生回路90は、現の副ビデオ信号フィールドのサンプル
が貯えられるメモリ70中の予め定められるロケーショ
ンに対応する一連のアドレスを発生する“。
に生じる奇数フィールドおよび1^数フイールドから成
る連続フレームとして構成され、副の画像を表わす一連
のサンプルを発生する。副のビデオ信号源50からのサ
ンプルは、副のビデオ信号に同期してメモリ70中の予
め定められるロケーションに貯えられる。この同期は、
副の同期成分分離回路80の第1の出力端子からメモリ
70の書込みクロック入力端子W CLKに供給され
るクロ1ツク信号により保持される。書込みアドレス発
生回路90は、現の副ビデオ信号フィールドのサンプル
が貯えられるメモリ70中の予め定められるロケーショ
ンに対応する一連のアドレスを発生する“。
副のビデオ信号画像を表わすメモリ70からのサンプル
は、副画像挿入回路30において適当な主のビデオ信号
サンプルと置き換えられる。予め貯えられるメモリ70
からのサンプルの読み出しは、主のビデオ信号源10に
同期している。この同期は、主の同期成分分離回路10
0の第1の出力端子からメモリ70の読出しクロック入
力端子RCLKに供給されるクロック信号によシ保持さ
れる。読出しアドレス発生回路110は、予め貯えられ
る副のビデオ信号フィールドのサンプルが貯えられるメ
モリ70中の予め定められるロケーションに対応する一
連のアドレスを発生する。
は、副画像挿入回路30において適当な主のビデオ信号
サンプルと置き換えられる。予め貯えられるメモリ70
からのサンプルの読み出しは、主のビデオ信号源10に
同期している。この同期は、主の同期成分分離回路10
0の第1の出力端子からメモリ70の読出しクロック入
力端子RCLKに供給されるクロック信号によシ保持さ
れる。読出しアドレス発生回路110は、予め貯えられ
る副のビデオ信号フィールドのサンプルが貯えられるメ
モリ70中の予め定められるロケーションに対応する一
連のアドレスを発生する。
主のビデオ信号源および副のビデオ信号源についての偶
数フィールドおよび奇数フィールドについては4つの組
み合わせがある。第1は、主のビデオ信号の偶数フィー
ルドが、副画像挿入回路30において主のビデオ信号の
偶数フィールドに挿入される副のビデオ信号情報の偶数
フィールドを有する場合である。第2は、主のビデオ信
号の奇数フィールドが、それに挿入される副のビデオ信
号情報の奇数フィールドを有する場合である。
数フィールドおよび奇数フィールドについては4つの組
み合わせがある。第1は、主のビデオ信号の偶数フィー
ルドが、副画像挿入回路30において主のビデオ信号の
偶数フィールドに挿入される副のビデオ信号情報の偶数
フィールドを有する場合である。第2は、主のビデオ信
号の奇数フィールドが、それに挿入される副のビデオ信
号情報の奇数フィールドを有する場合である。
第3は、主のビデオ信号の偶数フィールドが、それに挿
入される副のビデオ信号情報の奇数フィールドを有する
場合である。第4は、主のビデオ信号源の奇数フィール
ドが、それに挿入される副のビデオ信号情報の偶数フィ
ールドを有する場合である。第1および第2の場合にお
いては、インターレース逆転の問題は起こらない。
入される副のビデオ信号情報の奇数フィールドを有する
場合である。第4は、主のビデオ信号源の奇数フィール
ドが、それに挿入される副のビデオ信号情報の偶数フィ
ールドを有する場合である。第1および第2の場合にお
いては、インターレース逆転の問題は起こらない。
しかしながら、第3および第4の場合においては、イン
ターレース逆転の問題が起こる。この問題を検出(かつ
修正)するために、インターレース逆転検出回路120
は、副の同期成分分離回路80および主の同期成分分離
回路100の各々の第3の出力端子から信号をそれぞれ
受は取る。これらの信号は、対応するビデオ信号の現フ
ィールドが奇数フィールドであるか偶数フィールドであ
るかを示す。インターレース逆転検出回路120は、先
に述べた第3あるいは第4の場合が検出されたことを示
す信号を読出しアドレス発生回路110に供給する。
ターレース逆転の問題が起こる。この問題を検出(かつ
修正)するために、インターレース逆転検出回路120
は、副の同期成分分離回路80および主の同期成分分離
回路100の各々の第3の出力端子から信号をそれぞれ
受は取る。これらの信号は、対応するビデオ信号の現フ
ィールドが奇数フィールドであるか偶数フィールドであ
るかを示す。インターレース逆転検出回路120は、先
に述べた第3あるいは第4の場合が検出されたことを示
す信号を読出しアドレス発生回路110に供給する。
この信号に応答して、読出しアドレス発生回路110は
、インターレース逆転を修正するために、通常のシーケ
ンスに対して変更された一連のアドレスを発生する。例
えば、先に述べたシステムにおいて、変更されない52
5本のラインから成るピクチャーインピクチャーのビデ
オ信号中のライン349,350,351,352等の
ラインは、副のビデオ信号のライン4.1,10.7等
のラインをそれぞれ含んでいる。主のビデオ信号の奇数
フィールドに挿入されたラインが変更されないままであ
るが、偶数フィールドに挿入されたものが最初のライン
(ラインエ)ではなく、先に貯えられた第2番目のライ
ン、すなわちライン7から始まると、変更された525
本のラインから成るピクチャーインピクチャーのビデオ
信号中のライン349,350,351,352等のラ
インはライン4 ’;>Ho 、 13等のラインを含
むことに々る。このシーケンスは正しくインターレース
している。読出しアドレス発生回路110は、例えば、
プリセット機能を有するカウンタでもよい。この種のカ
ウンタは、通常、最初の副のビデオ信号ラインの始まり
のロケーションに対応し、予め定められる第1のアドレ
スにプリセットする。インターレースの逆転が検出され
ると、このカウンタは第2番目のラインの始まシのロケ
ーションに対応し、予め定められる第2のアドレスにノ
リセットする。
、インターレース逆転を修正するために、通常のシーケ
ンスに対して変更された一連のアドレスを発生する。例
えば、先に述べたシステムにおいて、変更されない52
5本のラインから成るピクチャーインピクチャーのビデ
オ信号中のライン349,350,351,352等の
ラインは、副のビデオ信号のライン4.1,10.7等
のラインをそれぞれ含んでいる。主のビデオ信号の奇数
フィールドに挿入されたラインが変更されないままであ
るが、偶数フィールドに挿入されたものが最初のライン
(ラインエ)ではなく、先に貯えられた第2番目のライ
ン、すなわちライン7から始まると、変更された525
本のラインから成るピクチャーインピクチャーのビデオ
信号中のライン349,350,351,352等のラ
インはライン4 ’;>Ho 、 13等のラインを含
むことに々る。このシーケンスは正しくインターレース
している。読出しアドレス発生回路110は、例えば、
プリセット機能を有するカウンタでもよい。この種のカ
ウンタは、通常、最初の副のビデオ信号ラインの始まり
のロケーションに対応し、予め定められる第1のアドレ
スにプリセットする。インターレースの逆転が検出され
ると、このカウンタは第2番目のラインの始まシのロケ
ーションに対応し、予め定められる第2のアドレスにノ
リセットする。
第2図は、第1図に示すピクチャーインピクチャーの信
号処理回路に使われるインターレース逆転検出回路12
0の一実施例を示す。第2図において、入力端子125
は主の同期成分分離回路100(第1図)の第3の出力
端子に結合され、現在の主のビデオ・フィールドが偶数
フィールドであるか、もしくは奇数フィールドであるか
を示す信号を受は取る。入力端子125は、D型フリッ
プフロップ122のD入力端子および反転回路126の
入力端子に結合される。反転回路126の出力端子は、
アンドゲート124の第1の入力端子に結合される。D
型フリップフロップ122のQ出力端子は、アンドダー
ト124の第20入力端子に結合される。アンドゲート
124の出力端子はインターレース逆転検出回路120
の出力端子129に結合される。出力端子129は、読
出しアドレス発生回路110(第1図)の第2の入力端
子に結合される。入力端子127は、副の同期成分分離
回路80(第1図)の第3の出力端子に結合され、現在
の副のフィールドが偶数フィールドであるか、あるいは
奇数フィールドであるかを示す信号を受は取る。入力端
子127は、D型フリッグフロッグ122のクロック入
力端子(小さい三角形で示される。)に結合される。
号処理回路に使われるインターレース逆転検出回路12
0の一実施例を示す。第2図において、入力端子125
は主の同期成分分離回路100(第1図)の第3の出力
端子に結合され、現在の主のビデオ・フィールドが偶数
フィールドであるか、もしくは奇数フィールドであるか
を示す信号を受は取る。入力端子125は、D型フリッ
プフロップ122のD入力端子および反転回路126の
入力端子に結合される。反転回路126の出力端子は、
アンドゲート124の第1の入力端子に結合される。D
型フリップフロップ122のQ出力端子は、アンドダー
ト124の第20入力端子に結合される。アンドゲート
124の出力端子はインターレース逆転検出回路120
の出力端子129に結合される。出力端子129は、読
出しアドレス発生回路110(第1図)の第2の入力端
子に結合される。入力端子127は、副の同期成分分離
回路80(第1図)の第3の出力端子に結合され、現在
の副のフィールドが偶数フィールドであるか、あるいは
奇数フィールドであるかを示す信号を受は取る。入力端
子127は、D型フリッグフロッグ122のクロック入
力端子(小さい三角形で示される。)に結合される。
第2図に示すインターレース逆転検出回路の動作は、第
3図に示す波形図を参照することによシ良く理解するこ
とができる。先に述べたように、メモリ70(第1図)
は、圧縮された副のビデオ信号情報の3つのフィールド
を保持する容量を有する。メモリ70は、1,2および
3の符号で示される3つのブロックに分割される。メモ
リの各ブロックは、圧縮された副のビデオ信号情報の1
フイールドを保持することができる。副のビデオ・サン
プルの連続するフィールドは、メモリ70の連続するブ
ロックにラウントロピン方法で書き込まれる。第3図に
おいて、波形a)は、現在の副のビデオ・フィールドを
表わすデータが書き込まれつつあるブロックの番号を示
す。最初のフィールド時間期間に走査されるフィールド
は、ブロック1に書き込まれ1次のフィールドは、ブロ
ック2に書き込まれ、その次のフィールドはブロック3
に書き込まれ、以下同様である。波形b)は、ブロック
からデータが読み出され、主のビデオ信号に挿入され、
ピクチャーインピクチャーのビデオ信号を形成するブロ
ックを表わす。最初のフィールドは、ブロック3から読
み出され、次のフィールドはブロック2から読み出され
、以下同様である。
3図に示す波形図を参照することによシ良く理解するこ
とができる。先に述べたように、メモリ70(第1図)
は、圧縮された副のビデオ信号情報の3つのフィールド
を保持する容量を有する。メモリ70は、1,2および
3の符号で示される3つのブロックに分割される。メモ
リの各ブロックは、圧縮された副のビデオ信号情報の1
フイールドを保持することができる。副のビデオ・サン
プルの連続するフィールドは、メモリ70の連続するブ
ロックにラウントロピン方法で書き込まれる。第3図に
おいて、波形a)は、現在の副のビデオ・フィールドを
表わすデータが書き込まれつつあるブロックの番号を示
す。最初のフィールド時間期間に走査されるフィールド
は、ブロック1に書き込まれ1次のフィールドは、ブロ
ック2に書き込まれ、その次のフィールドはブロック3
に書き込まれ、以下同様である。波形b)は、ブロック
からデータが読み出され、主のビデオ信号に挿入され、
ピクチャーインピクチャーのビデオ信号を形成するブロ
ックを表わす。最初のフィールドは、ブロック3から読
み出され、次のフィールドはブロック2から読み出され
、以下同様である。
波形C)は、副のビデオ信号の奇数71高数状態を示す
。一番左のフィールドは奇数フィールドであシ、次のフ
ィールドは偶数フィールドであシ、以下同様である。従
って、ブロック1に書き込まれるフィールド(一番左の
フィールド期間の間)は、奇数フィールドである。波形
d)は、主のビデオ信号の奇数/偶数状態である。主の
ビデオ信号の一番左のフィールドは奇数フィールドであ
シ、次のフィールドは偶数フィールドであシ、以下同様
である。
。一番左のフィールドは奇数フィールドであシ、次のフ
ィールドは偶数フィールドであシ、以下同様である。従
って、ブロック1に書き込まれるフィールド(一番左の
フィールド期間の間)は、奇数フィールドである。波形
d)は、主のビデオ信号の奇数/偶数状態である。主の
ビデオ信号の一番左のフィールドは奇数フィールドであ
シ、次のフィールドは偶数フィールドであシ、以下同様
である。
波形C)におけるフィールド時間期間Aの間、副のビデ
オ信号の奇数フィールドがブロック1に書き込まれる。
オ信号の奇数フィールドがブロック1に書き込まれる。
波形d)におけるフィールド時間期間Bの間、ブロック
1が主のビデオ信号中に挿入される。しかしながら、主
のビデオ信号は偶数フィールドを走査している。波形C
)のフィールド時間期間Cの間、副の偶数のビデオ・フ
ィールドがブロック2に書き込まれる。波形d)のフィ
ールド時間期間りの間、ブロック2が主の奇数のビデオ
・フィールドに挿入される。このような状況のもとで、
副画像のインターレースが反転され、修正が行なわれる
。先にのべたように、この修正は、主のビデオの偶数フ
ィールドの間、貯えられた第2番目のラインから、メモ
リ70(第1図)からのサンプルの取り出しを開始する
ことでもよい。
1が主のビデオ信号中に挿入される。しかしながら、主
のビデオ信号は偶数フィールドを走査している。波形C
)のフィールド時間期間Cの間、副の偶数のビデオ・フ
ィールドがブロック2に書き込まれる。波形d)のフィ
ールド時間期間りの間、ブロック2が主の奇数のビデオ
・フィールドに挿入される。このような状況のもとで、
副画像のインターレースが反転され、修正が行なわれる
。先にのべたように、この修正は、主のビデオの偶数フ
ィールドの間、貯えられた第2番目のラインから、メモ
リ70(第1図)からのサンプルの取り出しを開始する
ことでもよい。
再び第2図を参照すると、D型フリップフロッグ122
のD入力端子における信号の状態はQ出力端子に保持さ
れ、その反転状態はクロック入力端遜風ける信号の前縁
においてQ出力端子に保持される。第3図を参照すると
、波形C)はクロック入力端子に与えられ、波形d)は
、D入力端子に与えられる。波形d)は、波形C)の前
縁毎に論理”0″′の信号である(小さな矢印で示す。
のD入力端子における信号の状態はQ出力端子に保持さ
れ、その反転状態はクロック入力端遜風ける信号の前縁
においてQ出力端子に保持される。第3図を参照すると
、波形C)はクロック入力端子に与えられ、波形d)は
、D入力端子に与えられる。波形d)は、波形C)の前
縁毎に論理”0″′の信号である(小さな矢印で示す。
)。従って、Q出力端子は論理“1sの信号である。ア
ンドデー)124の入力端子におけるこの論理“1”信
号は、アンドグー)124の他方の入力端子における信
号を通過させる。この信号は、主の奇数/偶数の状態信
号を反転した変形信号であシ、波形e)として示される
。アンドゲート124の出力が論理“l″信号とき、読
出しアドレス発生回路110(第1図)は、変更された
アドレス・シーケンスをメモリ70(第1図)に与え、
そうでないときは、通常のアドレス・シーケンスをメモ
リ70に与えるように条件づけられる。
ンドデー)124の入力端子におけるこの論理“1”信
号は、アンドグー)124の他方の入力端子における信
号を通過させる。この信号は、主の奇数/偶数の状態信
号を反転した変形信号であシ、波形e)として示される
。アンドゲート124の出力が論理“l″信号とき、読
出しアドレス発生回路110(第1図)は、変更された
アドレス・シーケンスをメモリ70(第1図)に与え、
そうでないときは、通常のアドレス・シーケンスをメモ
リ70に与えるように条件づけられる。
再び第3図を参照すると、波形f)は、波形d)の位相
に対して反対の主のビデオ信号の奇数/偶数の位相全示
す。この場合、フィールド時間期間Eの間、ブロック1
に予め書き込まれた奇数フィールドの副のビデオ・サン
プルが、主のビデオの奇数フィールド中に挿入される。
に対して反対の主のビデオ信号の奇数/偶数の位相全示
す。この場合、フィールド時間期間Eの間、ブロック1
に予め書き込まれた奇数フィールドの副のビデオ・サン
プルが、主のビデオの奇数フィールド中に挿入される。
フィールド時間期間Fの間、ブロック2に予め書き込ま
れた1山数フイールドの副ビデオ・サンプルが、主ビデ
オの偶数フィールド中に挿入される。このような状況の
もとでは何の修正も必要とされない。
れた1山数フイールドの副ビデオ・サンプルが、主ビデ
オの偶数フィールド中に挿入される。このような状況の
もとでは何の修正も必要とされない。
この場合、波形C)は、D型フリップフロッグ122の
クロック入力端子に与えられ、波形f)ばD入力端子に
与えられる。波形f)は、波形C)の前縁毎に論理”工
”の信号である。従って、Q出力端子は論理″O”の信
号である。アンドゲート124は非作動化され、その出
力端子に波形g)で示される論理“0#の信号を発生す
る。従って、読出しアドレス発生回路(第1図)は、通
常のアドレス・シーケンスだけを発生するように条件づ
けられる。
クロック入力端子に与えられ、波形f)ばD入力端子に
与えられる。波形f)は、波形C)の前縁毎に論理”工
”の信号である。従って、Q出力端子は論理″O”の信
号である。アンドゲート124は非作動化され、その出
力端子に波形g)で示される論理“0#の信号を発生す
る。従って、読出しアドレス発生回路(第1図)は、通
常のアドレス・シーケンスだけを発生するように条件づ
けられる。
第1図は、本発明によるインターレース逆転検出回路を
用いたピクチャーインピクチャーの画像信号発生回路の
例示的な一実施例のブロック図である。 第2図は、第1図に示すピクチャーインピクチャーのビ
デオ信号処理回路で使われるインターレース逆転検出回
路の論理回路図である。 第3図は、第2図に示すインターレース逆転検出回路の
動作を理解するのに役立つタイミング図である。 10・・・主のビデオ信号源、30・・・副画像挿入回
路、50・・・副のビデオ信号源、70・・・メモリ、
80・・・副の同期成分分離回路、100・・・主の同
期成分分離回路、110・・・読出しアドレス発生回路
、120・・・インターレース逆転検出回路。
用いたピクチャーインピクチャーの画像信号発生回路の
例示的な一実施例のブロック図である。 第2図は、第1図に示すピクチャーインピクチャーのビ
デオ信号処理回路で使われるインターレース逆転検出回
路の論理回路図である。 第3図は、第2図に示すインターレース逆転検出回路の
動作を理解するのに役立つタイミング図である。 10・・・主のビデオ信号源、30・・・副画像挿入回
路、50・・・副のビデオ信号源、70・・・メモリ、
80・・・副の同期成分分離回路、100・・・主の同
期成分分離回路、110・・・読出しアドレス発生回路
、120・・・インターレース逆転検出回路。
Claims (1)
- (1)副のビデオ信号源と、 前記副のビデオ信号源に結合され、前記副のビデオ信号
の現フィールドが奇数フィールドの時は第1の状態をと
り、そうでない時は第2の状態をとる副の奇数/偶数信
号を発生する副の同期成分分離回路と、 前記副のビデオ信号源に結合され、前記副のビデオ信号
を表わすデータを貯え、後に前記データを取り出すため
のメモリと、 主のビデオ信号源と、 前記主のビデオ信号源に結合され、前記主のビデオ信号
の現フィールドが奇数フィールドの時は前記第1の状態
をとり、そうでない時は前記第2の状態をとる主の奇数
/偶数信号を発生する主の同期成分分離回路と、 前記主のビデオ信号源および前記メモリに結合され、前
記メモリから取り出された前記データを表わす信号を前
記主のビデオ信号の一部に挿入し、ピクチャーインピク
チャーのビデオ信号を発生する手段と、 前記主および副の同期成分分離回路に結合され、前記主
のビデオ信号の偶数フィールドの間に副の偶数フィール
ドのビデオ信号情報が前記メモリから取り出されるか、
もしくは前記主のビデオ信号の奇数フィールドの間に副
の偶数フィールドのビデオ信号情報が前期メモリから取
り出される時は第1の状態をとり、そうでない時は第2
の状態をとる検出出力信号を発生するインターレース逆
転検出手段と、 前記検出出力信号に応答して前記インターレース逆転を
修正する手段とを含むピクチャーインピクチャーのビデ
オ信号発生回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15407 | 1987-02-17 | ||
US07/015,407 US4724487A (en) | 1987-02-17 | 1987-02-17 | Interlace inversion detector for a picture-in-picture video signal generator |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63207284A true JPS63207284A (ja) | 1988-08-26 |
JP2655159B2 JP2655159B2 (ja) | 1997-09-17 |
Family
ID=21771224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63032004A Expired - Fee Related JP2655159B2 (ja) | 1987-02-17 | 1988-02-16 | ピクチヤーインピクチヤーのビデオ信号発生回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4724487A (ja) |
JP (1) | JP2655159B2 (ja) |
KR (1) | KR960003875B1 (ja) |
DE (1) | DE3804705C2 (ja) |
FR (1) | FR2611103B1 (ja) |
GB (1) | GB2201317B (ja) |
HK (1) | HK120896A (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4839728A (en) * | 1987-03-23 | 1989-06-13 | Rca Licensing Corporation | Picture-in-picture video signal generator |
US4811103A (en) * | 1987-03-30 | 1989-03-07 | Rca Licensing Corporation | Interlace inversion corrector for a picture-in-picture video signal generator |
US4821086A (en) * | 1987-10-28 | 1989-04-11 | Rca Licensing Corporation | TV receiver having in-memory switching signal |
JP2555141B2 (ja) * | 1988-04-15 | 1996-11-20 | 株式会社日立製作所 | 画像処理装置 |
EP0346980B1 (en) * | 1988-06-15 | 1995-04-12 | Philips Electronics North America Corporation | Method and apparatus for the recording and replay of interlaced signals |
US4918518A (en) * | 1988-06-15 | 1990-04-17 | North American Philips Corporation | Method and apparatus for the recording and replay of interlaced signals |
US4903127A (en) * | 1988-10-21 | 1990-02-20 | North American Philips Corporation | Field generator with incomplete line correction |
US4987493A (en) * | 1989-08-01 | 1991-01-22 | Rca Licensing Corporation | Memory efficient interlace apparatus and method as for a picture in a picture display |
JP2912636B2 (ja) * | 1989-08-04 | 1999-06-28 | 松下電器産業株式会社 | 2画面テレビ |
NL192555C (nl) * | 1989-08-28 | 1997-09-02 | Samsung Electronics Co Ltd | Televisie-inrichting met PIP-mode. |
US5432560A (en) * | 1990-06-01 | 1995-07-11 | Thomson Consumer Electronics, Inc. | Picture overlay system for television |
US5369444A (en) * | 1990-06-01 | 1994-11-29 | Thomson Consumer Electronics | Field type matching system |
GB9012326D0 (en) * | 1990-06-01 | 1990-07-18 | Thomson Consumer Electronics | Wide screen television |
US5294983A (en) * | 1990-06-01 | 1994-03-15 | Thomson Consumer Electronics, Inc. | Field synchronization system with write/read pointer control |
KR920004813Y1 (ko) * | 1990-08-14 | 1992-07-20 | 삼성전자 주식회사 | 화면중첩장치 |
DE59010281D1 (de) * | 1990-08-23 | 1996-05-15 | Siemens Ag | Verfahren zur Bild-im-Bild-Einblendung und Einrichtung zur Durchführung des Verfahrens |
US5287189A (en) * | 1992-08-21 | 1994-02-15 | Thomson Consumer Electronics, Inc. | Displaying an interlaced video signal with a noninterlaced video signal |
DE4231308C1 (de) * | 1992-09-18 | 1994-01-27 | Siemens Ag | Verfahren zur Bildkorrektor bei einer Bild-in-Bild-Darstellung von zeilenverkämmten Fernseh- oder Videosignalen und Schaltungsanordnung zur Durchführung desselben |
US5442371A (en) * | 1993-09-27 | 1995-08-15 | Honeywell Inc. | Simplified image reconstruction interface |
JP3166594B2 (ja) * | 1995-09-28 | 2001-05-14 | 日本ビクター株式会社 | テレビジョン受像機 |
JP2005524295A (ja) * | 2002-04-24 | 2005-08-11 | トムソン ライセンシング ソシエテ アノニム | 字幕挿入用補助信号の同期化 |
KR100829105B1 (ko) * | 2005-08-10 | 2008-05-16 | 삼성전자주식회사 | 영상신호 처리방법 및 영상신호 처리장치 |
US8233084B1 (en) | 2006-12-11 | 2012-07-31 | Kolorific, Inc. | Method and system for detecting video field parity pattern of an interlaced video signal |
US9516198B2 (en) * | 2008-01-29 | 2016-12-06 | Imagine Communications Corp. | Video processing system providing interlaced video field inversion detection features and related methods |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5937913A (ja) * | 1982-07-30 | 1984-03-01 | キツデ・コンスユ−マ−・デユアラブルズ・コ−ポレイシヨン | 調理器具およびその製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5492015A (en) * | 1977-12-29 | 1979-07-20 | Matsushita Electric Ind Co Ltd | Color television image receiving unit |
JPS5937913B2 (ja) * | 1978-05-31 | 1984-09-12 | 日本電気ホームエレクトロニクス株式会社 | テレビ受像機用インタレ−ス制御回路 |
US4249213A (en) * | 1978-09-14 | 1981-02-03 | Hitachi, Ltd. | Picture-in-picture television receiver |
JPS55153484A (en) * | 1979-05-18 | 1980-11-29 | Hitachi Ltd | Interlace correction circuit for two screen television receiver |
NL8002410A (nl) * | 1979-10-15 | 1981-04-21 | Philips Nv | Beeldweergeefinrichting ingericht voor het als een geinterlinieerd televisie-beeld weergeven van een gemengd beeldsignaal. |
JPS5710586A (en) * | 1980-06-20 | 1982-01-20 | Sanyo Electric Co Ltd | Two picture planes television picture receiver |
JP2662587B2 (ja) * | 1984-03-24 | 1997-10-15 | ソニー株式会社 | 表示装置 |
US4623915A (en) * | 1984-09-21 | 1986-11-18 | Rca Corporation | Apparatus for processing multiple time division multiplexed asynchronous composite video signals |
US4656515A (en) * | 1985-03-25 | 1987-04-07 | Rca Corporation | Horizontal compression of pixels in a reduced-size video image utilizing cooperating subsampling and display rates |
US4656516A (en) * | 1985-03-25 | 1987-04-07 | Rca Corporation | Vertical subsampling and memory synchronization system for a picture within a picture television receiver |
JPS6221381A (ja) * | 1985-07-19 | 1987-01-29 | Matsushita Electric Ind Co Ltd | 二画面テレビ受信機 |
GB2187360B (en) * | 1985-07-19 | 1989-07-19 | Matsushita Electric Ind Co Ltd | Sub-picture processing circuit for a two-picture television circuit |
US4682234A (en) * | 1985-12-31 | 1987-07-21 | North American Philips Consumer Electronics Corp. | Video noise reduction in picture-in-picture television receiver |
US4665438A (en) * | 1986-01-03 | 1987-05-12 | North American Philips Corporation | Picture-in-picture color television receiver |
DE3787923T2 (de) * | 1986-05-12 | 1994-05-26 | Hitachi Ltd | Bildverarbeitungssystem. |
-
1987
- 1987-02-17 US US07/015,407 patent/US4724487A/en not_active Expired - Lifetime
-
1988
- 1988-02-15 GB GB8803423A patent/GB2201317B/en not_active Expired - Fee Related
- 1988-02-15 DE DE3804705A patent/DE3804705C2/de not_active Expired - Fee Related
- 1988-02-16 KR KR1019880001631A patent/KR960003875B1/ko not_active IP Right Cessation
- 1988-02-16 JP JP63032004A patent/JP2655159B2/ja not_active Expired - Fee Related
- 1988-02-16 FR FR888801802A patent/FR2611103B1/fr not_active Expired - Fee Related
-
1996
- 1996-07-11 HK HK120896A patent/HK120896A/xx not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5937913A (ja) * | 1982-07-30 | 1984-03-01 | キツデ・コンスユ−マ−・デユアラブルズ・コ−ポレイシヨン | 調理器具およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
HK120896A (en) | 1996-07-19 |
GB8803423D0 (en) | 1988-03-16 |
GB2201317A (en) | 1988-08-24 |
KR960003875B1 (ko) | 1996-03-23 |
FR2611103A1 (fr) | 1988-08-19 |
JP2655159B2 (ja) | 1997-09-17 |
DE3804705C2 (de) | 1997-05-22 |
FR2611103B1 (fr) | 1992-01-31 |
KR880010608A (ko) | 1988-10-10 |
US4724487A (en) | 1988-02-09 |
GB2201317B (en) | 1991-07-17 |
DE3804705A1 (de) | 1988-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2655159B2 (ja) | ピクチヤーインピクチヤーのビデオ信号発生回路 | |
US6219101B1 (en) | Method and apparatus for video flicker filter | |
KR100186409B1 (ko) | 피씨와 티브이 적응형 피아이피 영상신호 처리회로 | |
JP2928803B2 (ja) | テレビジョン画像表示装置 | |
JP2893110B2 (ja) | ピクチャーインピクチャーのビデオ信号発生回路 | |
JPH0370374A (ja) | 表示システム | |
JP3847826B2 (ja) | 字幕データ表示制御装置 | |
US5063437A (en) | Method and apparatus for processing a color video signal | |
US4722007A (en) | TV receiver having zoom processing apparatus | |
JP3011224B2 (ja) | ディスプレイ装置 | |
KR950009698B1 (ko) | 엔티에스씨/에치디티브이(ntsc/hdtvm) 듀얼 리시버의 라인 트리플러 | |
JPH10233976A (ja) | テレビジョン信号受信装置 | |
KR100405275B1 (ko) | 문자표시장치 | |
JPH07131734A (ja) | テレビジョン受像機及びオンスクリーン信号発生装置 | |
JP3681465B2 (ja) | プロンプターの映像信号処理装置 | |
JP3717589B2 (ja) | プロンプターの映像信号処理装置 | |
JP2850964B2 (ja) | ピクチュア・イン・ピクチュア回路 | |
JPH0121676B2 (ja) | ||
KR900006780B1 (ko) | 더블 스캔 주사시 수직 피이킹 회로 | |
JPH11136592A (ja) | 画像処理装置 | |
JPS60153683A (ja) | テレビジヨン受像機 | |
JP2792050B2 (ja) | ノンインターレース走査識別装置 | |
JPS60153276A (ja) | テレビジヨン受像機 | |
JPS61192185A (ja) | 2画面テレビ受信機 | |
JPS63148780A (ja) | テレビジヨン受像機用インタレ−ス制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |