JPS63205901A - 混成集積回路基板 - Google Patents
混成集積回路基板Info
- Publication number
- JPS63205901A JPS63205901A JP62039498A JP3949887A JPS63205901A JP S63205901 A JPS63205901 A JP S63205901A JP 62039498 A JP62039498 A JP 62039498A JP 3949887 A JP3949887 A JP 3949887A JP S63205901 A JPS63205901 A JP S63205901A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- integrated circuit
- hybrid integrated
- circuit board
- circuit substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims description 10
- 238000009966 trimming Methods 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 238000010030 laminating Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は厚膜抵抗体を含む混成集積回路用厚膜多層基板
に関する。
に関する。
［従来の技術］
従来、この種の厚膜抵抗体を含む混成集積回路基板の一
例を第３図および第４図に示す。第３図は該基板の平面
図、第４図は第３図のＢ−Ｂ断面図である。第３図およ
び第４図において、１はアルミナセラミック等の絶縁基
板、２は厚膜抵抗体、３ａ、 ３ｂは厚膜抵抗体２の回
路導体である。８は所定の抵抗値を得るため低抗体をレ
ーザー等でトリミングしたトリミング溝である。
例を第３図および第４図に示す。第３図は該基板の平面
図、第４図は第３図のＢ−Ｂ断面図である。第３図およ
び第４図において、１はアルミナセラミック等の絶縁基
板、２は厚膜抵抗体、３ａ、 ３ｂは厚膜抵抗体２の回
路導体である。８は所定の抵抗値を得るため低抗体をレ
ーザー等でトリミングしたトリミング溝である。
［発明が解決しようとする問題点］
上述した従来の厚膜抵抗体を含む混成集積回路基板は一
枚の絶縁基板上に平面的に形成されているため、寸法の
大きい厚膜抵抗体を形成する場合（高電力用等）には基
板面積を大きくとる必要があり、寸法が大型化し、部品
の実装密度が減少するという欠点があった。
枚の絶縁基板上に平面的に形成されているため、寸法の
大きい厚膜抵抗体を形成する場合（高電力用等）には基
板面積を大きくとる必要があり、寸法が大型化し、部品
の実装密度が減少するという欠点があった。
本発明の目的は部品の実装密度を高める混成集積回路基
板を提供することにある。
板を提供することにある。
［問題点を解決するための手段］
本発明は抵抗トリミング加工を施す厚膜抵抗体をセラミ
ック基板上に備えた混成集積回路基板において、相互に
接続してなる厚膜抵抗体を絶縁層を介して上下に積層形
成したことを特徴とする混成集積回路基板である。
ック基板上に備えた混成集積回路基板において、相互に
接続してなる厚膜抵抗体を絶縁層を介して上下に積層形
成したことを特徴とする混成集積回路基板である。
［実施例］
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の平面図であり、第２図は第
１図のＡ−Ａ断面図である。第１図において、１はアル
ミナセラミック等の絶縁基体、２ａ。
１図のＡ−Ａ断面図である。第１図において、１はアル
ミナセラミック等の絶縁基体、２ａ。
２ｂは上層部および下層部に２分割され厚膜絶縁層７を
介して上下に積層されたＲｕＯ２等よりなる厚膜抵抗体
、３ａ、 ３ｂは上層部の厚膜抵抗体２ａの厚膜回路導
体、４ａ、 ４ｂは下層部の厚膜抵抗体２ｂの厚膜回路
導体、５は上層部に設けられた厚膜抵抗体２ｂの引出し
用厚膜回路導体、６ａ、 ６ｂは各々厚膜回路導体３ａ
、 ４ａおよび厚膜回路導体５．４ｂ間の接続用スルー
ホール導体である。上下に積層された厚膜抵抗体２ａと
２ｂとは回路導体３ａ、 ６ａ、 ４ａおよび４ｂ。
介して上下に積層されたＲｕＯ２等よりなる厚膜抵抗体
、３ａ、 ３ｂは上層部の厚膜抵抗体２ａの厚膜回路導
体、４ａ、 ４ｂは下層部の厚膜抵抗体２ｂの厚膜回路
導体、５は上層部に設けられた厚膜抵抗体２ｂの引出し
用厚膜回路導体、６ａ、 ６ｂは各々厚膜回路導体３ａ
、 ４ａおよび厚膜回路導体５．４ｂ間の接続用スルー
ホール導体である。上下に積層された厚膜抵抗体２ａと
２ｂとは回路導体３ａ、 ６ａ、 ４ａおよび４ｂ。
６ｂ、５を介して直列に接続しである。実施例において
、直列抵抗体２ａ、 ２ｂの所定の抵抗値を得るために
上層部抵抗体２ａをレーザー等でトリミング加工するこ
とにより行う。第１図において、８は本抵抗体に設けら
れたトリミング溝である。本構成により抵抗体の寸法（
本例では長さが）が基板表面積よりみて実質的に半減す
ることができる。
、直列抵抗体２ａ、 ２ｂの所定の抵抗値を得るために
上層部抵抗体２ａをレーザー等でトリミング加工するこ
とにより行う。第１図において、８は本抵抗体に設けら
れたトリミング溝である。本構成により抵抗体の寸法（
本例では長さが）が基板表面積よりみて実質的に半減す
ることができる。
［発明の効果］
以上説明したように本発明は厚膜抵抗体を絶縁層を介し
て上層部と下層部に積層することにより、低抗体の寸法
をみかけ上小さくすることができ、基板の小形化２部品
の高密度実装が可能となる効果かある。
て上層部と下層部に積層することにより、低抗体の寸法
をみかけ上小さくすることができ、基板の小形化２部品
の高密度実装が可能となる効果かある。
第１図は本発明の混成集積回路基板の平面図、第２図は
第１図のＡ−Ａ線断面図、第３図は従来の混成集積回路
基板の平面図、第４図は第３図のＢ−Ｂ線断面図である
。 １・・・絶縁基体
第１図のＡ−Ａ線断面図、第３図は従来の混成集積回路
基板の平面図、第４図は第３図のＢ−Ｂ線断面図である
。 １・・・絶縁基体
Claims (1)
- （１）抵抗トリミング加工を施す厚膜抵抗体をセラミッ
ク基板上に備えた混成集積回路基板において、相互に接
続してなる厚膜抵抗体を絶縁層を介して上下に積層形成
したことを特徴とする混成集積回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039498A JPS63205901A (ja) | 1987-02-23 | 1987-02-23 | 混成集積回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039498A JPS63205901A (ja) | 1987-02-23 | 1987-02-23 | 混成集積回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63205901A true JPS63205901A (ja) | 1988-08-25 |
Family
ID=12554713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62039498A Pending JPS63205901A (ja) | 1987-02-23 | 1987-02-23 | 混成集積回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63205901A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000182811A (ja) * | 1998-12-21 | 2000-06-30 | Alps Electric Co Ltd | 抵抗減衰器 |
-
1987
- 1987-02-23 JP JP62039498A patent/JPS63205901A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000182811A (ja) * | 1998-12-21 | 2000-06-30 | Alps Electric Co Ltd | 抵抗減衰器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63205901A (ja) | 混成集積回路基板 | |
| JPH01298796A (ja) | 混成集積回路 | |
| JPS63146422A (ja) | チップ型積層コンデンサ | |
| JPH01500866A (ja) | 多層構造中に埋設された受動部品のトリミング | |
| JPS59119794A (ja) | 混成厚膜集積回路 | |
| JPH0517905Y2 (ja) | ||
| JP2567961Y2 (ja) | 分圧抵抗器 | |
| JPS6025173U (ja) | 厚膜回路 | |
| JP2627625B2 (ja) | 積層集積回路 | |
| JPS6074501A (ja) | 厚膜抵抗体 | |
| JPS6041072U (ja) | 混成集積回路装置 | |
| JPH0426184A (ja) | 厚膜回路基板 | |
| JPH0714668U (ja) | 回路基板装置 | |
| JPS6070754A (ja) | 混成集積回路の製造方法 | |
| JPS6071164U (ja) | 厚膜混成集積回路基板 | |
| JPS59159971U (ja) | 厚膜混成集積回路 | |
| JPS59161675U (ja) | 多層厚膜回路基板 | |
| JPH022822U (ja) | ||
| JPS5999478U (ja) | 多層回路板の配線構造 | |
| JPS5864058A (ja) | 厚膜多層基板 | |
| JPS62213232A (ja) | 高密度実装型積層コンデンサ | |
| JPS58138371U (ja) | 部品取付ホルダ− | |
| JPS6066071U (ja) | 多層配線板 | |
| JPH03244183A (ja) | 厚膜集積回路装置 | |
| JPH0225088A (ja) | 多層厚膜混成集積回路装置 |