JPS6319831A - 半導体装置のパタ−ン評価方法 - Google Patents

半導体装置のパタ−ン評価方法

Info

Publication number
JPS6319831A
JPS6319831A JP16381186A JP16381186A JPS6319831A JP S6319831 A JPS6319831 A JP S6319831A JP 16381186 A JP16381186 A JP 16381186A JP 16381186 A JP16381186 A JP 16381186A JP S6319831 A JPS6319831 A JP S6319831A
Authority
JP
Japan
Prior art keywords
pattern
evaluated
cross
sectional shape
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16381186A
Other languages
English (en)
Inventor
Hiroaki Otsuki
大槻 博明
Akihiro Sakamoto
明広 坂元
Hiroyuki Tamura
浩之 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP16381186A priority Critical patent/JPS6319831A/ja
Publication of JPS6319831A publication Critical patent/JPS6319831A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明は、半導体装置に形成されたパターン、特に微細
パターンの断面形状を評価する半導体装置のパターン評
価方法に関するものでおる。
〔従来の技術〕
従来、このような分野の技術として、セミコンダクター
インターナショナル(SemiconductorIn
ternational ) 1982年4月号第20
9〜224頁に示されるものがある。
近年、LSIはますます微細化、高集積化を続けており
、このためLSI中の各素子を椙成する微細パターンに
ついては、パターンの幅だけでなく断面形状をも正確に
把握し、制御することがますます重要となっている。従
来、パターンの断面形状の評価には、一般にSEM (
走査型電子顕微鏡)が使用されている。これは、試料を
パターンに垂直な方向で割り、その割口に電子ビームを
照射し、発生した二次電子を検出することによりその割
り口をCRTディスプレイ等で観察するものである。ま
た、前掲の文献にあるように、パターンにコントラスl
−をつけてSEMによる観察をしやすくすることもめる
〔発明が解決しようとする問題点〕
このSEMで観察する方法は微細パターンの評価に非常
に有用でおるが、次のような欠点もあった。すなわち、
観察にあたっては試料を破壊しなければならない(割ら
なければならない)ため、試料が無駄になる。また、例
えばウェハ内における複数のパターン間のばらつき、あ
るいは複数のウェハ間のばらつきを評価する場合のよう
に、多数の試料を一時に評価しなければならないときに
は、評価に長い時間を要し、また評価が面倒である欠点
があった。更にSEMは装置の規模が大きく高価である
ため、簡便な評価には通しなかった。
本発明は、以上jホべたSEM観察法の欠点を除去し、
パターンの断面形状のウェハ内のばらつき等、多研の試
料すなわち半導体装置のパターン評価に特に便利な評価
方法を提供することを目的とする。
〔問題点を解決するための手段〕
そこで本発明は、所定の厚さの評価対象パターンを形成
した後、これに少くとも1回交叉するストライプパター
ンを減圧気相成長法により珪化タングステンを含む材料
で形成し、次いで、ストライプパターンの電気抵抗を測
定し、その結果から評価対象パターンの断面形状を間接
的に評価することを特徴とするものでおる。
(作用) 本発明によれば、以上のようにして半導体装置のパター
ンを評価するようにしたので、評価対象パターンとスト
ライプパターンが交叉する部分での評価対象パターンの
段差おるいは立上り、立下り形状の相違に応じてストラ
イプパターン上の酸化膜の縦断面形状が相違し、従って
評価対象パターンの横断面形状の相違にもとづいてスト
ライプパターンの電気抵抗が相違するように動く。
(実施例〕 次に、図面を参照して本発明の一実施例を説明する。
第1図は実施例の評価方法に係るパターン形成工程を示
す工程別断面図であり、第2図は第1図(b)、(c)
に示すパターンの平面図である。
そして、第1図は第2図中のX−X−線断面に対応して
いる。
まず、断面形状を評価しようとする微細な評価対象パタ
ーン2を基板1上に形成する(第1図(a))。このパ
ターン2はマスクを介して直接に形成してもよく、−面
に形成した膜をレジスト等を用いて部分的にエツチング
することにより形成してもよい。次いで、そのパターン
2に少くとも1回交叉するようにWSi2 (タングス
テンシリサイド)膜3を堆積させる(第1図(b))。
この堆積は、減圧化学気相成長法(減圧CVD法)によ
り行なう。すなわら、W「6 (六フッ化タングステン
)とSi H4(シラン)を反応ガスとし、He(ヘリ
ウム)あるいはN2 (窒素)を担体ガスとして、温度
約300〜400 ’C1圧力約100〜300TrL
■Orrテ反応ヲ行イ、堆TM ノ厚;aを例えば約3
000m程度とする。
ここで、評価しようとする下地のパターン2がポリ(多
結晶)シリコンのように導電性を有する場合には、ws
r2膜3を堆積させる前に5i02(二酸化珪素>、5
tN(窒化珪素)の如き絶縁膜を被着ざぜ、下地の評価
対象パターン2とWSi2膜3とを電気的に絶縁する(
図示しない)。但し、この絶縁膜は下地の評価対象パタ
ーン2の断面形状を乱さないようにするため、できるだ
け巧く形成することが望ましい。このように、パターン
2とWS;2膜3の間に絶縁膜を介在させるのは、後述
するように評価対象パターン2が導電性を有するとWS
i2のストライプパターンの電気抵抗が正確に測定でき
ず、従って断面形状の評+1iIiが難しくなるからで
ある。
この後、WSizffl上に図示しないレジストを塗布
し、これをマスクとしてRIE(反応性イオンエツヂン
グ)沫等によりWS*2膜3を部分的に除去し、幅1〜
3μm程度のストライプパターン31とする。このとき
、下地の評価対象パターン2とストライプパターン31
は何回か(少くとも1回)直交する部分を有するように
する。第2図はこのようなパターンの一例を示す平面図
でおる。すなわち、基板1上には評価対象パターン2が
平行に形成され、これと直交するジグザグ状のストライ
プパターン31がその上に形成されている。
次に、これを約900〜1100’C程度の高温にて例
えば約30分間酸化する。このようにすると、第1図(
C)に示されるように段差部以外の平坦部分、すなわち
WS+2ス1−ライブパターン31の上面部分および基
板1の表面部分には均一に酸化膜4が成長するが、WS
i2ストライプパターン31の段差部分にはより内部ま
で食い込んだ形で酸化膜4が生成する。
次に、この酸化膜4の食い込み過程を中心として、本発
明に係る上記実施例の作用を説明する。
この酸化膜4の食い込み現象は、減圧気相成長法により
堆積させたWS12膜3(ストライプパターン31)は
段差部分の膜質が他の平坦部分の膜質と比べて著しく劣
っており、その部分のWSi2が酸化されやすいという
性質に基づいて発生している。この原因は未だ明確では
ないが、段差部のWS*2中の残留ストレスの集中等が
考えられる。
この酸化膜の食い込みの程度は、下地の評価対象パター
ン2の断面形状に依存する。すなわち、第3図に横断面
図で示されるように、下地の評価対象パターン2の端部
5の立上りが急峻な場合には酸化膜4はより深くストラ
イプパターン31中に食い込み、従ってその部分の残存
WS+2ストライプパターン31は段差部において相対
的に薄くなる(第3図(a))。他方、評価対象パター
ン2の端部5の立上りがなだらかな場合には酸化膜4は
あまりストライプパターン31中に食い込まず、従って
残存WSi2ストライプパターン31は段差部において
相対的に厚くなる(第3図(b))。つまり、下地の評
価対象パターン2の断面形状がその上に形成されたWS
i2ストライプパターン31の厚さに反映するようにな
っている。この原因は、ス1〜レスの集中の程度が段差
部の形状に応じて異なるためと考えられる。
そこで、断面形状を評価しようとするパターン2の上を
横切るWS12スl〜ライブパターン31の両端の間、
例えば第2図のAとA′の間の抵抗をテスタ等で測定す
れば、その抵抗値から下地の評価対象パターン2の断面
形状を間接的に評価することができる。
本発明は上記実施例に限定されるものではなく、種々の
変形が可能である。例えば、評価対象パターン、ストラ
イプパターンの形状は第2図のものに限定されず、種々
のものとすることができる。
また、実施例では抵抗を評価する膜はWSi2単層とし
たが、いわゆるポリサイド描造(’vVsi2とポリシ
リコンの複合膜)で必ってもよい。ざらに、減圧CVD
の条件や酸化膜の形成条件は実施例と異なるように設定
してもよい。
[発明の効果] 以上、詳細に説明したように本発明方法によれば、評価
しようとするパターン(評価対象パターン)の横断面形
状をそのパターンと交叉するストライプパターンの縦断
面形状に反映させ、そのストライプパターンの抵抗をテ
スタ等で測定することにより評価対象パターンの断面形
状を評価するようにしたので、ウェハを破壊することな
く評価でき、しかも大きなウェハ内あるいは複数のウェ
ハ間のパターン断面形状のばらつきを把握する場合のよ
うに多数の試料を評価するときで必っても、短時間に数
値データとしてこれを把握できる効果が必る。本発明は
、特に6インチおるいは8インチの大きなウェハ上の微
細パターンの断面形状を評価する方法として有用でおる
【図面の簡単な説明】
第1図は本発明の実施例に係る評価方法におけるパター
ン形成工程の工程別素子断面図、第2図は第1図の実施
例に係るパターンの平面図、第3図は本発明の評価方法
におけるパータンの要部断面図でおる。。 ]・・・基板、2・・・評価対象パターン、特許出願人
  沖電気工業株式会社 代理人弁理士   鈴  木  敏  明、1ン゛11
、□(”−1 (a) (b) (C) 1−−一基板 2−m−評価対象パターン 3−−−WSi2屓 4−一一酸化獲 31−一一スドライブパターン 本発明方法によるパターン形成工程の断面間第  1 
 図 2−m−評価対象パターン 31−一一スドライブパターン 本発明方法のパターンの平面図 第2図 (a) (b) 1−m−基板 2−m−評価対象パターン 4−m−酸化膜 31−一一スドライブパターン 本発明方法のパターンの要部断面図 筒  3  図

Claims (1)

  1. 【特許請求の範囲】 1、半導体装置に形成されたパターンの断面形状を評価
    する半導体装置のパターン評価方法において、 所定の厚さの評価対象パターンを形成し、 前記評価対象パターンに少くとも1回交叉するストライ
    プパターンを減圧気相成長法により珪化タングステンを
    含む材料で形成し、 次いで、前記ストライプパターンの電気抵抗の測定結果
    から前記評価対象パターンの断面形状を評価することを
    特徴とする半導体装置のパターン計画方法。 2、評価対象パターンが導電性を有するときはこの評価
    対象パターンはストライプパターンと電気的に絶縁され
    ている特許請求の範囲第1項記載の半導体装置のパター
    ン評価方法。
JP16381186A 1986-07-14 1986-07-14 半導体装置のパタ−ン評価方法 Pending JPS6319831A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16381186A JPS6319831A (ja) 1986-07-14 1986-07-14 半導体装置のパタ−ン評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16381186A JPS6319831A (ja) 1986-07-14 1986-07-14 半導体装置のパタ−ン評価方法

Publications (1)

Publication Number Publication Date
JPS6319831A true JPS6319831A (ja) 1988-01-27

Family

ID=15781159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16381186A Pending JPS6319831A (ja) 1986-07-14 1986-07-14 半導体装置のパタ−ン評価方法

Country Status (1)

Country Link
JP (1) JPS6319831A (ja)

Similar Documents

Publication Publication Date Title
US5804460A (en) Linewidth metrology of integrated circuit structures
Young et al. Focused ion beam insulator deposition
US5652151A (en) Method for determining an impurity concentration profile
KR20030051180A (ko) 평가용 반도체장치의 제조방법
US7192789B2 (en) Method for monitoring an ion implanter
JP5276926B2 (ja) コンタクトホール側壁の抵抗値測定方法
JPH09162102A (ja) アライメントマーク検出方法
US6380556B1 (en) Test structure used to measure metal bottom coverage in trenches and vias/contacts and method for creating the test structure
JPS6319831A (ja) 半導体装置のパタ−ン評価方法
JPH08255817A (ja) 集積回路構造の線幅測定
US6210980B1 (en) Inspection pattern and method for semiconductor device
JP3266050B2 (ja) 濃度プロファイルの測定方法
US7989228B2 (en) Method and structure for sample preparation for scanning electron microscopes in integrated circuit manufacturing
US5933704A (en) Method to reveal the architecture of multilayer interconnectors in integrated circuits
JPH0529424A (ja) 半導体装置の検査方法
JPH02231739A (ja) 半導体装置の製造方法
JP2605630B2 (ja) 二次イオン質量分析方法
JPH0298955A (ja) 半導体装置の製造方法
KR100655581B1 (ko) 투과 전자현미경 분석용 시편의 코팅 장치 및 이를 이용한시편 코팅 방법
JP2003257929A (ja) ウェットエッチング用チェックパターン
KR100278646B1 (ko) 반도체 장치의 두께 모니터용 패턴 형성방법
KR100206588B1 (ko) 커패시터 콘택 에칭 공정의 균일도 테스트 구조와그 테스트 구조의 제조 방법 및 그 테스트 구조를 이용한 테스트 방법
KR930010974B1 (ko) 반도체 장치의 제조방법
JP2991166B2 (ja) 半導体における不純物濃度プロファイルの測定方法及び測定装置
JPH03211854A (ja) 金属膜の膜厚測定方法