JPS63196026A - 膜コンデンサのトリミング方法 - Google Patents
膜コンデンサのトリミング方法Info
- Publication number
- JPS63196026A JPS63196026A JP2711687A JP2711687A JPS63196026A JP S63196026 A JPS63196026 A JP S63196026A JP 2711687 A JP2711687 A JP 2711687A JP 2711687 A JP2711687 A JP 2711687A JP S63196026 A JPS63196026 A JP S63196026A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- trimming
- lower electrode
- membrane
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims description 30
- 238000009966 trimming Methods 0.000 title claims description 26
- 238000000034 method Methods 0.000 title claims description 15
- 239000012528 membrane Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000002411 adverse Effects 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は膜コンデンサのトリミング方法に関する。
(従来の技術)
゛民生用機器、産業用機器を問わず大量に使用される方
向にあるハイブリッドICの高密度化のため、近年、抵
抗体、コンデンサ等の受動素子の膜化が進んでいる。し
かしながら、コンデンサに関しては現在のところ積層チ
ップコンデンサが主流である。特に、厚膜ハイブリッド
の分野において、配線基板上に形成される厚膜コンデン
サは、以下に述べるように特性や器差性等の問題から実
用化が困難とされている。
向にあるハイブリッドICの高密度化のため、近年、抵
抗体、コンデンサ等の受動素子の膜化が進んでいる。し
かしながら、コンデンサに関しては現在のところ積層チ
ップコンデンサが主流である。特に、厚膜ハイブリッド
の分野において、配線基板上に形成される厚膜コンデン
サは、以下に述べるように特性や器差性等の問題から実
用化が困難とされている。
つまり、従来の積層チップコンデンサでは、製造した最
終工程で容量値毎に仕分けして回路の要求容量値に合致
したものを用いればよいが、配線基板と一体化して形成
される膜コンデンサにおいては、回路の仕様を満足する
規格値に容量値を調整する工程、即ちトリミング工程が
必要となる。
終工程で容量値毎に仕分けして回路の要求容量値に合致
したものを用いればよいが、配線基板と一体化して形成
される膜コンデンサにおいては、回路の仕様を満足する
規格値に容量値を調整する工程、即ちトリミング工程が
必要となる。
このトリミング工程は膜抵抗体くおいても同様に必要で
あるが、膜コンデンサのトリミングが膜抵抗体のそれと
異なり極めて困難となる。
あるが、膜コンデンサのトリミングが膜抵抗体のそれと
異なり極めて困難となる。
以下、従来の膜コンデンサのトリミング方法について、
図面を参照して説明する。
図面を参照して説明する。
第4図に示す如(、アルミナ基板等の絶縁基板41に矩
形の下層電極層42.誘電体層43及び上層電極層躬を
、夫々スクリーン印刷、焼成を順次繰り返しながら形成
して、膜コンデンサを形成する。
形の下層電極層42.誘電体層43及び上層電極層躬を
、夫々スクリーン印刷、焼成を順次繰り返しながら形成
して、膜コンデンサを形成する。
その後初期容量値を測定し、目標値よりも値が大きい場
合には、上層電極層4にレーザ光等を照射して、例えば
上層電極層病の一点鎖線部分を切断し、電極面積を減少
させることによって容量値を減少させるトリミングを実
施する。このようにして、上層電極#44ヲレーザ光で
カットした場合のA−A側断面図を第5図に示す。上層
電極層44の一部が溝部45によって分断されるため、
分割された電極面積分が容量値の減少分となるものであ
る。
合には、上層電極層4にレーザ光等を照射して、例えば
上層電極層病の一点鎖線部分を切断し、電極面積を減少
させることによって容量値を減少させるトリミングを実
施する。このようにして、上層電極#44ヲレーザ光で
カットした場合のA−A側断面図を第5図に示す。上層
電極層44の一部が溝部45によって分断されるため、
分割された電極面積分が容量値の減少分となるものであ
る。
しかしながら、溝部45つまりレーザ光の照射部の下に
誘電体層43があるため、上層電極層病をトリミングす
る際、誘電体層43の上部が局部加熱によって変質した
り、あるいは誘電体層43の上部が上層電極層44と一
緒にトリミングされて誘電体層43の膜厚が薄くなる等
して、特性が劣化したり信頼性か低下する等の不都合が
あった。
誘電体層43があるため、上層電極層病をトリミングす
る際、誘電体層43の上部が局部加熱によって変質した
り、あるいは誘電体層43の上部が上層電極層44と一
緒にトリミングされて誘電体層43の膜厚が薄くなる等
して、特性が劣化したり信頼性か低下する等の不都合が
あった。
そこで、第6図に示す如く、絶縁基板61に矩形の下M
電極層62を形成しく第6図a)、その上に誘電体層口
を形成しく第6図b)、その後誘電体層B上に複数のス
リット8を設けた上層電極層−を形成して(第6図C)
、膜コンデンサを形成する。そして、トリミングの際は
上層電極層−のみ、即ち第6図(C)の一点鎖線部分を
切断すればよい。
電極層62を形成しく第6図a)、その上に誘電体層口
を形成しく第6図b)、その後誘電体層B上に複数のス
リット8を設けた上層電極層−を形成して(第6図C)
、膜コンデンサを形成する。そして、トリミングの際は
上層電極層−のみ、即ち第6図(C)の一点鎖線部分を
切断すればよい。
第7図に、上層電極M65をレーザ光でカットした場合
のB−B側断面図を示す。同図から分かるように、上層
電極層−を分断する溝部印の下に誘電体増田がないので
、下面の絶縁基板61が変質したりトリミングされるこ
とはあっても、膜コンデンサ自体の特性、信頼性には影
響を及ぼさない。
のB−B側断面図を示す。同図から分かるように、上層
電極層−を分断する溝部印の下に誘電体増田がないので
、下面の絶縁基板61が変質したりトリミングされるこ
とはあっても、膜コンデンサ自体の特性、信頼性には影
響を及ぼさない。
しかしながらこのトリミング方法では、トリミング量が
スリット6によって形成された突条67の長さLと幅W
で限定されてしまう。つまり、突条67を全て切断する
か、残すかのいずれかじ力)選択できないので、トリミ
ング量と容量値の関係は例えば第8図に示すようになる
。突条67の1個当りの変化量は初期値60nFの25
94に相当するl 5nFと極めて大き゛く、微調圧に
は不向きである。
スリット6によって形成された突条67の長さLと幅W
で限定されてしまう。つまり、突条67を全て切断する
か、残すかのいずれかじ力)選択できないので、トリミ
ング量と容量値の関係は例えば第8図に示すようになる
。突条67の1個当りの変化量は初期値60nFの25
94に相当するl 5nFと極めて大き゛く、微調圧に
は不向きである。
スリブ)64の数を増加させて突条67の幅Wを狭くす
れば変化量は小さくなるが、電極面積がl〜25鵡3程
度の場合では、厚膜をスクリーン印刷によって形成する
ことを考慮すると、その印刷精度の限界から実用的では
ない。従うて、従来のこのトリミング方法では、許容差
が±15%程度の膜コンデンサしか形成することができ
なかった。
れば変化量は小さくなるが、電極面積がl〜25鵡3程
度の場合では、厚膜をスクリーン印刷によって形成する
ことを考慮すると、その印刷精度の限界から実用的では
ない。従うて、従来のこのトリミング方法では、許容差
が±15%程度の膜コンデンサしか形成することができ
なかった。
(発明が解決しようとする問題点)
以上説明したように1従来の膜コンデンサのトリミング
方法では、膜コンデンサの特性や信頼性に悪影響を及ぼ
したり、また微調整を行なうことが不可能であった。
方法では、膜コンデンサの特性や信頼性に悪影響を及ぼ
したり、また微調整を行なうことが不可能であった。
そこで、本発明は上記問題点を解決する丸めになされた
もので、その目的は膜コンデンサの特性や信頼性に悪影
響を及ぼすことなく、かつ容易に微調整を行なうことの
できる膜コンデンサのトリミング方法を提供することに
ある。
もので、その目的は膜コンデンサの特性や信頼性に悪影
響を及ぼすことなく、かつ容易に微調整を行なうことの
できる膜コンデンサのトリミング方法を提供することに
ある。
(問題点を解決するための手段)
この発明は、膜コンデンサの下層電極層がスリットによ
って複数の突条に分割されるように形成し、誘電体層及
び上層電極層が上記複数の突条を露出させる開口部を有
するよう形成し、上記開口部から露出し九上記下層電極
層の突条を切断して容量値を調整するものである。
って複数の突条に分割されるように形成し、誘電体層及
び上層電極層が上記複数の突条を露出させる開口部を有
するよう形成し、上記開口部から露出し九上記下層電極
層の突条を切断して容量値を調整するものである。
(作用)
この発明では、誘電体層及び上層電極層に開口部が設け
られているので下層電極層の突条を誘電体層に悪影響を
及ぼすことなく切断でき、また上記開口部を任意の位置
に設計することによって容量値の微調整又は粗調整を行
なうことが可能となる。
られているので下層電極層の突条を誘電体層に悪影響を
及ぼすことなく切断でき、また上記開口部を任意の位置
に設計することによって容量値の微調整又は粗調整を行
なうことが可能となる。
(実施例)
以下、本発明の膜フンデンサのトリミング方法に係る実
施例について、図面を参照して説明する。
施例について、図面を参照して説明する。
第1図は本発明の一実施例を示す工程図である。
第1図(a)に示す如く、アルミナ基板等の絶縁基板1
1上にAt/Pd系の下層電極層12をスクリーン印刷
によって印刷し、900℃で空気中焼成して形成する。
1上にAt/Pd系の下層電極層12をスクリーン印刷
によって印刷し、900℃で空気中焼成して形成する。
この下層電極層12にはスリット13が設けられて?す
、下層電極層12を複数の突条14に分割している。
、下層電極層12を複数の突条14に分割している。
次に、第1図(b)のように誘電体層15を上記同様の
条件で形成する。このとき、上記複数の突条14を露出
させるトリミング用の幅0.3nの開口部16を設ける
。その後、誘電体層15よりも−回り小さい上層電極層
17t−第1図(C)の如く、上述同様の条件で形成す
ることによって、膜コンデンサを形成する。
条件で形成する。このとき、上記複数の突条14を露出
させるトリミング用の幅0.3nの開口部16を設ける
。その後、誘電体層15よりも−回り小さい上層電極層
17t−第1図(C)の如く、上述同様の条件で形成す
ることによって、膜コンデンサを形成する。
そして、誘電体層15及び上層電極層17に設けられた
開口部16から露出する下層電極層12の突条14の一
点鎖線部分にYAGレーザ光をパルス発振で照射し、1
0鶴/secで突条14を切断(トリミング)する。第
2図に1突条14部分をレーザ光でカットした場合のC
−C側断面図を示す。同図から分かるように、このトリ
ミング工程においては、下層電極層12及び絶縁基板1
10表面をわずかに切断したく止り、周辺の各層への影
響はない。
開口部16から露出する下層電極層12の突条14の一
点鎖線部分にYAGレーザ光をパルス発振で照射し、1
0鶴/secで突条14を切断(トリミング)する。第
2図に1突条14部分をレーザ光でカットした場合のC
−C側断面図を示す。同図から分かるように、このトリ
ミング工程においては、下層電極層12及び絶縁基板1
10表面をわずかに切断したく止り、周辺の各層への影
響はない。
上記トリミング工程におけるトリミング量に対する容量
値の関係を第3図に示す。図中、aS、αG。
値の関係を第3図に示す。図中、aS、αG。
αQは第1図(b)において開口部の位置を16.16
.16の3段階に選んだときの特性を示す。突条14の
1個当りの変化量は、開口部16では初期値60flF
の5hに相当する3nF 、開口部16.16#では夫
々15 ’10 。
.16の3段階に選んだときの特性を示す。突条14の
1個当りの変化量は、開口部16では初期値60flF
の5hに相当する3nF 、開口部16.16#では夫
々15 ’10 。
25カに相当するIQnFe 15nFとなる。これは
、開口部の位置により減少する電極面積が異なるからで
ある。従って、形成する膜コンデンサに要求される精度
に応じて開口部の位置を設けることによって、粗調整又
は微調整を選択することができる。
、開口部の位置により減少する電極面積が異なるからで
ある。従って、形成する膜コンデンサに要求される精度
に応じて開口部の位置を設けることによって、粗調整又
は微調整を選択することができる。
の3個設けることによって、粗調整から微調整までの広
範囲のトリミングが可能となり、±5%までの許容差の
厚膜コンデンサを精度よく形成することができる。
範囲のトリミングが可能となり、±5%までの許容差の
厚膜コンデンサを精度よく形成することができる。
なお、本発明は厚膜コンデンサに限らず薄膜コンデンサ
にも適用することが可能である。
にも適用することが可能である。
本発明によれば、膜コンデンサの特性や信頼性に悪影響
を及ぼすことなく、かつ容易に微A整を行なうことが可
能となり、実用的なトリミングを実施することができる
。
を及ぼすことなく、かつ容易に微A整を行なうことが可
能となり、実用的なトリミングを実施することができる
。
第1図は本発明の膜コンデンサのトリミング方特性を示
す特性図、第4図乃至第7図は従来の膜コンデンサのト
リミング方法を説明する図、第8図は従来の膜コンデン
サのトリミング方法の特性を示す特性図である。 11・・・絶縁基板、12・・・下層電極層。 13・・・ス リ ッ ト 、
14・・・突 条 。 15・・・誘電体層、16・・・開口部。 17・・・上層電極層。 代理人 弁理士 則 近 慧 佑 同 宇治 弘 ((2) 第28 第1図 114 図 第5図 第7図 第8図 (C) 第61!1
す特性図、第4図乃至第7図は従来の膜コンデンサのト
リミング方法を説明する図、第8図は従来の膜コンデン
サのトリミング方法の特性を示す特性図である。 11・・・絶縁基板、12・・・下層電極層。 13・・・ス リ ッ ト 、
14・・・突 条 。 15・・・誘電体層、16・・・開口部。 17・・・上層電極層。 代理人 弁理士 則 近 慧 佑 同 宇治 弘 ((2) 第28 第1図 114 図 第5図 第7図 第8図 (C) 第61!1
Claims (1)
- 絶縁基板上にスリットによりて分割された複数の突条
を有する下層電極層を形成し、前記複数の突条を露出さ
せる開口部を有する誘電体層及び上層電極層を順次前記
下層電極層上に積層して膜コンデンサを形成し、前記開
口部から露出する前記下層電極層の突条を切断して容量
値を調整することを特徴とした膜コンデンサのトリミン
グ方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2711687A JPS63196026A (ja) | 1987-02-10 | 1987-02-10 | 膜コンデンサのトリミング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2711687A JPS63196026A (ja) | 1987-02-10 | 1987-02-10 | 膜コンデンサのトリミング方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63196026A true JPS63196026A (ja) | 1988-08-15 |
Family
ID=12212095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2711687A Pending JPS63196026A (ja) | 1987-02-10 | 1987-02-10 | 膜コンデンサのトリミング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63196026A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007040691A (ja) * | 2005-07-07 | 2007-02-15 | Matsushita Electric Ind Co Ltd | 加湿装置 |
JP2009049054A (ja) * | 2007-08-14 | 2009-03-05 | Enrei Yu | プリント回路板埋め込み式コンデンサの構造 |
-
1987
- 1987-02-10 JP JP2711687A patent/JPS63196026A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007040691A (ja) * | 2005-07-07 | 2007-02-15 | Matsushita Electric Ind Co Ltd | 加湿装置 |
JP2009049054A (ja) * | 2007-08-14 | 2009-03-05 | Enrei Yu | プリント回路板埋め込み式コンデンサの構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2870371B2 (ja) | 積層電子部品、その製造方法およびその特性測定方法 | |
US5850171A (en) | Process for manufacturing resistor-networks with higher circuit density, smaller input/output pitches, and lower precision tolerance | |
JPS63196026A (ja) | 膜コンデンサのトリミング方法 | |
CN100413000C (zh) | 生产薄膜芯片电阻的方法 | |
JPS63196027A (ja) | 膜コンデンサのトリミング方法 | |
JPS6165464A (ja) | 厚膜多層基板における膜抵抗体の製造方法 | |
JPH0563369A (ja) | 多層基板を用いた混成集積回路及びその回路定数の調整方法 | |
US4433316A (en) | Crystal filter and method for fabrication | |
JPH07335411A (ja) | チップ型抵抗ネットワーク | |
EP0629110A2 (en) | Method of forming conductive pattern on substrate | |
JPH06275462A (ja) | 積層チップコンデンサ及びその容量調整方法 | |
JPH0563373A (ja) | 電力用ハイブリツドicの構造 | |
JPS60208887A (ja) | 厚膜多層回路基板 | |
US20050253681A1 (en) | Surface mounting chip network component | |
JPH0856064A (ja) | コンデンサ付き基板とその製造方法 | |
JPH08255969A (ja) | プリント基板装置 | |
JPS59224194A (ja) | 薄膜配線基板 | |
JPH03244183A (ja) | 厚膜集積回路装置 | |
JPS6362301A (ja) | 薄膜集積回路 | |
JPS6027185A (ja) | 混成集積回路基板の製造方法 | |
JP2003243252A (ja) | 厚膜チップコンデンサとその製造方法 | |
JPH01268088A (ja) | 混成集積回路基板の品名表示方法 | |
JPH0152916B2 (ja) | ||
JPH01300592A (ja) | 厚膜多層配線基板 | |
JPS58202503A (ja) | 厚膜抵抗体の製造方法 |