JPS63193379A - デイスク装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はディスク装置に関し、特に光ディスクのデータ
再生をなす光デイスク装置に関する。

」釆且Ｉ 従来、この種の光デイスク装置では、データの開始検出
信号が記録媒体の傷等に起因して検出できない場合には
、次のデータの再同期信号から再びデータの再生を開始
して、最初のデータの検出信号から当該再同期信号まで
の間はデータクロックを補間して上位装置へ送出するよ
うになっている。

上述した従来の光デイスク装置にあっては、装置間にお
いて記録ディスク媒体を互いに入れ換えて使用すること
があるが、かかる媒体の互換時にスピンドルモータの回
転変動等のためにデータの再同期信号が正確に検出でき
ないことがある。その場合にはデータの再生は不可能と
なるという欠点がある。そこで、データの再同期信号の
検出領域を拡大するようにして、当該再同期信号の検出
を容易とする方法が採られるが、この方法では誤って再
同期信号を検出する確率が大となるという欠点がある。

及貝Ｏａカ 本発明は上記の如き従来のものの欠点を解決すべくなさ
れたものであって、その目的とするところは、データ開
始信号が傷等により検出できない場合や、再同期信号が
モータの回転むら等により検出できない場合にも正確に
データの再生を可能としたディスク装置を提供すること
にある。

１１曵且羞 本発明によるディスク装置は、ディスク上のデータセク
タの開始位置を検出してセクタ開始位置検出信号を発生
する手段と、前記セクタ開始位置検出信号を外部制御信
号に応じた最だけ遅延せしめる遅延手段と、前記遅延手
段の出力に夫々応答して予め定められた期間後にデータ
開始信号の予測位置を示す第１予測位置信号及びデータ
の再同期信号の予測位置を示す第２予測位゛置信号を夫
々発生する手段と、これ等第１及び第２予測位置信号の
夫々の発生タイミングにおいて前記データ開始信号及び
前記再同期が非発生のときに前記遅延手段°の遅延量を
制御する制御手段とを含むことを特徴とする。

友立旦 以下に図面を用いて本発明の詳細な説明する。

第１図は本発明の実施例のブロック図であり、第２図は
第１図のブロックの動作を説明するためのタイムチャー
トの例である。尚、第２図の最上部には、本発明の実施
例において適用される光デイスク上の１セクタにおける
記録フォーマットが示されており、ａはセクタスタート
マーク、ｂはデータ開始マーク、Ｃ１〜ｃ３はデータ、
ｄ１〜ｄ３はデータの再同期マークである。

第１図において、セクタスタートマーク検出回路１は光
デイスク板上に予めプリフォーマットされているセクタ
スタートマークａを検出してセクタ開始位置検出信号１
０１を発生する。遅延制御回路２は当該セクタ開始位置
検出信号１ｏ１、をマイクロプロセッサ１０からの遅延
指令信号１００１に応答してデータのピット単位で遅延
制御自在となっている。そのために、ピットクロック発
生回路５が設けられており、このピットクロックパルス
により遅延制御回路２の遅延制御が行われる。

データ開始信号予測位置発生回路３はデータ開始マーク
ｂの発生位置を予測するものであり、遅延制御回路２の
出力２０１であるセクタ開始位置検出信号の発生タイミ
ングから予め定められた期間後に第１予測位置信号３０
１を生成する。また、再同期信号予測位置発生回路４は
データの再同期マークｄ１〜ｄ３の発生位置を予測する
ものであり、遅延制御回路２の出力２０１であるセクタ
開始位置検出信号の発生タイミングからこれまた予め定
められた期間後に第２予測位置信号４０１を生成する。

これら両予測位置信号３０１及び４０１は、遅延制御回
路２の出力２０１に対してピットクロックパルスの整数
倍の期間後に夫々生成される様になっており、そのため
にピットクロック発生回路５によるピットクロック５０
１が用いられている。両予測位置発生回路３及び４は当
該ピットクロック５０１を計数するカウンタやデコーダ
等により構成することができる。

Ｖ　Ｆ　Ｏ（Ｖｏｌｔａｇｅ　Ｆｒｅｑｕｅｎｃｙ　０
ｓｃｉｌｌａｔｏｒ）　６は再生信号からデータとクロ
ックとを弁別するための回路であり、弁別された再生デ
ータ６０１は復調回路７にて復調され（７０１）、デー
タ開始信号検出回路９へ供給される。このデータ開始信
号検出回路９においては、先のデータ開始信号予測位置
発生回路３から発生される第１予測位置信号３０１の発
生タイミングに応答して復調用カフ０１にデータ開始信
号すが発生されているか否かが検出され、データ開始信
号検出信号９０１が発生される。

また、復調データ７０１は再同期信号検出回路８へも入
力されている。この再同期信号検出回路８では、先の再
同期信号予測位置発生回路４から発生される第２予測位
置信号４０１０発生タイミングに応答して復調用カフ０
１にデータの再同期信号ｄ１〜ｄ３が発生されているか
否かが検出され、再同期信号検出信号８０１が発生され
る。

これ等データ開始信号検出信号９０１及び再同期信号検
出信号８０１はマイクロプロセッサ１０へ供給されてお
り、これ等検出信号９０１及び８０１により、再生信号
からデータ開始信号すやデータの再同期信号ｄ１〜ｄ３
が検出されなかったことをマイクロプロセッサ１ｏが知
ると、当該マイクロプロセッサ１０は遅延指令信号１０
０１を発生するのである。この遅延指令信号１００１に
応答して遅延制御回路２は、セクタマーカの開始位置を
示す信号であるセクタ開始位置検出信号１０１を１ビツ
トだけシフト制御することになる。

データ補間クロック発生回路１１はデータ開始信号すが
予測された位置にて発生されないときに、次の再同期信
号の前までの間にデータバイトクロックを補間するため
の回路である。そのために、バイトクロック発生回路１
４が設けられており、これにより発生されるバイトクロ
ック１４０１を受けて、先のデータ開始信号検出信号９
０１によりデータ開始信号が検出されないときに、デー
タ補間クロック１１０１を発生し、セレクタ１３へこれ
を供給する。尚、このクロックに同期した再生データは
データの開始位置がずれている可能性が高いために、正
しいデータではなく、よってエラー訂正回路によりセク
タの全てのデータが転送されたときにエラー訂正がなさ
れるようになっているが、本発明の要旨とは関連しない
のでその説明は省略する。

シリアル／パラレル変換クロック生成回路１２が設けら
れており、ＶＦＯ６により弁別された再生クロック６０
２によりデータバイトクロック１２０１が生成されてセ
レクタ１３へ入力される。しかし、先のデータ開始信号
検出回路９及び再同期信号検出回路８により夫々データ
開始信号や再同期信号が検出されなかったときには、非
検出信号９０２及び８０２を２人力とするオアゲート１
５の出力により、データバイトクロック１２０１の発生
は停止されるようになっている。セレクタ１３はシリア
ルパラレル変換クロック生成回路１２によるデータバイ
トクロック１２０１とデータ補間クロック発生回路１１
による補間用のデータバイトクロック１１０１のいずれ
かを選択して上位へ送出するものである（１３０１）。

第２図のタイムチャートに示す如く、最上部のセクタフ
ォーマットのセクタスタートマークａがセクタスタート
マーク検出回路１において検出され、検出信号１０１が
発生される。この検出信号１０１は遅延制御回路２にお
いて一定巳だけ遅延を受けて遅延信号２０１として出力
される。この遅延信号２０１の発生タイミングから予め
定められた期間（データ開始信号す及び再同期信号ｄ１
〜ｄ３が発生するであろうと予め予測された期間）後に
夫々用１及び第２予測位置信号３０１及び４０１が発生
される。

これ等両予測位置信号３０１及び４０１の発生タイミン
グすなわち予測位置において、再生データ開始信号及び
再生再同期信号が検出されなければ、データ開始信号検
出回路９及び再同期信号検出回路８にて夫々非検出を示
す信号９０１及び８０１が発生される。この非検出信号
９０１及び８０１を受けたマイクロプロセッサ１０は、
セクタパルス遅延指令１００１を発生して遅延制御回路
２の遅延量をビット単位増大せしめる。これにより、第
２図のタイムチャートの点線で示す如くセクタスタート
マーク検出回路１０１がビット単位で遅延されることに
なる。これに応答して、第１及び第２予測位置信号３０
１及び４０１も夫々ビット単位ずれて生成される。

こうすることにより、ディスクの傷の場合や、スピンド
ルモータに回転むらが生じた場合や、ディスクの互換に
よりデータを書込んだ装置と再生する装置との間でモー
タ回転数に差が生じた場合に、データ開始信号や再同期
信号が検出されなくなると、マイクロプロセッサ１０が
データ読取りのりトライを指示すべく遅延指令信号１０
０１を発生するので、順次セクタパルス２０１がビット
単位で遅延され、再同期信号が検出されるまでこれが繰
返されることになる。よって、データの再生が正確に行
われるのである。

免胛二３１ 以上述べた如く、本発明によれば、データ開始信号や再
同期信号の発生予測位置をビット単位でずらしつつ再読
取り制御が自動的に行われるので、データ開始信号の傷
があって検出できない場合や、モータの回転数の誤差に
より再同期信号が検出できない場合にも、正しくデータ
の再生が可能となるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は第１図
のブロックの動作を示すタイムチャートである。 主要部分の符号の説明 １・・・・・・セクタスタートマーク検出回路２・・・
・・・遅延制御回路

Claims (1)

【特許請求の範囲】
1. ディスク上のデータセクタの開始位置を検出してセクタ
   開始位置検出信号を発生する手段と、前記セクタ開始位
   置検出信号を外部制御信号に応じた量だけ遅延せしめる
   遅延手段と、前記遅延手段の出力に夫々応答して予め定
   められた期間後にデータ開始信号の予測位置を示す第１
   予測位置信号及びデータの再同期信号の予測位置を示す
   第２予測位置信号を夫々発生する手段と、これ等第１及
   び第２予測位置信号の夫々の発生タイミングにおいて前
   記データ開始信号及び前記再同期信号が非発生のときに
   前記遅延手段の遅延量を制御する制御手段とを含むこと
   を特徴とするディスク装置。