JPH0785610A - デジタル信号記録媒体再生装置 - Google Patents

Abstract

(57)【要約】 【目的】 再生されるメインデータを途切れさせること
なく、誤ったメインデータの読み直しが出来るように成
されたデジタル信号記録媒体再生装置において、メイン
データの連続性を確保してメモリへのメインデータの書
き込みを再開させる。 【構成】 メインデータの復号を復号処理手段１４によ
りビットクロックのみに同期させて行うとともに、ビッ
トクロックに同期して復調されるアドレスコードを基に
してアドレスコードの復調間隔より細分化された細分化
アドレスコードを細分化アドレス生成手段２５によりビ
ットクロックに同期させて生成し、細分化アドレスコー
ドの生成タイミングをメインデータの復号タイミングに
同期させる。それにより細分化アドレスコードを用いて
メモリ１９への書き込み再開のタイミングが検出できる
ようにしている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル信号が記録さ
れた信号記録媒体を再生するデジタル信号記録媒体再生
装置に係り、特に、デジタル信号の読み取り損じにおけ
る再生の途切れを防止したデジタル信号記録媒体再生装
置に関する。

【０００２】

【従来の技術】デジタル信号が記録された信号記録媒体
においては、ＣＤに代表される如く、メインデータ（Ｃ
Ｄ−ＤＡの場合はオーディオデータ）の他に経過時間等
の再生位置を示すアドレスコード（サブコーディング信
号のＱコード等）が記録されているものがある。このよ
うな信号記録媒体を再生する再生装置は、通常、前記ア
ドレスコードを用いて入力操作等により設定される目標
位置の検索を行うアクセス動作が出来るように成されて
いる。その為、このような再生装置においては、従来、
例えば特開平４−１８８４７２号公報に示される如く、
アクセス動作を利用して耐震性能を向上させて再生の途
切れを防止したものが知られている。前記再生装置は、
信号記録媒体を定格速度より高速で駆動することにより
信号記録媒体に記録されたデジタル信号をピックアップ
で高速に読み取るとともに、その読み取られたデジタル
信号を復号して得られるメインデータをメモリに一旦記
憶して該メモリから定格速度に合わせて読み出すことに
より前記メモリから読み出されるデータの伝送速度に比
べて該メモリに書き込まれるデータの伝送速度を高速に
し、ピックアップによる読み取り位置を戻す時間を確保
してそれによりデータの読み直しを可能にし、読み取り
損じに起因して再生が途切れるのを防止している。

【０００３】

【発明が解決しようとする課題】ところで、前述のデジ
タル信号記録媒体再生装置の如く、メモリ容量を有効利
用する為、メモリにメインデータのみを記憶するように
しているので、そのメインデータとアドレスコードとが
分離されており、かつ、復号されたメインデータが水晶
発振精度の基準クロックに同期されて伝送されるのに対
し、アドレスコードは信号記録媒体から読み取られたデ
ジタル信号から再生されるビットクロックに同期されて
検出されるので、メインデータとアドレスコードとの時
間的な関連性が一定ではない。その為、デジタル信号の
読み直しにより復号し直されたメインデータをメモリに
書き込む際に、既にメモリに書き込まれている最終のメ
インデータと連続性を採ることが困難であった。

【０００４】デジタル信号の読み直しが行われた際にメ
モリに書き込むメインデータの連続性を採る為に、従来
としては、例えば特開平５−２８３９号公報に示される
如く、メモリに書き込まれた最終のメインデータまでの
所定サンプル数のメインデータと読み直しにより新たに
得られたメインデータとの信号パターンを比較すること
により行っていたが、このような方法では信号記録媒体
の無信号時部分の継ぎの点で不利であるとともに、継ぎ
点の誤検出を防止する為には比較するサンプル数を多く
しなければならず、回路構成の簡略化の点で不利であっ
た。

【０００５】

【課題を解決するための手段】本発明は、前述の欠点に
鑑みて成されたもので、信号記録媒体から読み取られた
デジタル信号中のメインデータの復号を該デジタル信号
から再生されるビットクロックに同期させて行う復号処
理手段と、信号記録媒体の再生位置を示すアドレスコー
ドが復調される度に最新のアドレスコードが更新されて
記憶されるアドレスレジスタと、デジタル信号の読み直
しの必要が検出されたときに前記アドレスレジスタに記
憶されたアドレスコードを参照して再生位置を戻すアク
セス手段と、最新のアドレスコードを基にして次のアド
レスコードが復調されるまでの間を細分化させる為の細
分化アドレスコードをビットクロックに同期させて生成
する細分化アドレス生成手段とを備え、その細分化アド
レスコードを用いてメモリへの書き込み再開のタイミン
グを検出するようにしている。

【０００６】

【作用】本発明は、メインデータの伝送速度を定格速度
に戻す為に使用されるメモリにメインデータのみを記憶
するようにしたものにおいて、メインデータの復号をビ
ットクロックのみに同期させて行うとともに、ビットク
ロックに同期して復調されるアドレスコードを基にして
アドレスコードの復調間隔より細分化された細分化アド
レスコードをビットクロックに同期させて生成し、細分
化アドレスコードの生成タイミングをメインデータの復
号タイミングに同期させる。それによりメインデータの
復号タイミングと細分化アドレスコードの生成タイミン
グとの時間的な関係を一定にし、細分化アドレスコード
を用いることによりメモリへのメインデータの書き込み
を再開させるタイミングを認識できるようにして前記メ
モリに書き込まれるメインデータの連続性を採ってい
る。

【０００７】

【実施例】図１は本発明の一実施例を示すＣＤ方式対応
のデジタル信号記録媒体再生装置の回路ブロック図であ
る。同図において、１はＣＤ方式に準拠したディスク、
２はディスク１を回転させるスピンドルモータ、３は該
スピンドルモータ２の回転を制御し、ディスク１を線速
度一定で回転駆動する為のモータサーボ回路、４は光ビ
ームによりディスク１をトレースしてディスク１から信
号を読み取る為のピックアップ、５は該ピックアップ４
により読み取られた読み取り信号のＲＦ信号（高周波信
号）を増幅し、波形整形するＲＦアンプ、６は該ＲＦア
ンプ５を介して得られるＲＦ信号に応じて前記ピックア
ップ４を駆動し、ディスク１をトレースする光ビームを
ディスク１の信号面に合焦させるフォーカシング制御及
び前記光ビームをディスク１の信号トラックに追従させ
るトラッキング制御を行うとともに、前記ピックアップ
４をディスク１の径方向に送る送り制御を行うピックア
ップサーボ回路である。

【０００８】７はＲＦアンプ５により波形整形されてデ
ジタル信号として出力されるディスク１のＥＦＭ変調さ
れた記録信号からフレームの先頭を示すフレーム同期信
号を検出するとともに、ＥＦＭ復調を行う同期検出・Ｅ
ＦＭ復調回路、８は該同期検出・ＥＦＭ復調回路７によ
りＥＦＭ復調されたデジタル信号の中からサブコード信
号を分離し、該サブコード信号に含まれるＱコードを復
調するサブコード分離・Ｑコード復調回路、９は該サブ
コード分離・Ｑコード復調回路８により復調されたＱコ
ード中のディスク１の再生位置を示すアドレスコードが
一旦記憶されるアドレスレジスタ、１０は前記同期検出
・ＥＦＭ復調回路７によりＥＦＭ復調されたデジタルデ
ータの並び替えに使用される第１ＲＡＭ、１１は該第１
ＲＡＭ１０にデジタルデータを書き込むタイミング及び
デジタルデータを読み出すタイミングをそれぞれ制御す
る書き込みアドレス及び読み出しアドレスを発生する第
１ＲＡＭ制御回路、１２は前記第１ＲＡＭ１０によるデ
ジタルデータの並び替えにより復号されるメインデータ
の誤り検出・訂正を前記第１ＲＡＭ１０を利用して行う
誤り検出・訂正回路、１３は該誤り検出・訂正回路１２
により誤り訂正が不可能なメインデータをその前後に得
られたメインデータを参照して生成する補間回路であ
る。

【０００９】図中、一点鎖線により囲まれている同期検
出・ＥＦＭ復調回路７、サブコード分離・Ｑコード復調
回路８、アドレスレジスタ９、第１ＲＡＭ制御回路１
１、誤り検出・訂正回路１２、及び補間回路１３は、デ
ィスク１から読み取られたデジタル信号をデジタル信号
処理してメインデータやサブコードを復号する為のデジ
タル信号処理回路１４を構成している。

【００１０】１５はＰＬＬ回路により構成され、ＲＦア
ンプ５から出力されるデジタル信号から該デジタル信号
が有するビットに同期したクロックを再生するクロック
再生回路である。

【００１１】ここで、デジタル信号処理回路１４を構成
する各回路は、前記クロック再生回路１５により再生さ
れた再生クロックにより各信号処理が行われる。そし
て、第１ＲＡＭ制御回路１１から発生される書き込みア
ドレス及び読み出しアドレスは、前記再生クロックのタ
イミングに応じて発生されるので、ディスク１の回転速
度が変化した場合、ジッタを吸収することは出来ない
が、第１ＲＡＭ１０がオーバーフローすることが防止さ
れる。また、クロック再生回路１５から得られる再生ク
ロックは、ディスク１の回転速度に応じて発生するの
で、デジタル信号処理回路１４を構成する各回路は、デ
ィスク１からの信号読み取り速度に合わせて一般のＣＤ
プレーヤより高速に各信号処理が行われる。

【００１２】１６はディスクの再生方法、各種サーチ方
法及びピックアップ４のフォーカシング導入方法等、基
本的なプログラムが書き込まれており、種々の基本的な
動作制御を行うとともに、表示器（図示せず）を表示す
る制御や操作キー（図示せず）の入力制御を行うマイク
ロコンピュータで構成されたシステム制御回路である。
前記システム制御回路１６には、アドレスレジスタ９に
記憶されたアドレスコードを参照してピックアップサー
ボ回路６を介してピックアップ４によるトレース位置、
すなわち再生位置をディスク１の径方向に変位させるア
クセス制御を行うアクセス制御手段１７が備えられてい
る。

【００１３】１８はデジタル信号処理回路１４により復
調されたシリアルデジタル信号のメインデータをパラレ
ルデジタル信号に変換するシリアル・パラレル変換回
路、１９は該シリアル・パラレル変換回路１８から出力
されるメインデータが一旦記憶される第２ＲＡＭ、２０
は該第２ＲＡＭ１９へのメインデータの書き込みを制御
する書き込みアドレスを発生するとともに、前記第２Ｒ
ＡＭ１９からのメインデータの読み出しアドレスを発生
する第２ＲＡＭ制御回路、２１は水晶振動子２２を用い
て水晶発振精度の基準クロックを発生する基準発振器で
ある。

【００１４】ここで、第２ＲＡＭ制御回路２０から発生
される書き込みアドレスは、クロック再生回路１５から
の再生クロックに同期して発生され、一方、前記第２Ｒ
ＡＭ制御回路２０から発生される読み出しアドレスは、
基準発振器２１からの基準クロックに同期して発生され
るとともに、ディスク１にメインデータを記録する際の
サンプリング周波数に合わせて発生される。その為、第
２ＲＡＭ１９へのメインデータの書き込みタイミングが
前記第２ＲＡＭ１９からのメインデータの読み出しタイ
ミングに比べて高速になり、また、前記第２ＲＡＭ１９
によりメインデータの出力タイミングにおけるジッタ成
分が吸収される。

【００１５】２３は誤り検出訂正回路１２からのメイン
データの訂正不可を示す訂正不可信号の発生状況を検出
し、その発生状況で補間回路１３の補間能力を超えるこ
とを判断することにより第２ＲＡＭ１９へのメインデー
タの書き込み中止及び再開を行うタイミングを検出する
書き込み検出回路であり、第２ＲＡＭ制御回路２０が書
き込みアドレスを発生する判断の為の検出出力を発生す
る。また、前記書き込み検出回路２３は、補間回路１３
の補間能力を超えたとき、及び第２ＲＡＭ制御回路２０
により第２ＲＡＭ１９のオーバーフローが検出されたと
きにメインデータの書き込みを中止する旨の書き込み中
止用検出出力を発生し、その検出出力によりアクセス制
御手段１７によるアクセス動作を開始させる。

【００１６】２４はクロック再生回路１５からのビット
クロックを用いてデジタル信号処理回路１４により復号
されたメインデータを再生処理するのに必要な各種パル
スを生成するパルス生成回路である。

【００１７】２５はアドレスレジスタ９に記憶されたア
ドレスコードを基にして次のアドレスコードが得られる
までの間を細分化させる為の細分化アドレスコードを生
成するアドレス生成回路である。前記アドレス生成回路
２５は、アドレスレジスタ９に新規にアドレスコードが
記憶されるタイミングでリセットされるカウンタを備
え、パルス生成回路２４により生成された所定のパル
ス、例えばメインデータ（オーディオデータ）のステレ
オ信号の左及び右チャンネルデータに対応して信号レベ
ルが反転されるＬＲクロックをカウントするように成さ
れており、元となるアドレスコードにそのカウント数を
加算したタイムコードを細分化アドレスコードとして発
生する。そして、前記アドレス生成回路２５により生成
される細分化アドレスコードは、書き込み検出回路２３
により第２ＲＡＭ１９へのメインデータの書き込み再生
を行うタイミングを検出する為の判断要素として用いら
れる。

【００１８】２６は第２ＲＡＭ１９から読み出されるパ
ラレルデジタル信号のメインデータをシリアルデジタル
信号に変換するパラレル・シリアル変換回路、２７は該
パラレル・シリアル変換回路２６から出力されるメイン
データをアナログ信号に変換するＤ／Ａコンバータであ
る。

【００１９】次に動作に付いて説明する。モータサーボ
回路３には、ＲＦアンプ５を介して得られるデジタル信
号とクロック再生回路１５から得られる再生クロック及
び基準発振器２１から得られる基準クロックとが供給さ
れ、前記モータサーボ回路３はデジタル信号中の最短パ
ルスのパルス幅を検出して、そのパルス幅が所定の長さ
になるようにスピンドルモータ２を速度制御し、その上
で再生クロックと基準クロックとを各々分周した信号を
位相比較して前記スピンドルモータ２に位相サーボをか
ける。このようにしてディスク１は、定格の線速度より
高速の所定の線速度で回転される。

【００２０】一方、ピックアップ４から投射される光ビ
ームによりディスクがトレースされると、ディスクに記
録された信号は、前記ピックアップ４により読み取ら
れ、ＲＦ信号（高周波信号）としてＲＦアンプ５に供給
される。前記ＲＦ信号は、前記ＲＦアンプ５により増幅
され、波形整形されてデジタル信号としてデジタル信号
処理回路１４に供給される。前記デジタル信号処理回路
１４は、前記デジタル信号を復調し、該デジタル信号に
含まれている種々のデータを抽出するとともに、抽出さ
れたメインデータ（オーディオデータ）は誤り検出及び
誤り訂正処理が行われ、かつ欠落したメインデータの補
間が行われる。そして、前記デジタル信号処理回路１４
から出力されるメインデータは、シリアル・パラレル変
換回路１８によりシリアルのデジタル信号からパラレル
のデジタル信号に変換された後、第２ＲＡＭ制御回路２
０からの書き込みアドレスに応じて第２ＲＡＭ１９に書
き込まれる。また、前記第２ＲＡＭ１９に書き込まれた
メインデータは、前記第２ＲＡＭ制御回路２０からの読
み出しアドレスに応じて読み出され、そのメインデータ
は、パラレル・シリアル変換回路２６によりパラレルの
デジタル信号からシリアルのデジタル信号に変換され
る。そして、前記パラレル・シリアル変換回路２６から
出力されるメインデータは、Ｄ／Ａコンバータ２７によ
りアナログ信号に変換されるとともに、ステレオの左及
び右のチャンネル成分に分離され、それぞれ後段のオー
ディオ回路（図示せず）に供給される。

【００２１】ここで、デジタル信号処理回路１４を構成
する各回路は、クロック再生回路１５により再生される
ビットクロックにより作動されるので、シリアル・パラ
レル変換回路１８に入力されるメインデータはビットク
ロックに同期しており、ディスクの回転変化により生じ
るジッタ成分を含んでいる。

【００２２】しかしながら、シリアル・パラレル変換回
路１８を介したメインデータは、ビットクロックに同期
したタイミングで第２ＲＡＭ１９に書き込まれた後に水
晶発振精度の基準クロックに同期したタイミングで前記
第２ＲＡＭ１９から読み出されるので、該第２ＲＡＭ１
９によりジッタ成分が吸収されることになり、Ｄ／Ａコ
ンバータ２７に入力されるメインデータにはジッタ成分
が含まれない。

【００２３】また、第２ＲＡＭ１９へのメインデータの
書き込みタイミングは、デジタル信号処理回路１４から
のメインデータの出力タイミングに合わせて高速にして
あるが、前記第２ＲＡＭ１９からのメインデータの読み
出しタイミングは、ディスクにメインデータを記録する
際のサンプリング周波数でメインデータが読み出される
ように前記第２ＲＡＭ１９への書き込みタイミングに比
べて低速にしてある。その為、メインデータは定格速度
で正常に再生される。

【００２４】ところで、外部からの衝撃や揺動、あるい
はディスクの傷や汚れによりピックアップ４によるディ
スク１の信号読み取りが正しく行われなくなると、誤り
検出・訂正回路１２によりメインデータの誤り訂正が出
来ず、該誤り検出・訂正回路１２から訂正不可信号が発
生される。そして、その訂正不可信号が補間回路１３の
補間能力以上連続して発生されると、書き込み検出回路
２３によりメインデータを書き込むのに不適な状態であ
ることが検出され、第２ＲＡＭ制御回路２０により第２
ＲＡＭ１９にメインデータが書き込まれるのが停止され
る。

【００２５】一方、書き込み検出回路２３によりメイン
データの書き込み不適状態が検出されると、アクセス制
御手段１７が作動され、アドレスレジスタ９に記憶され
たアドレスコードを参照してピックアップ４はディスク
１の読み取りが正しく行われなかった位置をトレースし
直すように制御され、復号が行えなかったメインデータ
の復号のし直しが試みられる。

【００２６】また、書き込み検出回路２３によりメイン
データの書き込み不適状態が検出されると、該書き込み
検出回路２３はその時点でアドレス生成回路２５により
生成された細分化アドレスコードを取り込み、その細分
化アドレスコードを参照してメインデータの書き込み再
開のタイミングを検出する状態になる。そして、前記書
き込み検出回路２３は、取り込んだ細分化アドレスコー
ドと同一の細分化アドレスコードが再びアドレス生成回
路２５により生成されるのを検出し、その検出が行われ
たときにメインデータの書き込みを再開するのに適切な
タイミングであるとしてその旨の検出出力を第２ＲＡＭ
制御回路２０に発生する。その為、前記第２ＲＡＭ制御
回路２０により第２ＲＡＭ１９にメインデータが書き込
まれるのが再開される。

【００２７】この場合、メインデータの復号タイミング
がビットクロックに同期しているとともに、アドレス生
成回路２５による細分化アドレスコードの生成タイミン
グもビットクロックに同期しているので、メインデータ
の復号タイミングと細分化アドレスコードの生成タイミ
ングとの時間的な関係が一定となる。その為、復号が行
えなかったメインデータに対応する細分化アドレスコー
ドを検出してメインデータの書き込みを再開することに
より第２ＲＡＭ１９に書き込まれるメインデータの連続
性を採ることが出来る。

【００２８】ところで、第２ＲＡＭ１９へのメインデー
タの書き込みタイミングは、ディスク１が回転される線
速度に合わせて高速にしてあるが、前記第２ＲＡＭ１９
からのメインデータの読み出しタイミングは、ディスク
１にメインデータを記録する際のサンプリング周波数に
合わせて前記書き込みタイミングに比べて低速にしてあ
る。その為、復号が行えなかったメインデータの復号の
し直しの為のディスク１の読み直し動作を行う時間が確
保出来る。

【００２９】したがって、外部からの衝撃や揺動により
メインデータの復号が行えなかった場合の如く、ディス
ク自体の問題でない場合は、第２ＲＡＭ１９からメイン
データの読み出しを継続している状態でディスク１の読
み直し動作を行うことにより再生を途切れさせることな
く、正しいメインデータを復号し直すことが出来る。

【００３０】一方、ディスク１の傷や汚れ等のディスク
自体の問題である場合は、ディスク１の読み直し動作を
行っても正しいメインデータを復号し直すことが出来
ず、誤り検出・訂正回路１２から再び訂正不可信号が発
生される。その為、書き込み検出回路２３によりメイン
データの書き込み不適状態が継続して検出され、第２Ｒ
ＡＭ１９にメインデータが書き込まれるのが停止され続
けるとともに、再びディスク１の読み直し動作が行われ
る。この状態が続くと、第２ＲＡＭ１９内のメインデー
タは消費されていくのみであり、第２ＲＡＭ制御回路２
０によりやがて第２ＲＡＭ１９内のデータ備蓄量が空に
近い所定量以下になることが検出される。その検出が行
われると、ディスク１の読み直し動作が中止され、復号
が行えなかったメインデータ部分を飛び越してピックア
ップ４による信号読み取りが行われるようになるととも
に、書き込み検出回路２３からメインデータの書き込み
を再開させる検出出力が第２ＲＡＭ制御回路２０に発生
される。

【００３１】したがって、この場合、ディスク１上の読
み取れない箇所を飛ばして再生が継続される。ところ
で、前述した如く、第２ＲＡＭ１９からのメインデータ
の読み出しタイミングは、該第２ＲＡＭ１９へのメイン
データの書き込みタイミングに比べて低速である。その
為、正常な再生が行われている場合、再生に伴って第２
ＲＡＭ１９のデータ備蓄量が増加してゆき、やがて該第
２ＲＡＭ１９がオーバーフロー状態になる。このオーバ
ーフロー状態になった際において、第２ＲＡＭ制御回路
２０によりそのことが検出され、書き込み検出回路２３
によりメインデータの書き込み不適状態が検出される。
この場合、メインデータの復号が行えなかった場合と同
様に、アクセス制御手段１７が作動され、その時点でア
ドレスレジスタ９に記憶されている。オーバーフロー状
態の発生時に対応するアドレスコードを参照して第２Ｒ
ＡＭ１９に書き込めなかったメインデータ部分のディス
ク１の読み直しが行われる。そして、その間に第２ＲＡ
Ｍ１９のデータ備蓄量が減少されてゆき、前記ディスク
１の読み直しが繰り返されることによりやがて前記第２
ＲＡＭ１９のデータ備蓄量が空に近い所定量以下になる
と、書き込み検出回路２３はアドレス生成回路２４によ
り生成され、メインデータの書き込み不適状態を検出し
た時点で取り込みが行われた細分化アドレスコードと同
一の細分化アドレスコードが再びアドレス生成回路２５
により生成されるタイミングの検出を開始する。

【００３２】書き込み検出回路２３によりその検出が行
われると、その旨が第２ＲＡＭ制御回路２０に伝達さ
れ、該第２ＲＡＭ制御回路２０により第２ＲＡＭ１９に
メインデータが書き込まれるのが再開される。そして、
書き込み検出回路２３により取り込まれた細分化アドレ
スコードと同一の細分化アドレスコードの検出を行うこ
とにより第２ＲＡＭ１９に書き込まれている最終のメイ
ンデータに連続するメインデータが復号されたことが検
出されるので、第２ＲＡＭ１９へのメインデータの書き
込みを再開することによりメインデータの連続性が確保
される。

【００３３】ここで、アドレス生成回路２５により生成
される細分化アドレスコードは、パルス生成回路２４に
よりメインデータの復号タイミングに対応して生成され
ているクロックパルスを用いており、ディスク１に記録
されているアドレスコードを前記クロックパルスに同期
させて等分に細分化した精度であるので、ディスク１に
記録されているアドレスコードが復調される間隔より細
かい単位ごとにメインデータを取り扱うことが出来、第
２ＲＡＭ１９の記憶容量を有効に使用することが可能で
あるとともに、第２ＲＡＭ１９に書き込まれている最終
のメインデータに連続するメインデータの検出が確実で
ある。

【００３４】

【発明の効果】以上述べた如く、本発明に依れば、メモ
リから読み出されるデータの伝送速度に比べ該メモリに
書き込むデータの伝送速度を高速にすることにより誤っ
たメインデータの読み直しが可能なデジタル信号記録媒
体再生装置において、メインデータの読み直しが行わ
れ、前記メモリへのメインデータの書き込みの再開を行
う際に、信号記録媒体に記録されているアドレスコード
の復調間隔をビットクロックに同期させて等分に細分化
した細分化アドレスコードを用いているので、前記メモ
リに書き込まれている最終のメインデータに連続するメ
インデータの検出が容易で確実であるとともに、メイン
データの信号パターンに関係なく前記メモリに書き込む
メインデータの連続性を確実に採ることが出来る。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路ブロック図であ
る。

【符号の説明】

４ ピックアップ ７ 同期検出・ＥＦＭ復調回路 ８ サブコード分離・Ｑコード復調回路 ９ アドレスレジスタ １０ 第１ＲＡＭ １２ 誤り検出・訂正回路 １４ デジタル信号処理回路 １５ クロック再生回路 １６ システム制御回路 １７ アクセス制御手段 １９ 第２ＲＡＭ ２０ 第２ＲＡＭ制御回路 ２３ 書き込み検出回路 ２４ パルス生成回路 ２５ アドレス生成回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 再生するデータをメモリに一旦記憶して
   該メモリから定格速度に合わせて読み出すとともに、信
   号記録媒体に記録されたデジタル信号の高速読み取りや
   信号圧縮等により前記メモリから読み出されるデータの
   伝送速度に比べ該メモリに書き込むデータの伝送速度を
   高速にすることにより誤ったデータの読み直しが可能な
   デジタル信号記録媒体再生装置であって、信号記録媒体
   から読み取られたデジタル信号が有するビットに同期し
   たビットクロックを再生するクロック再生回路と、信号
   記録媒体から読み取られたデジタル信号中のメインデー
   タの復号を前記クロック再生回路からのビットクロック
   に同期させて行う復号処理手段と、信号記録媒体の再生
   位置を示すアドレスコードを復調するアドレス復調手段
   と、該アドレス復調手段により復調される最新のアドレ
   スコードが更新されて記憶されるアドレスレジスタと、
   デジタル信号の読み直しが必要になったことを検出する
   検出手段と、該検出手段によりデジタル信号の読み直し
   の必要が検出されたときに前記アドレスレジスタに記憶
   されたアドレスコードを参照して再生位置を戻すアクセ
   ス制御手段と、最新のアドレスコードを基にして次のア
   ドレスコードが復調されるまでの間を細分化させる為の
   細分化アドレスコードをビットクロックに同期させて生
   成する細分化アドレス生成手段とを備え、前記細分化ア
   ドレスコードを用いて前記メモリへの書き込み再開のタ
   イミングを検出するようにしたことを特徴とするデジタ
   ル信号記録媒体再生装置。