JPS63193184A - マトリクス表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶などを用いたマトリクス表示装置の駆動
法に係り、特に、上下２分割表示パネルの駆動法に関す
る。

〔従来の技術〕

液晶などを用いた時分割マトリクス表示装置では、走査
ライン数を多くすると、コン１−ラストが低下するとい
う欠点がある。これをＭ’ｄ１するため、いくつかの提
案がなされている。

その第１は１例えば、特公昭５フ一３３７！１８号公轢
に記載のように、１本の走査電極中に複数個の信）電極
が対向して８ｉ！ｒ’ｉ：した、いｂゆる多重マトリク
ス駆動法を用いて駆Ｗｒするものである。しかし。

この装ＦＣでは、電極、特に信号電極の構造が複雑で、
また、（′ａ号の転送方法にも問題があった。

第２の従来例としては、−特公昭５２−１９９６０号が
ある。この例では、マトリクス表示パネルの列電極を上
下２分割し、上部と下部の走査を同時に行って、みかけ
上の走査ライン数を減らしている。

しかし、この例では、一画面分のデータを保持している
画像メモリが必要であり、コストが亮くなるという欠、
−ｐがある。

〔発明が解決しようとする問題点〕

上記従来の技術では、電極柄造及び周辺駆動回路の構成
についての配慮がされておらず、結果的に表示品質が向
上するが１表示装置としての価格が高くなるという問題
があった６ 本発明の目的は９表示品質を低下することなく。

かつ、周辺回路コスト・が安価な表示装置の駆動法上記
口的は、列電極を上下２分割し、かつ行電極を共通に接
続して、上下同時に駆動して表示すす るマトリクス表示パネルと１表示容量の−の容量の画像
メモリを制御することにより、達成さ九る。

〔作用〕

マトリクス表示装置の表示画面を上下２分割して駆動す
るときの表示周期は、−フレーム周期である。

表示容量の−の容量の画像には１表示するタイミング以
前のフレームの前半又は後半の画像データが記憶されて
いる。そして２表示するーフレーム周期では、一方の列
ｆｆｉ極ドライバには、リアルタイムで画像データ信号
を転送すると同時に、他方の列電極ドライバには、これ
より前のフレームで記憶していたフレームの前半又は後
半の画像デ→りを読出して転送して表示する。

このとき１画像メモリは１画像データを読出した直後に
、表示に使われるリアルタイムの画像データが記憶され
るように制御される。

そして、次の表示λ′η期では、他方の列電極ドライバ
にリアルタイムの画像データを転送し、一方の列ｆｆｉ
！ドライバには、それ以前の一フレームで記憶された画
像データを転送する。このときも。

リアルタイムの画像データは、読出しの直後に順次記憶
される。

この動作が繰返し行い１表示画面の上半部と下半部を同
時に駆動することにより、みかけ上の走査ライン数が少
なくなるので、表示品質が低下することなく、良好な表
示が得られ、又２画像メモりの容量が表示容量の−にな
るので１周辺回路コストが安くなる。

未来画面をｎ分割（ｎ≧２）した場合には、−の容量の
メモリが（ｎ−１）個必要となるが、表示品質の向上が
図れる。

〔実施例〕

本発明では、液晶を用いた表示装置の実施例について述
べる。

以下、第１の実施例について、第１図、第２図及び第３
図により説明する。

第２図は、液晶パネルの電極構成と、そのドライバ回路
を示したものである。

液晶パネル１の列電極基板２の電極は、上下に２分割し
ている。一方１行電極基板３側では、上下に２分割した
画面に対応して、行電極間の接続Ｘ　　　　　　　　　
　　　　　　　ｊｔ・・・というように電気的に接続す
る。

この構成の液晶パネルの駆動は１行電極ドライバ３１か
ら、上下画面の共通の走査信号ＶＸＲを印加すると同時
に、上下の列電極ドライバ２１Ｕ及び２１Ｌから表示電
圧信号を印加し、線順次駆動する。

第３図は１表示装置の駆動回路楕成例、第１図は、その
駆動タイミングである。

第３図において、液晶パネル１は、Ｘ行ｘｙ列の表示容
量をもつものである。したがって、折重極ドライバ３１
の出力数は一本である。

行ｆｌｉ極ドライバ３１１列電極ドライバ２ＬＵ及び２
１Ｌは、水平同期信号Ｈ，垂直同期信号Ｖ及びデータ転
送りロックＣＫの制御信号と１画像データ信号Ｄυ＋Ｄ
Ｌにより線順次駆動される。

ビデオ信号ＶＤは、シリアル（Ｊ号であり、ランダムア
クセスメモリ（ＲＡＭ）５に入力するとともに、２つの
セレクタスイッチ４１Ｕ及び４ＬＬに入力する。

ットの記憶容量のメモリであり、この書込み及び読出し
は、Ｒ／Ｗ信号で制御される。また、セレクタスイッチ
４１Ｕ及び４１Ｌは、Ｓ（ご号により制御される。

第１図は、第３図の回路の動作タイミングを示したもの
である。

本図では、連続してくるビデオ信号Ｖｃのフィールドを
Ｎ−１，Ｎ、Ｎ＋１．・・・とじ、各フィールドでの画
面の上半分の画像信号をＵ、下半分の画像信号をＬで表
わす、さらに、ラインの信号は。

２　で表わす、さらに、画素単位でのデータをＤ　＊　
ｘ　ｔ　ｙで表わす、したがって１例えばフィールドＮ
における１行目の信号ａ　は、ＵＮの最初の侶工 初の信号である。

本実施例では、説明の都合上、（Ｎ−１）フィールドの
後半の画像信号Ｌ　Ｎ−１が、すでにＲＡＭ　５に記憶
されているものとする。

Ｎフィールドの前半の期間ｔｏ＝ｔｘでは、以ツチ４１
Ｕはビデオ信号Ｖｏ側を導通にし、他方のセレクタスイ
ッチ４１Ｌは、ＲＡＭ５からの出力信号を導通にしてお
く、シたがって、主画面用の列電極ドライバ２１Ｕには
、ビデオ（ε号Ｖｏがリアルタイムで入力して、図に示
す走査信号ｖｘに同期して１表示パネルの上側面を駆動
して表示する。

９一方、下両面用の列電極ドライバ２ｉＬには、ＲＡＭ
５から読出した（Ｎ−１）フィールドの画像信号ＬＩＩ
−ｚ　を入力する。このとき、ＲＡＭ５には、ＬＮ−１
のｍ像信号を読出した直後に、上記上画面列ｉｎドライ
バ２１Ｕに入力するリアルタイムの画像信号を画素単位
で書込む、すなわち、画素単位でＲＡＭ５の読出しと書
込みを制御する。

第４図は１画素単位でのＲＡＭ５の制御タイミングと表
示データとのタイミングの関係を示したちのである。

したがって、ＲＡＭ５の内容は、ＵＮの終点ｔ！間１Ｆ
の−の時間を周期と発生するので、ｔｏ〜ｔ！では、Ｎ
フィールドの前半と、（Ｎ−１）フィールドの後半の画
面が合成された画面が表示されることになる。しかし１
通常、動画表示の場合には、（Ｎ−１）フィールリド目
とＮフィールド目の画面は、はとんど同じと、考えて良
いので５表示に不自然さはない。

次に、Ｎフィールドの後半の期間ｔｚ−ｔｚでは、セレ
クタスイッチ４ＬＵ及び４１ＬをＳにより切替えて、ｔ
ｏ＝ｔｚの場合と反対のデータ信号を入力する。すなわ
ち、列ｆｆ１Ｍドライバ２１Ｕには、ＲＡＭ５の出力イ
δ号１列電極ドライバ２１Ｌには、リアルタイムビデオ
信号ＶＤを入力する。

ＲＡＭ５の動作は、この期間ｔ１〜ｔｚにおいても、前
記ｔｏ＝ｔｘの期間におけるＲＡＭの動作と全く同じで
２画素単位での読出しと書込みが交互に行われ、ＲＡＭ
５の内容は時間ｔ２でＮフィールドの後半の画像信号Ｌ
ｓに書き代わる。

ドＮの画面が表示されることになる。

以上の動作と（Ｎ＋１）フィールド以降でも操返し、こ
れにより１表示が可能となる。

本実施例により、表示品質を損うことなく１画像メモリ
の容量を表示容量の１／２にすることができる。

次に本発明の第２の実施例について述べる。

第５図は、液晶パネル１の電極構造を示したものである
０列ｒｉ極基板２の電極構造は、前述の第１の実施例と
全く同じで上下２分割しており、各ｆｆｌ極は１列電極
ドライバ２１Ｕ及び２１Ｌに電気的に接続しである。

一方１行電極基板３の電極は、コの字形の電極Ｐｙｆ造
をとっている。すなりち１行？［のＩＬとＱｘ＊Ｑ２と
Ｑｘ−ｓ　ｔ・・・というように電極間を電気的に接Ｈ
する。したがって、行電極ドライバ３１の出力により、
ρ１とＱＸ　＋　ＱＬとＱｘ−１ｖ・・・が同時に選択
される。

この電匝郁造の液晶パネルをＦ！Ｂ動する回路の構成は
、第２図と全く同じなので省略する。ただし、行ｆｆｉ
？？ドライバ３１はデータシフト方向が自由に変えられ
るものを使用する。

第６図及び第７図は、制御及び駆動タイミングを示した
ものである。ここでも、ＲＡＭ’５には。

（Ｎ−１）フィールドの後半のホ像信号Ｌ　ｒｓ　−ｔ
が記憶されているものとする。

まず、Ｎフィールドの前半ｔｏ”ｔｉでは、以下の動作
を行う３ 上画面の画像データＵＮは、前記第１の実施例と全く同
じで、ビデオ４８号Ｖｏがリアルタイムで列ｔｔｔｉド
ライバ２１Ｕに入力して表示する。

一方１列電極ドライバ２１Ｌには、（Ｎ−１）フィール
ドの後半の画像信号ＬＮ−１をＲＡＭ５から読出して、
入力するが、このときには２図に示すように、前記！Ｆ
Ｓ１の実施例とは逆に、Ｌｓ−ｔの最終ラインから順次
読出す。

したがって、この期間では、画面の最上部と最下部から
順次選択されると同時に、これに対応した画像データが
入力され、表示が行われる。

第７図は、ＲＡＭ５の制御タイミングを示したものであ
る１本実施例でも、ＲＡＭ５の読出しとリアルタイムの
画像データの書込みが画素毎に交互に行われる。ただし
、ＲＡＭ５に記憶されている画像データＬ＋＋−ｚの読
出しの順序は１ｇ　　。

χ 次にｔ１〜ｔ２の期間では２次の動作を行う。

この期間における行電極の選択順序は、第６図に示すよ
うに１画面の中央から行う、この動作は、行＞！［ドラ
イバ３１に内蔵したシフトレジスタのデータシフト方向
を切替えることによって、容易にできる。

一方、列電極ドライバ２１Ｕには、ＲＡ、　Ｍ、　５が
らの画像データＵＮ　を入力するが、このときにも。

Ｕｓの最終ラインからデータを順次読出すことにする。

また、列電極ドライバ２　Ｌ　Ｌには、ビデオ信号Ｖｏ
をリアルタイムで入力する。なお、　ＲＡＭ５の読出【
）及び書込みの動作は、第７図に示すように、全く同じ
なので、省略する。

以上に述べた動作を（Ｎ＋１）フィールド以降繰返すこ
とにより、表示動作を行うことができる。

本実ＩＭ鍔によれば１行電極の接続を容易に基板内で接
続することができるので、液晶パネルのコストが安くす
ることができる。

次に、第８図、Ｆ９図及び第１０図を用いて、第３の実
施例について説明する。

第８図は、液晶パネル１の電極構造と行電極ドライバ３
１及び列電極ドライバ２１υυ、２１ｔ＋１、。

２１Ｌυ、２１ＬＬとの電気的接続を示したものである
。

液晶パネル１は、第１及び第２の″Ｘ：施例をさらに２
分割、すなわち４分割したものである０行電極側は、４
分割に対応して、それぞれ図のように結線され１行電極
ドライバ３１の出力にＦ！！続されている。

一方９列電極Ｙυυ＊　Ｙｕｔ、＋　ＹＬＵ、　ＹＬ、
Ｌ、は、上下方向に４分割されており、それぞれ列電極
ドライバ２１ｕｕ、　２１ＵＬ、　２１ｂυｐ　２　Ｉ
ＬＬに接続されている。

第９図は、第８図の液晶パネルを駆動する回路構成図、
第１０図は、そのタイミング説明図である。

第９図において、５１　（Ｍｌ）、５２　（Ｍ２）。

５３（Ｍ３）は、液晶パネルの表示容量の１／４の２口
容量をもつランダムアクセスメモリ（＋ＩＡＭ）である
、また、４５〜４７は、４チヤンネルのセレクタであり
、制御信号ｓｔ　＝Ｓ４により、ビデオ信号ＶＤと、３
個のメモリからの出力信号の１つをセレクトして、それ
ぞれ１列電極ドライバ２１ｕｕ、　２１ｕｔ、ｅ　２１
ＬＵＩ　２　ＩＬＬに入力する。

第１０図はこの回路の制御タイミングを示したものであ
る。

本実施例では、■フレーム期間ｔＦを時間的に４分割し
て駆動するので、行ｆＲＮドライバ３１からの選択信号
Ｖχは、　Ｖｘ＋、　Ｖｙｚ＋　　・・、Ｖｘ−のよう
に線順次で出力する。

メモリの動作及び画像データ転送の順序に次のようにな
る。

説明の都合上、ここでも、前記第１．第２の実施例と同
様、（Ｎ−１）フィールドの１ｌｉｉ像データのうち、
メモリＭ、　１　、　Ｍ　２　、　Ｍ３　Ｌニーは　＠
Ｎ’″１゜（Ｑｋ″″Ｊ　、　（ＪＩＮ−１のデータが
記憶されているものとする。

さて、ＮフィールドのｔＯ〜ｔ！の期間では、制御信号
８１〜Ｓ４により、セレクタ４５−４８の出力は、それ
ぞれ、４５はビデオ信号Ｖｏがダイレクトに、また、４
６は、Ｍｌの出力、４７はＭ２の出力、４８はＭ３の出
力がセレクトされて出力し、各々の列電極ドライバの入
力となり１表示動作が行われる。

このとき、同図破線で示すように、メモリＭ１には、前
記実施例と全く同様の動作で、■Ｎ″″工の信号が読出
されると同時に、■Ｈの信号が書込まれる。したがって
、ｔｚの時点では、ＭＬには■”　、Ｍ２には■Ｎ″″
１１Ｍ３には■Ｎ−１のデータが書込まれている。

次にｔｘ’−ｔ、ｘの期間では、制御信号５１〜Ｓ４に
より、ビデオ信号がセレクタ４６の出力となり、他のセ
レタクでは、４５がＭｌの出力。

４゛７がＭ２の出力、４８がＭ３の出力が出力となり１
列電極ドライバに入力して表示する。なお、前記同様に
し゛〔、この期間では、メモリＭ２に■）＋のデータが
書込まれる。

そして１以上の動作を１．以降繰返すことにより、表示
が可能となる。

本実施例では、前記実施例に比し、駆動走査ライン数が
少なくなるので、表示品質が向上する。

以上に述べた実施例では、表示画面を２及び４分割した
場合について述べたが、ｎ分割にした場合でも同じ方式
により容易に拡張できる。

〔発明の効果〕

本発明によれば、時分割線順次マトリクス表示装置の列
電極をｎ分割し、（ｎ−１）個のメモリを用いて駆動す
ることができるので１表示品貿の向上及びメモリ節減の
効果がある。

【図面の簡単な説明】

第１図は１本発明第１の実施例の動作タイミング図、第
２図は、第１実施例の液晶パネル電極溝・造とドライバ
接続図、第３図は、第１実施例の駆動回路構成図、第４
図は、第１実施例のメモリ動作タイミング図、第５図は
第２の実施例の液晶パネル電極構造とドライバ接続図、
第６図は、第２実施例の動作タイミング図、第７図は、
ｆ５２実施例のメモリ動作タイミング図、第８図は、第
３の実施例の液晶パネルの電＃＠構造とドライバ接続図
、第９図は、第３実施例の駆動回路構成図、第１０図は
第３大旅例の動作タイミング図である。 １・・・液晶パネル、５・・・ランダムアクセスメモリ
。 も２−図 来３凹 第４−図 来Ｓ日 帛８区 高９区 ｑ。 躬１０口

Claims (1)

【特許請求の範囲】
1. １、連続してくる画像データ又はリフレッシュメモリか
   ら読出した画像データを受信して、行電極（Ｉ行）と列
   電極（Ｊ列）の交差部に画素が形成されるマトリクス表
   示パネル、ｎ行（２≦ｎ≦Ｉ／２）の上記画素に対応す
   る上記行電極を一定期間に同時に選択する選択信号を上
   記行電極に印加する行電極駆動回路、Ｉ／ｎ行×Ｊ列の
   画像データを記憶する（ｎ−１）個のリフレッシュメモ
   リ、該リフレッシュメモリから読出した（ｎ−１）行の
   画素に対応する画像データ又は画像データの一つを選択
   するｎ個の選択回路、該選択回路からの画像データに基
   づいて上記列電極に表示信号を印加するｎ個の列電極駆
   動回路よりなることを特徴とするマトリクス表示装置。