JPS6319045A - メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメモリ装置に係り、例えばインサーキットエミ
ュレータに適用して有効な技術に関するものである。

〔従来技術〕

マイクロコンピュータ応用機器の開発において、その応
用システムのデバッグやそのシステムに詳細な評価を与
えるため、インサーキットエミュレータを用いることが
できる。

斯るインサーキットエミュレータは、ソフトウェア開発
用の親計算機などのシステム開発装置と、開発中の応用
機器との間に接続・され、その応用機器に含まれるマイ
クロコンピュータ（ターゲットマイクロコンピユー）の
機能を代行する一方でデバッガーとしての機能を持ち、
詳細なシステムデバッグを支援するマイクロコンピュー
タシステムの開発ツールである。

従来のインサーキットエミュレータは、例えば昭和５９
年１１月３０日オーム社発行のｒＬＳＩハンドブックＪ
　Ｐ２Ｓ５乃至Ｐ５６３に記載されるように、ターゲッ
トマイクロコンピュータの機能を代行するエミュレーシ
ョン用のスレーブマイクロコンピュータが設けられると
共に、エミュレーションや各種デバッグ機能を実現する
ためのエミュレーション制御部、ブレークポイント制御
部、トレースメモリ部、及びそれらの制御を司るための
マスクマイクロコンピュータなどが内蔵されて成る。

斯るインサーキットエミュレータは、その本体から延長
されたケーブルの先端が応用機器に含まれるターゲット
マイクロコンピュータ用ソケットに結合されることによ
り、上記スレーブマイクロコンピュータがターゲットマ
イクロコンピュータの機能を代行するようなエミュレー
ション機能を備える。更に、エミュレーション実行中に
各種データやステータス信号などをサンプリングし、そ
れをトレースメモリなどに格納するトレース機能や、ス
レーブマイクロコンピュータによる応用機器の制御動作
を停止させるブレーク機能などの各種デバッグ機能が備
えられている。

ところで、インサーキットエミュレータにおいて、応用
器機側空間に割り当てられたプログラムメモリやトレー
スメモリなどのメモリに対するマスタマイクロコンピュ
ータによるリード・ライト動作は、エミュレーション動
作即ち応用器機側のプログラムの実行を一時的に停止さ
せた状態で行なうようになっている。例えば、スレーブ
マイクロコンピュータの応用器機に対するプログラムの
実行中に所定時間毎に斯るプログラムの実行に対して待
ち状態を作り、そのとき必要に応じてマスタマイクロコ
ンピュータにメモリのリード・ライト動作を可能とする
。

〔発明が解決しようとする問題点〕

しかしながら、本発明者等の検討によれば、上記したエ
ミュレーション動作の実行中に待ち状態を作ってマスタ
マイクロコンピュータにメモリのリード・ライト動作を
可能とする技術では、モータの回転制御などのように厳
密な時間管理の下でプログラムの実行が必要とされるよ
うな応用器機に対しては、斯る待ち状態においてプログ
ラムの実行が途切れることにより、そのプログラムによ
って制御されるべきサーボモータなどの器機が制御状態
を脱して暴走する虞のあることが明らかにされた。

本発明の目的は、第１データ処理装置によるプログラム
の実行中に、斯るプログラムの実行を停止させることな
く、第２データ処理装置によってメモリの内容を参照し
たり書き換えたりすることができるメモリ装置を提供す
ることにある。

本発明の前記並びにそのほかの目的と新規な特徴は、本
明細書の記述及び添付図面から明らかになるであろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

即ち、データの書き換え可能な第１及び第２メモリに夫
々アクセス可能に結合される第１及び第２データ処理装
置が含まれるインサーキットエミュレータにおいて、第
１及び第２データ処理装置に対する夫々のメモリの接続
状態を選択的に交換可能な切り換え手段を、第１データ
処理装置を同期制御動作させるためのシステムクロック
信号におけるメモリの非アクセスサイクル中に切り換え
動作させると共に、両メモリの記憶内容を同一にしてお
くものである。

〔作　用〕

上記した手段によれば、一方のメモリが第１データ処理
装置によるアクセス制御下におかれるとき、他方のメモ
リは第２データ処理装置によってその記憶内容の参照或
いはデータの書き換えが可能とされ、その書き換えられ
たデータが第１データ処理装置のプログラムの実行に必
要とされる場合には、第１データ処理装置を同期制御動
作させるためのシステムクロック信号におけるメモリの
非アクセスサイクル中にメモリの切り換え動作が行なわ
れ、それによって次に第２データ処理装置によるアクセ
ス制御下に置かれることになる上記一方のメモリは先に
データの書き換えが行なわれた他方のメモリと同一のデ
ータに書き換えられる。

したがって、第１データ処理装置によるプログラムの実
行中にその動作を停止することなく各メモリの内容を参
照したり書き換えたりすることが達成される。

〔実施例〕

第１図は本発明に係るメモリ装置の１実施例を示す構成
ブロック図である。同図に示される構成は、インサーキ
ットエミュレータに適用されるもので、特に制限されな
いが、公知の半導体集積回路製造技術によって形成され
る。

インサーキットエミュレータに適用される第１図のメモ
リ装置は、図示しないマイクロコンピュータ応用機器に
含まれるターゲットマイクロコンピュータの機能を代行
してその応用機器の動作制御即ちエミュレーションを行
なうためのスレーブマイクロコンピュータＳＭＣＵ、及
び各種デバッグ機能を達成するための制御を司るマスク
マイクロコンピュータＭＭＣＵが含まれる。上記スレー
ブマイクロコンピュータＳＭＣＵは、代行制御という性
質上、少なくとも図示しないターゲットマイクロコンピ
ュータと同等の機能を有し、例えば、ＴＴＬ　（）−ラ
ンジスタ・トランジスタ・ロジック）回路によって構成
される。

通常、インサーキットエミュレータには、書き換え可能
なプログラム格納用メモリやエミュレーション実行中に
各種データなどをサンプリングし、それを格納するトレ
ースメモリなどの各種メモリがユーザ側メモリとして含
まれるが、本実施例では代表的に一対のプログラムメモ
リＰＭＩ及び２Ｍ２が示される。斯るプログラムメモリ
ＰＭＩ及び２Ｍ２は、特に制限されないが、データの書
き換え可能なＲＡＭ　（ランダム・アクセス・メモリ）
のような半導体記憶装置から構成され、夫々、アドレス
入力端子Ａ１及びＡ２、データ入力端子Ｄ１ｉｎ及びＤ
２ｉｎ、データ出力端子Ｄｌｏｕｔ及びＤ２　ｏｕｔ、
及びリード・ライト信号入力端子ＲＷＩ及びＲＷ２が設
けられている。

本実施例において、上記プログラムメモリＰＭ１及び２
Ｍ２は、夫々エミュレーション動作において図示しない
応用器機を制御するためのプログラムが格納されるもの
である。即ち、斯る一対のプログラムメモリＰＭＩ及び
２Ｍ２は、図示しない応用器機に含まれるターゲットマ
イクロコンピュータにおけるＲＯＭ　（リード・オンリ
・メモリ）から成るようなプログラムＲＯＭをサポート
するものである。

先ず、本実施例のメモリ装置の概略を説明すれば、上記
一方のプログラムメモリがスレーブマイクロコンピュー
タＳＭＣＵによってエミュレーションに用いられている
とき、他方のプログラムメモリはマスタマイクロコンピ
ュータＭＭＣＵによってその記憶内容の参照或いはデー
タの書き換えが可能とされる。そのとき書き換えられた
データがスレーブマイクロコンピュータＳＭＣＵによる
エミュレーションの実行に必要とされる場合には、スレ
ーブマイクロコンピュータＳＭＣＵを同期制御動作させ
るためのシステムクロック信号ＥＣＬＫにおけるメモリ
の非アクセスサイクル中にメモリの切り換え動作が行な
われ、それによって次にマスクマイクロコンピュータＭ
ＭＣＵによるアクセス制御下に置かれることになる上記
一方のプログラムメモリは先にデータの書き換えが行な
われた他方のプログラムメモリと同一のデータに書き換
えられるようになっている。言い換えるなら、スレーブ
マイクロコンピュータＳＭＣＵによるエミュレーション
動作中にその動作を停止することなく交互にプログラム
メモリＰＭＩ及び２Ｍ２の内容をリアルタイムで参照し
たり書き換えたりすることができるように、図示しない
応用器機におけるプログラムＲＯＭを一対のプログラム
メモリＰＭＩ及び２Ｍ２によってサポートする。

次に本実施例のメモリ装置を詳細に説明する。

第１図に示されるメモリ装置において、上記スレーブマ
イクロコンピュータＳＭＣＵ側には、同マイクロコンピ
ュータＳＭＣＵのデータ入出力端子に結合されるスレー
ブデータバスＳＤＢ、及びそのアドレス出力端子に結合
されるスレーブアドレスバスＳＡＢが設けられる。また
、マスクマイクロコンピュータＭＭＣＵ側には、同マイ
クロコンピュータＭＭＣＵのデータ入出力端子に結合さ
れるマスタデータバスＭＤＢ、及びそのアドレス出力端
子に結合されるマスクアドレスバスＭＡＢが設けられる
。

上記第１及び第２プログラムメモリＰＭＩ及び２Ｍ２は
、夫々上記マスタマイクロコンピュータＭＭＣＵ及びス
レーブマイクロコンピュータＳＭＣＵによってアクセス
可能にされると共に、各マイクロコンピュータＭＭＣＵ
及びＳＭＣＵに対する夫々のメモリＰＭＩ及び２Ｍ２の
接続状態は選択的に交換可能とされている。

即ち、上記一方のプログラムメモリＰＭＩのアドレス入
力端子Ａ１は、一対の入力端子が上記スレーブアドレス
バスＳＡＢ及びマスクアドレスバスＭＡＢに結合された
アドレスマルチプレクサＡＭＰＸＩの出力端子に結合さ
れる。上記他方のプログラムメモリＰＭ２のアドレス入
力端子Ａ１は、一対の入力端子が上記スレーブアドレス
バスＳＡＢ及びマスクアドレスバスＭＡＢに結合された
アドレスマルチプレクサＡＭＰＸ２の出力端子に結合さ
れる。また、プログラムメモリＰＭＩ及び２Ｍ２の夫々
のデータ出力端子Ｄｌｏｕｔ及びＤ２ｏｕｔは、上記ス
レーブデータバスＳＤＲに出力端子が結合される読み出
しデータマルチプレクサＲ，Ｄ　ＭＰＸＳの一対の入力
端子と、上記マスクデータバスＳＤＢに出力端子が結合
される読み出しデータマルチプレクサＲＤＭＰＸＭの一
対の入力端子とに夫々共通接続される。更に、プログラ
ムメモリＰＭＩ及び２Ｍ２の夫々のデータ入力端子Ｄｌ
ｉｎ及びＤ２ｉｎは、上記マスタデータバスＭＤＢに入
力端子が結合される書き込みデータマルチプレクサＷＤ
ＭＰＸの一対の出力端子に結合される。尚、斯るデータ
入力端子Ｄｌｉｎ及びＤ２ｉｎはスレーブデータバスＳ
ＤＢには結合されていないが、それは、本実施例のメモ
リＰＭＩ及び２Ｍ２が図示しないターゲットマイクロコ
ンピュータのプロゲラムＲＯＭをサポートする性質上必
要ないからである。また、プログラムメモリＰＭＩ及び
２Ｍ２の夫々のリード・ライト信号入力端子ＲＷＩ及び
ＲＷ２は、夫々スレーブマイクロコンピュータＳＭＣＵ
から出力されるスレーブリード・ライト信号ＳＲ／Ｗと
マスタマイクロコンピュータＭＭＣＵから出力されるマ
スタリード・ライト信号ＭＲ／Ｗとが夫々の一対の入力
端子に供給される制御信号マルチプレクサＭＰＸＩ及び
ＭＰＸ２の出力端子に結合される。

上記切り換え手段としての各マルチプレクサＡＭＰＸＩ
、ＡＭＰＸ２．ＲＤＭＰＸＳ、ＲＤＭＰＭ、ＷＤＭＰＸ
、ＭＰＸＩ、及びＭＰＸ２は、切り換え信号発生回路Ｓ
Ｇから出力される切り換え制御信号φ１乃至φ４によっ
てその切り換え動作が制御されるようになっている。即
ち、上記アドレスマルチプレクサＡＭＰＸ２は切り換え
制御信号φ１が供給され、上記アドレスマルチプレクサ
ＡＭＰＸＩは斯る切り換え制御信号φ１の反転レベルの
信号が供給される。特に制限されないが、切り換え制御
信号φ１がハイレベルにされると、アドレスマルチプレ
クサＡＭＰＸ２はマスクアドレスバスＭＡＢから供給さ
れるアドレス信号を出力すると共に、アドレスマルチプ
レクサＡＭＰ　ＸｌはスレーブアドレスバスＳＡＢから
供給されるアドレス信号を出力する。上記読み出しデー
タマルチプレクサＲＤＭＰＸＭは切り換え制御信号φ２
が供給され、上記読み出しデータマルチプレクサＲＤＭ
ＰＸＳは斯る切り換え制御信号φ２の反転レベルの信号
が供給される。特に制限されないが、切り換え制御信号
φ２がハイレベルにされると、読み出しデータマルチプ
レクサＲＤＭＰＸＭはプログラムメモリＰＭ２から供給
されるデータを出力すると共に、読み出しデータマルチ
プレクサＲＤＭＰＸＳはプログラムメモリＰＭＩから供
給されるデータを出力する。また、書き込みデータマル
チプレクサＷＤＭＰＸは、切り換え制御信号φ３が供給
され、特に制限されないがその切り換え制御信号φ３が
ハイレベルにされると、マスタデータバスＭＤＢから供
給されるデータをプロダラムメモリＰＭ２に出力する。

一方、上記制御データマルチプレクサＭＰＸ２は切り換
え制御信号φ４が供給され、上記制御データマルチプレ
クサＭＰＸＩは切り換え制御信号φ４の反転レベルの信
号が供給される。特に制限されないが、斯る切り換え制
御信号φ４がハイレベルにされると、制御データマルチ
プレクサＭＰＸ２はマスタマイクロコンピュータＭＭＣ
Ｕから出力されるマスタリード・ライト信号ＭＲ／Ｗを
出力すると共に、制御データマルチプレクサＭＰＸＩは
スレーブマイクロコンピュータＳＭＣＵから出力される
スレーブリード・ライト信号ＳＲ／Ｗを出力する。

ここで、上記切り換え制御信号φ１乃至φ４は、各マイ
クロコンピュータＭＭＣＵ及びＳＭＣＵに対する夫々の
メモリＰＭＩ及びＰＭ２の接続状態を選択的に交換可能
とするものである。言い換えるなら、スレーブマイクロ
コンピュータＳＭＣＵによるアクセス制御の対象とマス
タマイクロコンピュータＭＭＣＵによるアクセス制御の
対象とを交互に切り換えるようにして、プログラムメモ
リＰＭＩ及びＰＭ２に対し夫々マイクロコンピュータＭ
ＭＣＵ及びＳＭＣＵが単独的に且つ並列的にアクセス可
能とするものである。したがって、各切り換え制御信号
φ１乃至φ４のレベルは相互に所定の関係をもって変更
される。本実施例に従えば、各切り換え制御信号φ１乃
至φ４は同一レベルを採ってそのレベルが変更される。

各切り換え制御信号φ１乃至φ４がハイレベルにされる
と、上記説明から明らかなように、一方のプログラムメ
モリＰＭＩはスレーブマイクロコンピュータＳＭＣＵに
よるアクセス制御を受け、それによってデータの読み出
し動作が可能とされる。このとき、他方のプログラムメ
モリＰＭ２は、マスタマイクロコンピュータＭＭＣＵに
よるアクセス制御を受け、それによってデータの読み出
し動作及びデータの書き込み動作が可能とされる。また
、各切り換え制御信号φ１乃至φ４がロウレベルにされ
ると、上記とは逆に、一方のプログラムメモリＰＭ１は
マスタマイクロコンピュータＭＭＣＵによるアクセス制
御を受け、それによってデータの読み出し動作及びデー
タの書き込み動作が可能とされる。このとき、他方のプ
ログラムメモリＰＭ２は、スレーブマイクロコンピュー
タＳＭＣＵによるアクセス制御を受け、それによってデ
ータの読み出し動作が可能とされる。

上記した各切り換え制御信号φ１乃至φ４のレベル変更
は、スレーブマイクロコンピュータＳＭＣＵにおけるプ
ログラムメモリの非アクセスサイクルにおいて実行され
るようになっている。即ち、そのような制御を行なうた
めに、スレーブマイクロコンピュータＳＭＣＵを同期制
御させるためのシステムクロック信号ＥＣＬＫと、マス
クマイクロコンピュータＭＭＣＵから出力される切り換
え要求信号ＭＳＲとが供給される同期信号発生回路ＳＹ
Ｎが設けられる。上記切り換え要求信号ＭＳＲは、特に
制限されないが、そのハイレベルによって、マスタマイ
クロコンピュータＭＭＣＵがアクセス制御の対象とすべ
きプログラムメモリの変更要求を指示する。斯る切り換
え要求信号ＭＳＲがハイレベルにされると、同期信号発
生回路ＳＹＮから出力される切り換え同期信号φＳが、
上記システムクロック信号ＥＣＬＫのロウレベルへの変
化に同期してパルス状にハイレベルにされる。

それによって、切り換え信号発生回路ＳＧは、現在出力
中の各切り換え制御信号φ１乃至φ４のレベルを反転さ
せる。その結果として、マスクマイクロコンピュータＭ
ＭＣＵによるアクセス制御の対象となるプログラムメモ
リとスレーブマイクロコンピュータＳＭＣＵによるアク
セス制御の対象となるプログラムメモリとが入れ換えら
れることになる。

このようなプログラムメモリＰＭＩ及びＰＭ２に対する
アクセス制御の切り換え動作は、上記スレーブマイクロ
コンピュータＳＭＣＵにおける同期制御用のシステムク
ロック信号ＥＣＬＫのロウレベルへの変化に同期される
。斯るスレーブマイクロコンピュータＳＭＣＵによるメ
モリのアクセス可能な時期は、特に制限されないが、上
記システムクロック信号ＥＣＬＫのハイレベル期間中と
される。システムクロック信号ＥＣＬＫのロウレベル期
間中は、スレーブマイクロコンピュータＳＭＣＵから出
力されるアドレス信号やデータはそれ自体不確定なレベ
ル若しくはスレーブデータバスＳＤＢ及びスレーブアド
レスバスＳＡＢ上で不確定な状態にされている。したが
って、上記同期信号発生回路ＳＹＮは、スレーブマイク
ロコンピュータＳＭＣＵによってエミュレーション動作
が実行されているとき、そのスレーブマイクロコンピュ
ータＳＭＣＵが実質的にメモリをアクセスすることがで
きない時期、即ちシステムクロック信号ＥＣＬＫのロウ
レベルへの変化時期に、プログラムメモリＰＭＩ及びＰ
Ｍ２に対するアクセス制御を切り換えることにより、そ
の切り換え動作がスレーブマイクロコンピュータＳＭＣ
Ｕによるエミュレーション動作に何等影響を与えないよ
うになっている。言い換えるなら、必要に応じてマスク
マイクロコンピュータＭＭＣＵによってその内容が書き
換えられたプログラムメモリは、スレーブマイクロコン
ピュータＳＭＣＵによるエミュレーション動作が停止さ
れることなくリアルタイムで、スレーブマイクロコンピ
ュータＳＭＣＵのアクセス制御下に切り換えられる。

本実施例に従えば、上述の如く一対のプログラムメモリ
ＰＭＩ及びＰＭ２は、図示しない応用器機におけるプロ
グラムＲＯＭをサポートするから、言い換えるなら、ス
レーブマイクロコンピュータＳＭＣＵによるエミュレー
ションのためのプログラムが格納されるから、マスタマ
イクロコンピュータＭＭＣＵは、一方のプログラムメモ
リの内容を書き換えたとき、次の切り換え動作後にアク
セス制御の対象とされる他方のプログラムメモリに対し
ても上記同様の内容に書き換え動作を行なうようになっ
ている。

次に第１図に示されるメモリ装置の動作を説明する。

先ず、エミュレーション動作の初期状態において、上記
一対のプログラムメモリＰＭＩ及びＰＭ２は同一のプロ
グラムデータが書き込まれる。そして、上記切り換え信
号発生回路ＳＧは、各切り換え制御信号φ１乃至φ４の
レベルをハイレベルとする。それによって、上記夫々の
マルチプレクサＡＭＰＸＩ、ＡＭＰＸ２．ＲＤＭＰＸＳ
、ＲＤＭＰＭ、ＭＰＸＩ、及びＭＰＸ２における入力の
選択接続動作が行なわれると共に、上記マルチプレクサ
ＷＤＭＰＸにおける出力の選択接続動作が行なわれる。

その結果として、一方のプログラムメモリＰＭＩはスレ
ーブマイクロコンピュータＳＭＣＵ側のスレーブデータ
バスＳＤＢ及びスレーブアドレスバスＳＡＢに接続され
、スレーブマイクロコンピュータＳＭＣＵの制御にづい
てデータの読み出し動作が可能とされる。また、他方の
プログラムメモリＰＭ２は、マスタマイクロコンピュー
タＭＭＣＵ側のマスタデータバスＭＤＢ及びマスクアド
レスバスＭＡＢに接続され、マスタマイクロコンピュー
タＳＭＣＵの制御に基づいてデータの読み出し動作及び
データの書き込み動作が可能とされる。

したがって、この状態において、スレーブマイクロコン
ピュータＳＭＣＵから所定のアドレス信号及びリード動
作を指示するレベルのスレーブリード・ライト信号ＳＲ
／Ｗが出力されると、それらがプログラムメモリＰＭＩ
に供給されて所定のデータがスレーブデータバスＳＤＢ
に読み出され、その読み出しデータに基づいてスレーブ
マイクロコンピュータＳＭＣＵはエミュレーション動作
を行なう。

斯るエミュレーション動作中において、システムデバッ
グやシステム評価の必要性からエミュレーション用のプ
ログラムの一部を変更する必要がある場合には、予めマ
スタマイクロコンピュータＭＭＣＵに設定されているプ
ログラムに従って、斯るマスタマイクロコンピュータＭ
ＭＣＵは、他方のプログラムメモリＰＭ２のデータを書
き換える。即ち、マスクマイクロコンピュータＭＭＣＵ
は、それ自体のプログラムに従って、所定の書き込みデ
ータ及びアドレス信号を夫々マスタデータバスＭＤＢ及
びマスクアドレスバスＭＡＢに出力すると共に、ライト
動作を指示するレベルのマスタリード・ライト信号ＭＲ
／Ｗを出力し、それによって、プログラムメモリＰＭ２
の所定のアドレスにおけるデータが書き換えられる。

また、斯るエミュレーション動作中において、システム
デバッグやシステム評価の必要性からエミュレーション
用のプログラムを参照する必要がある場合には、予めマ
スクマイクロコンピュータＭＭＣＵに設定されているプ
ログラムに従って、斯るマスタマイクロコンピュータＭ
ＭＣＵは、他方のプログラムメモリＰＭ２の所定のアド
レスにおけるデータを読み出して図示しないコンソール
等に供給する。即ち、マスクマイクロコンピュータＭＭ
ＣＵは、それ自体のプログラムに従って、所定のアドレ
ス信号及びリード動作を指示するレベルのマスタリード
・ライト信号ＭＲ／Ｗを出力し、それによって、プログ
ラムメモリＰＭ２の所定のアドレスから参照すべきプロ
グラムデータがマスタデータバスＭＤＢに読み出される
。

上記したようにプログラムメモリＰＭ２の内容がマスタ
マイクロコンピュータＭＭＣＵによって必要に応じて書
き換えられた場合、マスタマイクロコンピュータＭＭＣ
Ｕ自体のプログラムに基づ一２３＝ いてその書き換えられたプログラムによるエミュレーシ
ョンの実行が必要とされるとき、マスタマイクロコンピ
ュータＭＭＣＵから出力される切り換え要求信号ＭＳＲ
が所定期間ハイレベルにされる。そうすると、斯る切り
換え要求信号ＭＳＲを受ける上記同期信号発生回路ＳＹ
Ｎから出力される切り換え同期信号φＳが、上記システ
ムクロック信号ＥＣＬＫのロウレベルへの変化に同期し
てパルス状にハイレベルにされる。それによって、切り
換え信号発生回路ＳＧは、現在出力中の各切り換え制御
信号φ１乃至φ４のレベルをロウレベル反転させる。そ
の結果として、マスタマイクロコンピュータＭＭＣＵに
よるアクセス制御の対象となるプログラムメモリとスレ
ーブマイクロコンピュータＳＭＣＵによるアクセス制御
の対象となるプログラムメモリとが入れ換えられること
になる。この場合には上記とは逆に、プログラムメモリ
ＰＭ２はスレーブマイクロコンピュータＳＭＣＵ側のス
レーブデータバスＳＤＢ及びスレーブアドレスバスＳＡ
Ｂに接続され、スレーブマイクロコンピュータＳＭＣＵ
の制御に基づいてデータの読み出し動作が可能とされる
。また、他方のプログラムメモリＰＭＩは、マスタマイ
クロコンピュータＭＭＣＵ側のマスクデータバスＭＤＢ
及びマスクアドレスバスＭＡＢに接続され、マスタマイ
クロコンピュータＭＭＣＵの制御に基づいてデータの読
み出し動作及びデータの書き込み動作が可能とされる。

このように、斯るプログラムメモリＰＭＩ及びＰＭ２の
切り換えタイミングは、スレーブマイクロコンピュータ
ＳＭＣＵによってエミュレーション動作が実行されてい
るとき、そのスレーブマイクロコンピュータＳＭＣＵが
実質的にメモリをアクセスすることができない時期であ
るシステムクロック信号ＥＣＬＫのロウレベルへの変化
時期に同期される。従って、その切り換え動作はスレー
ブマイクロコンピュータＳＭＣＵによるエミュレーショ
ン動作に何等影響を与えない。言い換えるなら、必要に
応じてマスタマイクロコンピュータＭＭＣＵによってそ
の内容が書き換えられたプログラムメモリＰＭ２は、ス
レーブマイクロコンピュータＳＭＣＵによるエミュレー
ション動作が停止されることなくリアルタイムで、スレ
ーブマイクロコンピュータＳＭＣＵのアクセス制御下に
移行される。

このとき、マスクマイクロコンピュータＭＭＣＵ側に接
続されることになるプログラムメモリＰＭ１は、そのマ
スタマイクロコンピュータＭＭＣＵのアクセス制御に基
づいて、少なくとも上記プログラムデータの書き換えが
行なわれた他方のプログラムメモリＰＭ２と同一の内容
に書き換えられる。このように両プログラムメモリＰＭ
Ｉ及びＰＭ２は常に同一内容に書き換えられるから、そ
の後において逐次上記切り換え同期信号φＳがパルス状
にハイレベルにされることによってプログラムメモリＰ
ＭＩ及びＰＭ２が交互にエミュレーションに用いられる
場合、そのエミュレーションの実行用プログラムは、常
に書き換えによって更新された内容とされる。

上記実施例によれば以下の効果を得ることができる。

（１）スレーブマイクロコンピュータＳＭＣＵ及びマス
タマイクロコンピュータＭＭＣＵによって夫々アクセス
可能な一対のプログラムメモリＰＭ１及び２Ｍ２の上記
マイクロコンピュータＭＭＣＵ及びＳＭＣＵに対する接
続状態は、スレーブマイクロコンピュータＳＭＣＵを同
期制御させるためのシステムクロック信号ＥＣＬＫにお
けるメモリの非アクセスサイクル中に選択的に切り換え
可能とされるから、スレーブマイクロコンピュータＳＭ
ＣＵによるエミュレーション動作中に、その動作を停止
させることなく、マスクマイクロコンピュータＭＭＣＵ
によってエミュレーション用プログラムの参照や書き換
えを行なうことができる。

（２）上記効果より、エミュレーションの実行中に、リ
アルタイムでエミュレーション用プログラムを書き換え
、それによる応用器機の動作を直接確認しながらそのプ
ログラムチェックやデバッグを行なうことができる。

（３）上記効果（２）より、インサーキットエミュレー
タにおけるシステムデバッグやシステム評価の効率を著
しく向上させることができる。

（４）一対のプログラムメモリＰＭＩ及び２Ｍ２を交互
にスレーブマイクロコンピュータＳＭＣＵ側に切り換え
接続するようにしてエミュレーション用のプログラムＲ
ＯＭをサポートし、それと並行して他方のプログラムメ
モリがマスタマイクロコンピュータＭＭＣＵの制御に基
づいて参照又は書き換え動作可能とされるから、そのよ
うな参照又は書き換え動作に必要なタイミング上の余裕
を増大させることができる。

（５）プログラムメモリＰＭＩ及び２Ｍ２の相互切り換
え動作はシステムクロック信号ＥＣＬＫのロウレベルへ
の変化に同期して行なわれるから、スレーブマイクロコ
ンピュータＳＭＣＵ側に切り換え接続されるべきプログ
ラムメモリに対するデータやアドレス信号のセットアツ
プタイムは、その切り換え動作によって実質的に影響を
受けず、そのような一対のプログラムメモリＰＭＩ及び
２Ｍ２の交互切り換え動作においてリアルタイム性が充
分に保証される。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲において種々
変更可能である。

例えば、上記実施例では一対のプログラムメモリを含む
システムを１例として説明したが、それに限定されるも
のではなく、斯るメモリは、エミュレータの場合にはト
レースメモリなどユーザ側の種々のメモリに変更可能で
ある。また、上記実施例で説明した各マルチプレクサの
切り換え制御技術及びそのための切り換え制御信号の構
成は１例であり、適宜変更可能である。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるインサーキットエミ
ュレータに適用した場合について説明したが、それに限
定されるものではなく、少なくとも複数のデータ処理装
置によってアクセス可能なメモリが含まれる条件のシス
テムなどに広く適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、データの書き換え可能な第１及び第２メモリ
に夫々アクセス可能に結合される第１及び第２データ処
理装置が含まれるインサーキットエミュレータにおいて
、両メモリの上記夫々のデータ処理装置に対する接続状
態は、第１データ処理装置を同期制御させるためのシス
テムクロック信号におけるメモリの非アクセスサイクル
中に選択的に切り換え可能とされるから、第１データ処
理装置によるエミュレーション動作中に、その動作を停
止させることなく、第２データ処理装置によってエミュ
レーション用プログラムの参照や書き換えを行なうこと
ができ、それにより、書き換えられたエミュレーション
用プログラムに基づく応用器機の動作を直接確認しなが
らそのプログラムチェックやデバッグを行なうことがで
きる。

【図面の簡単な説明】

第１図は本発明に斯るメモリ装置の１実施例を示すブロ
ック図である。 ＭＭＣＵ・・・マスクマイクロコンピュータ、ＳＭＣＵ
・スレーブマイクロコンピュータ、ＰＭＩ及びＰＭ２・
・・プログラムメモリ、ＡＭＰＸＩ及びＡＭＰＸ２・ア
ドレスマルチプレクサ、ＲＤＭＰＸＳ及びＲＤＭＰＸＭ
　　読み出しデータマルチプレクサ、ＷＤＭＰＸ　　書
き込みデータマルチプレクサ、ＭＰＸＩ及びＭＰＸ２・
・制御データマルチプレクサ、ＳＹＮ　・同期信号発生
回路、ＳＧ・切り換え信号発生回路、ＥＣＬＫ・・・シ
ステムクロック信号、ＭＳＲ・・切り換え要求信号、φ
Ｓ・・同期信号、φ１乃至φ４・・切り換え制御信号。

Claims (1)

1. 【特許請求の範囲】 １、データの書き換え可能な第１及び第２メモリと、各
   メモリに夫々アクセス可能に結合される第１及び第２デ
   ータ処理装置と、第１及び第２データ処理装置に対する
   夫々のメモリの接続状態を選択的に交換可能な切り換え
   手段と、第１データ処理装置におけるメモリの非アクセ
   スサイクルにおいて、上記切り換え手段を切り換え動作
   させる制御手段とを備えることを特徴とするメモリ装置
   。 ２、上記制御手段は、第１データ処理装置を同期制御動
   作させるためのシステムクロック信号が供給され、斯る
   システムクロック信号におけるメモリの非アクセスサイ
   クル中に、上記切り換え手段を切り換え動作させるもの
   であることを特徴とする特許請求の範囲第１項記載のメ
   モリ装置。 ３、上記第１データ処理装置は、インサーキットエミュ
   レータに含まれるエミュレーション用マイクロコンピュ
   ータであることを特徴とする特許請求の範囲第１項又は
   第２項に記載のメモリ装置。