JPS63188204A - 信号入力装置 - Google Patents
信号入力装置Info
- Publication number
- JPS63188204A JPS63188204A JP2031787A JP2031787A JPS63188204A JP S63188204 A JPS63188204 A JP S63188204A JP 2031787 A JP2031787 A JP 2031787A JP 2031787 A JP2031787 A JP 2031787A JP S63188204 A JPS63188204 A JP S63188204A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- digital filter
- input device
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 244000145845 chattering Species 0.000 abstract description 24
- 238000005070 sampling Methods 0.000 description 29
- 238000010586 diagram Methods 0.000 description 4
- 238000001914 filtration Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000004043 responsiveness Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C15/00—Arrangements characterised by the use of multiplexing for the transmission of a plurality of signals over a common path
- G08C15/06—Arrangements characterised by the use of multiplexing for the transmission of a plurality of signals over a common path successively, i.e. using time division
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/414—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller
- G05B19/4144—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller characterised by using multiplexing for control system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Numerical Control (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、信号入力装置の改良に関する。
特に、構成要素の点数を減少し、構成を簡素化する改良
に関する。
に関する。
Ｎ Ｃ工作機械等マイクロコンピュータを利用する制御
装置には、ワークの位置曇工其の位置等をはじめ、工作
機械本体の機械的な状態を検出して、これを制御装置に
帰還することが必要であるため、入力信号を受取る信号
入力装置が必須である。
装置には、ワークの位置曇工其の位置等をはじめ、工作
機械本体の機械的な状態を検出して、これを制御装置に
帰還することが必要であるため、入力信号を受取る信号
入力装置が必須である。
可動部を有する接点が閉成するときは、その閉成に先立
ち、１ミリ秒程度の期間、高速開閉を繰返し、接点等の
開閉状態が不安定になるいわゆるチャタリング現象が避
は難い。
ち、１ミリ秒程度の期間、高速開閉を繰返し、接点等の
開閉状態が不安定になるいわゆるチャタリング現象が避
は難い。
この開閉状態が不安定な期間の接点開閉状態を逐一制御
装置に入力すると誤動作の原因となるので、不安定な期
間の信号は無視し、安定状態に移行した後の信号のみを
制御装置に入力することとすることが必要である。
装置に入力すると誤動作の原因となるので、不安定な期
間の信号は無視し、安定状態に移行した後の信号のみを
制御装置に入力することとすることが必要である。
また、ＮＣ工作機械等マイク゛ロコンピ゛ユータを利用
する制御装置において、これを構成する半導体装り等の
制御用に使用される電圧はＤＣ５Ｖ等に統一されている
が、制御装置に入力される入力信号を発する外部接点回
路の電圧は必ずしもＤＣ５ｖに統一されているとは限ら
ないから、外部接点回路から入力された入力信号を制御
回路に入力するに先立ち、入力信号電圧を調整して。
する制御装置において、これを構成する半導体装り等の
制御用に使用される電圧はＤＣ５Ｖ等に統一されている
が、制御装置に入力される入力信号を発する外部接点回
路の電圧は必ずしもＤＣ５ｖに統一されているとは限ら
ないから、外部接点回路から入力された入力信号を制御
回路に入力するに先立ち、入力信号電圧を調整して。
ＤＣ５Ｖに統一することが望ましい、さらに、外部接点
回路と制御装置とを接続する回線内に外部から雑音が侵
入するおそれもあるので、この雑音を除去する必要もあ
る。
回路と制御装置とを接続する回線内に外部から雑音が侵
入するおそれもあるので、この雑音を除去する必要もあ
る。
これらの要請を満たし、しかも、高い信頼性と高い応答
性とを有する信号人力装置として、本発明の発明者は、
アナログフィルタとディジタルフィルタとの組み合わせ
をもって構成した信号入力装置を開発した。
性とを有する信号人力装置として、本発明の発明者は、
アナログフィルタとディジタルフィルタとの組み合わせ
をもって構成した信号入力装置を開発した。
この新たに開発された信号入力装置は、第２図にその全
体構成図を示すように、高調波を濾波するアナログフィ
ルタ（３１）と、このアナログフィルタ（３１）の出力
する電気信号を、特定の時間（サンプリング周期）毎に
認識する入力信号認識手段（４１）と、この入力信号認
識手段（４１）の認識する入力信号を記憶する第１の記
憶手段（５１）と、この第１の記憶手段（５１）が記憶
している入力信号を、特定の時間（サンプリング周期）
毎に移送されて記憶する第２の記憶手段（８１）と、こ
の第・２の記憶手段（６１）が記憶している入力信号と
前記の第１の記憶手段（５１）が記憶している入力信号
とが等しいときのみ、その入力信号を真の入力信号とし
て出力する演算手段（７１）とを具備する信号入力装置
である。なお、１は外部接点であり、２は信号電圧を規
定する抵抗である。
体構成図を示すように、高調波を濾波するアナログフィ
ルタ（３１）と、このアナログフィルタ（３１）の出力
する電気信号を、特定の時間（サンプリング周期）毎に
認識する入力信号認識手段（４１）と、この入力信号認
識手段（４１）の認識する入力信号を記憶する第１の記
憶手段（５１）と、この第１の記憶手段（５１）が記憶
している入力信号を、特定の時間（サンプリング周期）
毎に移送されて記憶する第２の記憶手段（８１）と、こ
の第・２の記憶手段（６１）が記憶している入力信号と
前記の第１の記憶手段（５１）が記憶している入力信号
とが等しいときのみ、その入力信号を真の入力信号とし
て出力する演算手段（７１）とを具備する信号入力装置
である。なお、１は外部接点であり、２は信号電圧を規
定する抵抗である。
この信号入力装置は、（イ）入力信号認識をサンプリン
グ方式をもってなすこととし、サンプリング周期を少な
くともチャタリング期間より長くすれば、確実にチャタ
リング期間における入力認識の可能性を排除しうるとい
う着想と、（ロ）この入力信号認識手段を構成するサン
プリング回路を構成する各要素（半導体装置等）にサー
ジ電圧が印加されてこれらが破損することを防止するこ
とは、サンプリング回路の入力側に、比較的高次の高調
波を濾波するアナログフィルタを設けることによって可
能であるとの着想とを組み合わせて完成したものである
。この信号入力装置は本発明においてもそのまへ利用さ
れているので、その作用について、以下に説明する。
グ方式をもってなすこととし、サンプリング周期を少な
くともチャタリング期間より長くすれば、確実にチャタ
リング期間における入力認識の可能性を排除しうるとい
う着想と、（ロ）この入力信号認識手段を構成するサン
プリング回路を構成する各要素（半導体装置等）にサー
ジ電圧が印加されてこれらが破損することを防止するこ
とは、サンプリング回路の入力側に、比較的高次の高調
波を濾波するアナログフィルタを設けることによって可
能であるとの着想とを組み合わせて完成したものである
。この信号入力装置は本発明においてもそのまへ利用さ
れているので、その作用について、以下に説明する。
第３図参照
図に示すタイムチャートにおいて、（Ａ）は入力信号を
示す、「イ」の期間がチャタリング期間であり、この期
間の入力信号は無視する必要がある。１口」が外部雑音
にもとずくサージ電圧であり、この電圧の侵入を防止し
なければならない。
示す、「イ」の期間がチャタリング期間であり、この期
間の入力信号は無視する必要がある。１口」が外部雑音
にもとずくサージ電圧であり、この電圧の侵入を防止し
なければならない。
例えば、（Ｂ）に示すように、第１のサンプリングがチ
ャタリング期間ｔ１の開始寸前になされたとし、しかも
、サンプリング周期ｔ２がチャタリング期間ｔｌより長
く設定されているとすれば、第２のサンプリングは安定
した入力信号を認識する筈であり、この場合は、１回の
サンプリングで認識された入力信号を真正な入力信号と
信することができる。
ャタリング期間ｔ１の開始寸前になされたとし、しかも
、サンプリング周期ｔ２がチャタリング期間ｔｌより長
く設定されているとすれば、第２のサンプリングは安定
した入力信号を認識する筈であり、この場合は、１回の
サンプリングで認識された入力信号を真正な入力信号と
信することができる。
次に、（Ｃ）に示すように、第１のサンプリングがチャ
タリング期間ｔｌの中央でなされ、チャタリング中の信
号を認識しなかったとし、しかも、サンプリング周期ｔ
２がチャタリング期間ｔ１より長く設定されているとす
れば、第２のサンプリングにおいて、安定した入力信号
を認識する筈であるから、この場合も、１回のサンプリ
ングで認識された入力信号を真正な入力信号と信するこ
とができる。
タリング期間ｔｌの中央でなされ、チャタリング中の信
号を認識しなかったとし、しかも、サンプリング周期ｔ
２がチャタリング期間ｔ１より長く設定されているとす
れば、第２のサンプリングにおいて、安定した入力信号
を認識する筈であるから、この場合も、１回のサンプリ
ングで認識された入力信号を真正な入力信号と信するこ
とができる。
第３に、（Ｄ）に示すように、第１のサンプリングがチ
ャタリング期間ｔ１の中央でなされ。
ャタリング期間ｔ１の中央でなされ。
ここでチャタリング中の信号を認識したとし、ここで、
しかも、サンプリング周期ｔ２がチャタリング期間ｋｌ
より長く設定されているとすれば、この１回のサンプリ
ングで認識した信号は真正な入力信号と信することはで
きない、しかし、第２のサンプリングにおいて認識され
る信号は安定した信号であるから、２回連続して認識さ
れた入力信号は真正な入力信号と信することができる。
しかも、サンプリング周期ｔ２がチャタリング期間ｋｌ
より長く設定されているとすれば、この１回のサンプリ
ングで認識した信号は真正な入力信号と信することはで
きない、しかし、第２のサンプリングにおいて認識され
る信号は安定した信号であるから、２回連続して認識さ
れた入力信号は真正な入力信号と信することができる。
最後に、（Ｅ）に示すように、チャタリング期間の極め
て初期に、第１のサンプリングがなされ、ここで入力信
号を認識したとし、しかも、サンプリング周期ｔ２がチ
ャタリング期間ｔ１より長く設定されているとすれば、
この１回のサンプリングで認識した信号は真正な入力信
号と信することはできない、しかし、第２のサンプリン
グにおいて認識される信号は安定した信号であるから、
２回連続して認識された入力信号は真正な入力信号と信
することができる。
て初期に、第１のサンプリングがなされ、ここで入力信
号を認識したとし、しかも、サンプリング周期ｔ２がチ
ャタリング期間ｔ１より長く設定されているとすれば、
この１回のサンプリングで認識した信号は真正な入力信
号と信することはできない、しかし、第２のサンプリン
グにおいて認識される信号は安定した信号であるから、
２回連続して認識された入力信号は真正な入力信号と信
することができる。
このように、サンプリング周期ｔ２をチャタリング期間
ｔｌより長く設定しておき、２回連続して入力された入
力信号のみを認識することとすれば、チャタリング期間
の誤認識は避けうる。
ｔｌより長く設定しておき、２回連続して入力された入
力信号のみを認識することとすれば、チャタリング期間
の誤認識は避けうる。
た−１半導体装置等は、一般に耐圧が低いから「口」に
示すサージ電圧は是非排除する必要があるので、サンプ
リング回路の入力側にアナログフィルタが設けである。
示すサージ電圧は是非排除する必要があるので、サンプ
リング回路の入力側にアナログフィルタが設けである。
この信号入力装置はマイクロコンピュータを使用して実
現されているので、その機俺をフローチャートを参照し
て下記に説明する。
現されているので、その機俺をフローチャートを参照し
て下記に説明する。
第４図参照
このフローチャートは連続動作を前提とするので、アナ
ログフィルタ３１を通過して入力信号認識手段４によっ
て認識されたた信号が、すでに、第１の記憶手段５１に
記憶されているものとする。
ログフィルタ３１を通過して入力信号認識手段４によっ
て認識されたた信号が、すでに、第１の記憶手段５１に
記憶されているものとする。
第１の記憶手段５１の記憶している信号は、特定時間（
サンプリング周期）の経過毎に、第２の記憶手段Ｂ１に
移送される（ａａ）。
サンプリング周期）の経過毎に、第２の記憶手段Ｂ１に
移送される（ａａ）。
入力信号認識手段４１は、次にアナログフィルタ３１を
通過した信号を認識して、この情報を第１の記憶手段５
１に記憶する（ｂｂ）。
通過した信号を認識して、この情報を第１の記憶手段５
１に記憶する（ｂｂ）。
次に、第１の記憶手段５１の記憶する信号と第２の記憶
手段６１の記憶する信号とを比較し、もし。
手段６１の記憶する信号とを比較し、もし。
同一であれば、これを真正な入力信号と判断して、真正
入力を出力し、もし、同一でなければ。
入力を出力し、もし、同一でなければ。
特定の時間（サンプリング周期）経過後に、入力信号認
識手段４１は、アナログフィルタ３１を次に通過した信
号を認識して、この情報を第１の記憶手段５１に記憶す
る（ｃｃ）。
識手段４１は、アナログフィルタ３１を次に通過した信
号を認識して、この情報を第１の記憶手段５１に記憶す
る（ｃｃ）。
上記の特定の時間（サンプリング周期）は、上記作用に
おいて述べたとおり、チャタリング期間より長く設定す
ればよいのであるから、マージンを見込んでも、応答速
度は十分速くなる。
おいて述べたとおり、チャタリング期間より長く設定す
ればよいのであるから、マージンを見込んでも、応答速
度は十分速くなる。
また、可調整としておき、対象となる接点のチャタリン
グ期間の長さに対応して設定すればよい。
グ期間の長さに対応して設定すればよい。
この新たに開発された信号入力装置は、チャタリング期
間の入力信号を誤って読み込むことはなく、信頼性が高
いにもか−わらず応答性も高いため、極めてすぐれてい
るが、入力回路が複数であると、構成要素の点数が多く
なり、構成が複雑になるという欠点がある。
間の入力信号を誤って読み込むことはなく、信頼性が高
いにもか−わらず応答性も高いため、極めてすぐれてい
るが、入力回路が複数であると、構成要素の点数が多く
なり、構成が複雑になるという欠点がある。
本発明の目的は、この欠点を解消することにあり、構成
要素の点数が少なく構成が簡素である信号入力装置を提
供することにある。
要素の点数が少なく構成が簡素である信号入力装置を提
供することにある。
上記の目的を達成するために本発明が採った手段は、高
調波を濾波するアナログフィルタ（３１）と電気信号認
識手段（３２）との組み合わせ（３）の複数と、この複
数のアナログフィルタ（３１）と電気信号認識手段（３
２）との組み合わせ（３）と接続されたマルチプレクサ
手段（４）と、特定の時間毎に入力信号を入力されて、
連続して入力された入力信号が同一であるときのみ出力
信号を出力するディジタルフィルタ（５）と、このディ
ジタルフィルタ（５）の出力信号を、マルチプレクサ手
段（４）と同期して、複数の出力回路に分配するデマル
チプレクサ手段（６）と、このデマルチプレクサ手段（
６）とマルチプレクサ手段（４）とを同期制御する同期
制御手段（７）とを具備させて、信号人力装置を構成し
たことにある。
調波を濾波するアナログフィルタ（３１）と電気信号認
識手段（３２）との組み合わせ（３）の複数と、この複
数のアナログフィルタ（３１）と電気信号認識手段（３
２）との組み合わせ（３）と接続されたマルチプレクサ
手段（４）と、特定の時間毎に入力信号を入力されて、
連続して入力された入力信号が同一であるときのみ出力
信号を出力するディジタルフィルタ（５）と、このディ
ジタルフィルタ（５）の出力信号を、マルチプレクサ手
段（４）と同期して、複数の出力回路に分配するデマル
チプレクサ手段（６）と、このデマルチプレクサ手段（
６）とマルチプレクサ手段（４）とを同期制御する同期
制御手段（７）とを具備させて、信号人力装置を構成し
たことにある。
上記の信号入力装置において、ディジタルフィルタ（５
）が入力信号を入力される時間間隔は可調整であると、
信号入力装置の標準化が容易であり、工程管理・取り扱
い等の点で有利である。
）が入力信号を入力される時間間隔は可調整であると、
信号入力装置の標準化が容易であり、工程管理・取り扱
い等の点で有利である。
外部接点のチャタリング期間は一定ではないから、上記
の信号入力装置において、ディジタルフィルタ（５）が
入力信号を入力される時間間隔は、前記複数のアナログ
フィルタ（３１）と電気信号認識手段（３２）との組み
合わせ（３）のそれぞれに対応して選択されることが望
ましい。
の信号入力装置において、ディジタルフィルタ（５）が
入力信号を入力される時間間隔は、前記複数のアナログ
フィルタ（３１）と電気信号認識手段（３２）との組み
合わせ（３）のそれぞれに対応して選択されることが望
ましい。
本発明の構成要素のうち、アナログフィルタは１種の保
護要素としての機部を有するので。
護要素としての機部を有するので。
各個別の入力回路に装備する必要があるが、ディジタル
フィルタはマイクロコンピュータをもって構成されてい
るので、各個別の入力回路に装備する必要はない、そこ
で、これを共通化することにより、構成を簡素化したも
のである。
フィルタはマイクロコンピュータをもって構成されてい
るので、各個別の入力回路に装備する必要はない、そこ
で、これを共通化することにより、構成を簡素化したも
のである。
以下、図面を参照しつ一１本発明の一実施例に係る信号
入力装置について、さらに説明する。
入力装置について、さらに説明する。
本発明は個別回路をもっても容易に構成しうるが、マイ
クロコンピュータ応用技術をもって実現することがさら
に現実的であるから、この前提にもとづいて説明を継続
する。
クロコンピュータ応用技術をもって実現することがさら
に現実的であるから、この前提にもとづいて説明を継続
する。
第１ａ図参照
図は、全体構成図を示す０図においては、ｌは外部接点
であり各入力回路に設けられており、それぞれの１端は
接地されている。２は信号電圧を規定する抵抗であり各
入力回路に設けられている。３１は比較的高次の高調波
を濾波するアナログフィルタであり、各入力回路に設け
られており、サージ電圧を排除し、チャタリング期間の
久方電圧の波高値を減少する機能を有する。３２は電気
信号認識手段であり、各入力回路に設けられており、電
気信号として入力された入力信号を数値化する。
であり各入力回路に設けられており、それぞれの１端は
接地されている。２は信号電圧を規定する抵抗であり各
入力回路に設けられている。３１は比較的高次の高調波
を濾波するアナログフィルタであり、各入力回路に設け
られており、サージ電圧を排除し、チャタリング期間の
久方電圧の波高値を減少する機能を有する。３２は電気
信号認識手段であり、各入力回路に設けられており、電
気信号として入力された入力信号を数値化する。
４．５．６．７はマイクロコンピュータをもって構成さ
れ、４はマルチプレクサ手段であり。
れ、４はマルチプレクサ手段であり。
同期制御手段７によって制御されて、各入力回路を順次
ディジタルフィルタ５に接続する。ディジタルフィルタ
５は上記に第４図を参照して説明したと同一の構成を有
し、特定の時間毎に入力信号を入力されて、連続して入
力された入力信号が同一であるときのみこれを真正の入
力と判断して、出力信号を出力する機能を有する。６は
デマルチプレクサ手段であり、同期制御手段７によって
制御されて、ディジタルフィルタ５の出力信号を各出力
回路に分配する。
ディジタルフィルタ５に接続する。ディジタルフィルタ
５は上記に第４図を参照して説明したと同一の構成を有
し、特定の時間毎に入力信号を入力されて、連続して入
力された入力信号が同一であるときのみこれを真正の入
力と判断して、出力信号を出力する機能を有する。６は
デマルチプレクサ手段であり、同期制御手段７によって
制御されて、ディジタルフィルタ５の出力信号を各出力
回路に分配する。
第ｔｂ図参照
上記の機能をフローチャートを参照して説明する。
アナログフィルタ３１と電気信号認識手段３２との組み
合わせ３に、第１の入力回路の信号を読み込ませる（ａ
）。
合わせ３に、第１の入力回路の信号を読み込ませる（ａ
）。
これに、第１の入力回路の符号を付して、ディジタルフ
ィルタ５に入力し、これを上記のように動作させて真正
な入力信号としての出方信号を得る（ｂ）。
ィルタ５に入力し、これを上記のように動作させて真正
な入力信号としての出方信号を得る（ｂ）。
この出力信号を、デマルチプレクサ手段を介して第１の
出力回路に出力する（Ｃ）。
出力回路に出力する（Ｃ）。
順次第２．第３．・・・・・・の入力回路の信号を読み
込ませ、同様にして、対応する出力回路に出力する（ｄ
）。
込ませ、同様にして、対応する出力回路に出力する（ｄ
）。
一顧したら、所望の時間間隔をおいて、上記のプロセス
を繰返す（ｅ）。
を繰返す（ｅ）。
ディジタルフィルタ５のサンプリング周期は可調整にな
しうることは明らかであり、可調整にすれば、信号入力
装置の標準化が容易であり、工程管理・取り扱い等の点
で有利である。
しうることは明らかであり、可調整にすれば、信号入力
装置の標準化が容易であり、工程管理・取り扱い等の点
で有利である。
また、ディジタルフィルタ５のサンプリング周期は、こ
れに対応する外部接点のチャタリング時間によって決定
されることが合理的であるから、各入力回路に対して、
サンプリング時間をあらかじめ決定して記憶させておけ
ば、応答速度がそれだけ上昇する。
れに対応する外部接点のチャタリング時間によって決定
されることが合理的であるから、各入力回路に対して、
サンプリング時間をあらかじめ決定して記憶させておけ
ば、応答速度がそれだけ上昇する。
以上説す１せるとおり、本発明に係る信号入力装置にお
いては、全入力回路に共通に各１個のマルチプレクサ手
段とディジタルフィルタとデマルチプレクサ手段とが設
けられており、各入力信号は上記のマルチプレクサ手段
によって、各入力回路の符号が与えられて、１個のディ
ジタルフィルタに入力されて真正な入力信号を得て、こ
れを上記のマルチプレクサ手段と同期して動作する上記
のデマルチプレクサ手段によって、上記入力回路と対応
する出力回路に分配されることとされているので、入力
回路の数の如何によらず、ディジタルフィルタは１個で
十分であり、信号入力装置の構成要素の点数を減少し、
構成を簡素化することができる。
いては、全入力回路に共通に各１個のマルチプレクサ手
段とディジタルフィルタとデマルチプレクサ手段とが設
けられており、各入力信号は上記のマルチプレクサ手段
によって、各入力回路の符号が与えられて、１個のディ
ジタルフィルタに入力されて真正な入力信号を得て、こ
れを上記のマルチプレクサ手段と同期して動作する上記
のデマルチプレクサ手段によって、上記入力回路と対応
する出力回路に分配されることとされているので、入力
回路の数の如何によらず、ディジタルフィルタは１個で
十分であり、信号入力装置の構成要素の点数を減少し、
構成を簡素化することができる。
第１ａ図は５本発明に係る信号入力装置の全体構成図で
ある。 第１ｂ図は１本発明に係る信号入力装置のフローチャー
トである。 第２図は、本発明の発明者が開発し、本発明においても
そのま一利用されている従来技術に係るディジタルフィ
ルタの全体構成図である。 第３図は、本発明の発明者が開発し、本発明においても
そのま一利用されている従来技術に係るディジタルフィ
ルタの作用説明図である。 第４図は、本発明の発明者が開発し、本発明においても
そのま翫利用されている従来技術に係るディジタルフィ
ルタのフローチャートである。 ｌ−・・外部接点。 ２・Φ・抵抗。 ３１−−・アナログフィルタ、 ３２番・・電気信号認識手段。 ３ＩＩ・・アナログフィルタと電気信号認識手段の組み
合わせ。 ４・１マルチプレクサ手段、 ５＠φ・ディジタルフィルタ。 ６・・・デマルチプレクサ手段、 ７・・・同期制御手段、 ４１串拳・入力信号認識手段、 ５１・・・第１の記憶手段、 ６１・・・第２の記憶手段。 ７１・・・演算手段。
ある。 第１ｂ図は１本発明に係る信号入力装置のフローチャー
トである。 第２図は、本発明の発明者が開発し、本発明においても
そのま一利用されている従来技術に係るディジタルフィ
ルタの全体構成図である。 第３図は、本発明の発明者が開発し、本発明においても
そのま一利用されている従来技術に係るディジタルフィ
ルタの作用説明図である。 第４図は、本発明の発明者が開発し、本発明においても
そのま翫利用されている従来技術に係るディジタルフィ
ルタのフローチャートである。 ｌ−・・外部接点。 ２・Φ・抵抗。 ３１−−・アナログフィルタ、 ３２番・・電気信号認識手段。 ３ＩＩ・・アナログフィルタと電気信号認識手段の組み
合わせ。 ４・１マルチプレクサ手段、 ５＠φ・ディジタルフィルタ。 ６・・・デマルチプレクサ手段、 ７・・・同期制御手段、 ４１串拳・入力信号認識手段、 ５１・・・第１の記憶手段、 ６１・・・第２の記憶手段。 ７１・・・演算手段。
Claims (1)
- 【特許請求の範囲】 ［１］高調波を濾波するアナログフィルタ（３１）と電
気信号認識手段（３２）との組み合わせ（３）の複数と
、 該複数のアナログフィルタ（３１）と電気信号認識手段
（３２）との組み合わせ（３）と接続されたマルチプレ
クサ手段（４）と、 特定の時間毎に入力信号を入力されて、連続して入力さ
れた入力信号が同一であるときのみ出力信号を出力する
ディジタルフィルタ（５）と、該ディジタルフィルタ（
５）の出力信号を、前記マルチプレクサ手段（４）と同
期して、複数の出力回路に分配するデマルチプレクサ手
段（６）と、 該デマルチプレクサ手段（６）と前記マルチプレクサ手
段（４）とを同期制御する同期制御手段（７）と を具備してなる信号入力装置。 ［２］前記ディジタルフィルタ（５）が入力信号を入力
される時間間隔は可調整であることを特徴とする特許請
求の範囲第１項記載の信号入力装置。 ［３］前記ディジタルフィルタ（５）が入力信号を入力
される時間間隔は、前記複数のアナログフィルタ（３１
）と電気信号認識手段（３２）との組み合わせ（３）の
それぞれに対応して選択されることを特徴とする信号入
力装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2031787A JPS63188204A (ja) | 1987-01-30 | 1987-01-30 | 信号入力装置 |
| PCT/JP1988/000077 WO1988005934A1 (en) | 1987-01-30 | 1988-01-29 | Signal input device |
| EP19880901308 EP0302940A4 (en) | 1987-01-30 | 1988-01-29 | SIGNAL INPUT ARRANGEMENT. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2031787A JPS63188204A (ja) | 1987-01-30 | 1987-01-30 | 信号入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63188204A true JPS63188204A (ja) | 1988-08-03 |
Family
ID=12023752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2031787A Pending JPS63188204A (ja) | 1987-01-30 | 1987-01-30 | 信号入力装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0302940A4 (ja) |
| JP (1) | JPS63188204A (ja) |
| WO (1) | WO1988005934A1 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58200327A (ja) * | 1982-05-14 | 1983-11-21 | Meidensha Electric Mfg Co Ltd | 産業制御用デ−タ伝送装置における入力装置 |
| JPS61245021A (ja) * | 1985-04-23 | 1986-10-31 | Mitsubishi Electric Corp | Ｃａｍａｃシステムのアナログ信号入力モジユ−ル |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57147710A (en) * | 1981-03-09 | 1982-09-11 | Japan Electronic Control Syst Co Ltd | Operating method for multiplexer of analog to digital converter in electronic controller for internal combustion engine |
| JPS617720A (ja) * | 1984-06-22 | 1986-01-14 | Victor Co Of Japan Ltd | スイツチ信号検出回路 |
| JPS61195955U (ja) * | 1985-05-29 | 1986-12-06 | ||
| US4704693A (en) * | 1985-06-28 | 1987-11-03 | General Electric Company | Acoustic tool touch detector with minimized detection delay |
-
1987
- 1987-01-30 JP JP2031787A patent/JPS63188204A/ja active Pending
-
1988
- 1988-01-29 WO PCT/JP1988/000077 patent/WO1988005934A1/ja not_active Application Discontinuation
- 1988-01-29 EP EP19880901308 patent/EP0302940A4/en not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58200327A (ja) * | 1982-05-14 | 1983-11-21 | Meidensha Electric Mfg Co Ltd | 産業制御用デ−タ伝送装置における入力装置 |
| JPS61245021A (ja) * | 1985-04-23 | 1986-10-31 | Mitsubishi Electric Corp | Ｃａｍａｃシステムのアナログ信号入力モジユ−ル |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0302940A4 (en) | 1990-06-05 |
| EP0302940A1 (en) | 1989-02-15 |
| WO1988005934A1 (en) | 1988-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63188204A (ja) | 信号入力装置 | |
| JP2551666B2 (ja) | クロック供給切替回路 | |
| JPS61160105A (ja) | タイミング制御システム | |
| US4164663A (en) | Sequential control signal generator | |
| JPH0454683A (ja) | パルス出力回路 | |
| JPH02148931A (ja) | 自動データ通信方式 | |
| JPH05160759A (ja) | 切替制御方式 | |
| KR0119153Y1 (ko) | 카운터 로직을 사용한 다중 채널 스위칭 장치 | |
| JP2867480B2 (ja) | メモリ切替回路 | |
| KR100197437B1 (ko) | 전전자 교환기의 프로세서와 디바이스간 통신 장치 | |
| JP2663487B2 (ja) | デジタル通信装置 | |
| JP2552027B2 (ja) | 入出力制御装置番号設定方式 | |
| SU1275416A1 (ru) | Устройство дл ввода-вывода информации | |
| JP2661364B2 (ja) | テスト回路方式 | |
| JPH02121049A (ja) | 入出力装置 | |
| JPS57117043A (en) | Digital operation control device | |
| JPH01288783A (ja) | 試験回路 | |
| JPS59231668A (ja) | 二重化クロツク信号切替方式 | |
| JPS61115159A (ja) | 信号列選択装置 | |
| JPS60203816A (ja) | 切替器 | |
| JPH0387790A (ja) | 同期切替回路 | |
| JPS6184136A (ja) | スリツプ制御回路 | |
| JPS61140216A (ja) | サンプリングクロツク供給監視回路 | |
| JPH03164852A (ja) | 集積回路 | |
| JPH01185050A (ja) | 信号処理回路 |