JPS63184962A - 信号同期装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、Ｎ種類以上の信号を記録または伝送する装
置において、信号間の同期をとる信号同期装置に関する
ものである。

〔従来の技術〕

従来例としてここでは、ＶＴＲ（ビデオテープレコーダ
）に映像とディジタルオーディオ信号の２種類の信号を
記録する例を考える。

第６図は例えば１９８６年ＩＣＡＳＳＰ予稿°ＡＳＴＵ
ＤＹ　ＯＮ　ＴＨＥ　ＤＩＧＩＴＩＺＡＴＩＯＮ　ＯＦ
　ＡＵＤＩＯ８ＩＧＮＡＬＳ　ＦＯＲＶＩＤＥＯＴＡＰ
Ｅ　ＲＥＣＯＲＤＥＲ’（日立）に示された映像及びデ
ィジタル音声記録再生装置を示すブロック図であり、図
において、（１）はビデオ信号記録処理回路、（２）は
ビデオ系記録アンプ、（３）はビデオヘッド及びオーデ
オヘッドを°内蔵する回転ドラム、（１）は磁気テープ
、（５）はピデォ系ヘッドアンプ、（６）はビデオ信号
再生処理回路、（７）はアナログ−ディジタル変換器（
以下単ＫＡＤＣと呼ぶ）、ｆ８１はディジタル信号記録
処理回路、（９）は４相位相信号変調回路（以下単に４
相位相変調回路と呼ぶ）、ＱＯはオーディオ系記録アン
プ、αυはオーディオ系ヘッドアンプ、（２）は４相位
相変調信号復調回烙（以下、単に４相位相復調回路と呼
ぶ）、（至）はディジタル信号再生処理回路、αυはデ
ィジタル−アナログ変換器（以下単にＤＡＣと呼ぶ）で
ある。

次に動作について説明する。入力されたビデオ信号はビ
デオ信号記録処理回路（１）によシ輝度信号はＦＭ変調
され、色信号は低域に周波数変換されて、記録アンプ（
２）、回転ドラム（３）に内蔵されたビデオヘッド（図
示せず）を経由して磁気テープ（４）に記録される。ま
た上記ビデオヘッドで再生された信号はヘッドアンプ（
５）により増幅され、ビデオ信号再生処理回路（６）に
よシビデオ信号に復元される０以上の＠作はＶＨ８方式
、β方式などの家庭用ＶＴＲの動作と同様である。

一方、入力されたオーディオ信号はＡＤＣ（７３によシ
デイジタル信号に変換され、ディジタル信号記録処理回
路（８）によシ誤り訂正符号などを付加したパルヌコー
ド変調されたＰＣＭ信号に変換され、さらに、４相位相
変調回路（９１によシ４相位相変調信号に変換されて記
録アンプ００、回転ドラム（３）に内蔵されたオーデオ
ヘッド（図示せず）を経由して礎慨テープ（４）に記録
される。なお、オーディオ信号ハＶＨ３方式のＨｉ−Ｆ
ｉオーディオ信号と同様にビデオ信号の下側（いわゆる
深層）に記録される。

また、上記オーディオヘッドで再生された信号はヘッド
アンプαυにより増幅され、４相位相復調回路（２）に
よｆｉＰｃＭ信号が復元され、さらにディジタル・信号
再生処理回路ａ３により誤り訂正などの処理が行なわれ
、ＤＡＣＱ４により音声信号に復元される。

上記のよう々回転ヘッドを用いた音声のディジタル記録
再生装置だおいて特に重要なことはオーディオ信号のサ
ンプリング周波数と映像信号のフィールド周波数との同
期である。映像とディジタルオーディオ信号を同期させ
て記録することは、映像とディジタルオーディオ信号が
一定の関係にあるため、回転ヘッドで磁気テープ上に記
録した際に失われたサンプリング周波数を、再生時に容
易に再現することができる。

従来、映像信号とディジタルオーディオ信号の同期をと
る回路として第７図に示すものがあった。

図において、利は垂直同期信号検出回路、隨は第１のＰ
ＬＬ回路、（５３１は第１の分周回路、（５４）は第２
のＰＬＬ回路、霞は第２の分周回路である。垂直同期信
号検出回路優りにはビデオ信号たとえばＮＴＳＣコンポ
ジット信号が入力され、垂直同期信号（５９゜９４Ｈｚ
）が検出される。第１のＰＬＬ回路では色信号のサブキ
ャリア（３，５８ＭＨｚ　）の４倍の周波数の発振器（
１４，８１８１８ＭＨｚ　）を内蔵し、第１の分局回路
−により□することによシフイールド周波４５５Ｘ５２
５ 数ＦＶ１を発生し、第１及び第２のＰＬＬ回路姉−に入
力される。第２のＰＬＬ回路（財）では、ディジタルオ
ーディオ信号のサンプリング周波数を４８ＫＨｚとする
と、発振周波数を８０，７２■ｈのＰＬＬとし、第２の
分周回路で１１５１２　Ｘ　１００１）すればフィール
ド周波数ＦＶ２が得られ、これを第２のＰＬＬ回路のも
う一方の入力とする。サンプリング周波数は１／（５Ｘ
１２８）することにより得られる。

以上の様に構成することにより、映像信号に同期したサ
ンプリング周波数が得られ、従って、映像信号と同期し
たディジタルオーディオ信号を記録することができる。

〔発明が解決しようとする問題点〕 従来の信号同期装置は以上の様に構成されているので、
第２のＰＬＬ回路淘）の周波数を自由に選定することが
できず、また、その周波数も高くなυ安価に構成できな
い等の問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、周波数を自由に選定でき従って安価に構成で
きる信号同期装置を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る信号同期装置は、第２の信号を記録する
ために必要なメモリー回路の書込みアドレスと読み出し
アドレスが一定になる様に、第２の発振器の周波数を制
御することにょシ同期をとるようにしたものである。

〔作用〕

ごの発明における信号同期装置は、第２の発振器からの
書き込みアドレスと第１の発振器からの読み出しアドレ
スを比較しその関係を一定に保つことにより、２種類の
信号の同期がとれる。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、ａｌｌは電圧制御発振器（ＶＣＯ）、（資
）はメモリー容量検出回路、（転）は積分回路である。

ビデオ入力は垂直同期信号検出回路優りに入力され、垂
直同期信号が分離され、第１のＰＬＬ回路に入力される
。第１の分周回烙報ではフィールド周波数を発生すると
共に、ディジタルオーディオ信号用メモリー回路（ここ
では図示せず）の読み出しアドレス信号を発生する。ｖ
ＣＯ１６１１ではたとえばサンプリング周波数４８澗の
簡単な整数倍の周波数を発振周波数とし、第２の分周回
路によりディジタルオーディオ信号用メモリー回路の書
き込みアドレス信号を発生する。メモリー容量検出回路
では、書き込みアドレスと読み出しアドレスからメモリ
ー内に残っているデータの容量を検出し、この制御信号
が積分回路−に入力され平滑されてｖＣＯβ０の入力と
なり発振周波数をコントロールする。すなわち、メモリ
ー内のデータ容量が一定になる様に第１のＰＬＬ回路蜀
の発振周波数に対してＶＣＯ１ｎの発振周波数がある一
定の関係になる様に働く。

つまり、映像信号とディジタルオーディオ信号ノ同期が
とれることになる。

次に第１図を用いた映像信号とディジタルオーディオ信
号の記録装置について説明する。第２図はそのブロック
図であシ、図において、（１）はビデオ信号記録処理回
路、（２）は記録アンプ、（３）は回転ドラム、（４〕
は磁気テープ、（７）はＡＤＣ，（ｓｒはディジタル信
号記録処理回路、（９）は４相位相変調回路、αＯは記
録アンプ、０υはヘッドアンプ、（２）は４相位相復調
回路、（至）はディジタル信号再生処理回路・α４はＤ
ＡＣ％（至）はドラムモータ、ＱＱはドラムサーボ回路
、ａηは輝度信号色信号分離回路、（ト）は輝度信号記
録処理回路、α傷は色信号記録処理回路、（ホ）は混合
回路、勾はディジタルオーディオＭ４ｉｊ用（Ｄクロッ
ク発生回路■、鞄はメモリー容量検出回路、（至）はキ
ャリア信号発生回路、□□□は映像信号用のクロック発
生回格璽である。

次に動作について説明する。第２図において、ビデオ信
号Ｖ−３ＩＧはビデオ信号記録処理回路（１）の輝度信
号記録処理回路αηに入力され、輝度信号Ｙ−３ＩＧと
色信号Ｃ−８ＩＧとに分離される。各々の信号は輝度信
号記録処理回路（至）と色信号記・録処理回路α１に入
力され各々ＦＭ変調及び低域変換された後混合回路翰、
記録アンプ（２）、及び回転ドラム（３）に内蔵される
ビデオヘッド（図示せず）を経由して磁気テープ（４）
に記録される。一方回転ドラム（３）はドラムモータ（
ト）によシ駆動されるが、輝度信号記録処理回路（ト）
でＹ−３ＩＧより分離された垂直同期信号Ｖ−８ＹＮＣ
と色信号記録処理回路０１で作成されたビデオ信号のカ
ラーバースト信号に同期した連続波いわゆる色信号副搬
送波ＦＳＣと回転ドラム（３）の回転位相と回転速度検
出器（図示せず）出力Ｄ−ＰＧ及びＤ−ＦＧを入力とし
てドラムモータαＧを制御するドラムサーボ回路α→に
より制御されるので、回転ドラム〔３）は入力ビデオ信
号に同期して回転することになる。

さてこのオーディオ信号はアナログ信号として入力され
る場合、ＡＤＣ（７）において例えば４８ＫＨｚのサン
プリング信号ＦＳがクロック発生回路工勾より供給され
１６ｂｉｔ　、　２ｃｈのディジタルデータに変換され
てディジタル信号記録処理回路（８）に送られる。ディ
ジタル信号処理回路（８）では、ディジタルデータの配
列変換、磁気テープ上のドロップアウトに対拠するため
の誤シ訂正符号の付加、さらに同期信号、サブコード信
号等が付加されてＰＣＭ信号となシ、４相位相変調回路
（９）へ送られる。ここで、ディジタル信号処理回路（
８］にはメモリー回路が用いられ、ＡＤＣ（７）からの
データをクロック発生回路Ｉ＠から発生し九アドレスで
書込み、メモリー回路から読み出して４相位相変調回路
（９）へ送るアドレヌ、クロ゛ツク等をクロック発生回
路■□□□から供給する。メモリー容量検出回路■では
、書き込みアドレスと読み出しアドレスからメモリー容
量を一定にする様に制御信号をクロック発生回路工（２
）へ送シ、発振周波数をコントロールして、映像信号と
ディジタルオーディオ信号の同期を保つ、なお、第２図
のクロック発生回路工（財）は、第１図の■Ｃ０Ｉ１１
１第２分周回路ｂυ、積分回路−を含み、クロック発生
回路１（至）は第１のＰＬＬ回路１３第１の分周回路−
を含む、４相位相変調回路（９）ではキャリア発生回路
（至）からのキャリア信号によシ変調され、記録アンプ
００をへて回転ドラム（３）内のオーディオ用ヘッドに
よシ磁気テープ（４）の深層に記録される。

ここで、磁気テープ（４）上に記録するためのデータ配
列について第８図の１フイ一ルド単位のデータ配列、第
４図の１５フイ一ルド単位のサンプル数、第５図の１フ
イールド内のデータ溝穴を表わす図を用いて説明する。

第８図において八はオーディオ用ヘッドの切替信号Ａ−
Ｈ８Ｗ、（Ｂ）は標本化されたディジタルオーディオデ
ータ列、（ｑはオーディオへ・ラド切替部分でデータの
欠落などの不具合が発生しないように上記６の信号をフ
ィールド毎に分割した後圧縮を行ったものである。

ディジタルオーディオ信号のサンプリング周波数（以下
単にＦＳと呼ぶ）とビデオ信号のフィールド周波数（以
下単にＦＶ）とが同期関係にあるとすればＦ　Ｓ　”　
４８　ＫＨｚ　、　Ｆ　Ｖ　＝　５９．９４　Ｈｚ　　
の間にはＦｓ＝　　５１２Ｘ１００１　　Ｆｖ　　　　
、曲曲（１）１２８Ｘ　　５ なる関係が成立している。従って、ｌフィルド当りのサ
ンプル数Ｍは である。１フイールド内に記録されるＤＡ倍信号サンプ
ル数は整数であるべきなのでサンプル数の多いフィール
ドと少ないフィールドを設け、全体としてサンプル数が
１フィールド当、り　８００．８になるようにすること
を考える。ここでは信号処理を容易にし、かつ、テープ
上の記録密度を下げる目的で１フイールド当シのサンプ
ル数ヲ鳩＝７９８とＭ、＝８０４の２種類用意した。こ
の様にすると第４図に示すように１５フイールド毎に７
９８サンプルが８フイールド、８０４サンプルが７フイ
ールドとなる。

第５図に１フイールド７９８　／　８０４サンプルのフ
ォーマット例を示す、同図では１フイールドをデータ１
８４ブロツク、プリアンプル４ブロツク及ヒボヌトアン
プル８ブロツクの計１４１ブロックで構成し、１データ
ブロツクをＰＣＭデータ２４バイト、ヘッダ４バイト、
Ｃ１符号４バイト及びＣ２符号６バイトの計８８バイト
で構成している。なお、１バイトは１６ｂｉｔ　２ｃｈ
のＤＡ信号６サンプルに相当しているので、７９８サン
プルのフィールドではｌブロック分をダミーデータとす
ればよい。

以上の様に構成することによシ、映像信号とディジタル
オーディオ信号の同期をとることができるが、ここでメ
モリー容量検出回路めでは、ｌフィールド毎あるいは１
５フイールド毎にメモリーの容量を検出すれば良い。

なお上記実施例では、映像信号とディジクルオーディオ
信号の例について説明したが、同期をとる必要のある信
号であればどの様な信号でも良い。

また、磁気テープへの記録を示したが、ディスク等への
記録でも良く、更には伝送等でも良い。

また上記実施例では、Ｎ＝２の場合を示したが、Ｎ≧８
に拡張できることは言うまでもない。

〔発明の効果〕

以上のように、この発明によれば、メモリーの容量を検
出することにより第２の発振器の周波数を制御する様に
したので、複数の信号の同期がとれかつ発振周波数を自
由に選定することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例によるクロックの同期をと
るためのブロック図、第２図はこの発明の一実施例によ
る映像信号とディジタルオーディオ信号の記録装置のブ
ロック図、第８図は１フイ一ルド単位のデータ配列を示
す概念図、第４図は１５フイ一ルド単位で完結する１フ
イ一ルド単位に含まれるサンプル数を示す概念図、第５
図は１フイールド内のデータ構成図、第６図は従来の映
像信号とディジタルオーディオ信号の記録再生装置のブ
ロック図、第７図は従来のクロックの同期をとるだめの
ブロック図である。 器は第１のＰＬＬ同格、報は第１の分周回路、＠０はｖ
ＣＯｌ（５υは第２の分周回路、鈴はメモリー容量検出
回路、鞄は積分回路、勾はクロック発生回路Ｉ％（至）
はクロック発生回路■。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）少なくとも１種類以上の信号がディジタル信号で
   あり、Ｎ種類（Ｎ＞１なる整数）の信号を記録または伝
   送する装置において、第１の信号系に必要な第１のクロ
   ック発生回路と、第Ｊ番目（１＜Ｊ≦Ｎ）の信号系に必
   要な第Ｊのクロック発生回路と第Ｊのメモリー回路とを
   備え、第Ｊのメモリー回路の書込みアドレスを第Ｊのク
   ロック発生回路から供給し、読み出しアドレスを第１の
   クロック発生回路から供給し、その書き込みアドレスと
   読み出しアドレスとからメモリー容量検出回路を構成し
   、メモリー容量が一定になる様に第Ｊのクロック発生回
   路の周波数を制御する事を特徴とする信号同期装置。
2. （２）Ｎ＝２、第１の信号を映像信号、第２の信号をデ
   ィジタルオーディオ信号とし、映像信号の垂直同期信号
   と第１の発振器から分周した信号を比較したＰＬＬ（位
   相ロックループ）を含む第１のクロック発生回路とを備
   えた特許請求の範囲第１項記載の信号同期装置。