JPS6318331B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は半導体集積回路装置にかかり、特に選
択醸化膜と不純物拡散層との構造に関するもので
ある。

従来、活性領域と不活性領域とを分離する方法
として選択酸化法と通常の写真蝕刻法によるもの
とがある。このうち選択酸化法は活性領域と不活
性領域との分離後に表面が平担になるという利点
がある。また分離された活性領域は能動素子およ
び受動素子として使用され、特に受動素子として
は不純物拡散層を抵抗、配線などとして使用して
いる。しかしながら例えば多結晶硅素をゲート電
極とした絶縁ゲート型（MIS）トランジスタの集
積回路では抵抗あるいは配線として使用する不純
物拡散層上に多結晶硅素膜を重ねることができな
い。即ち、通常の製法ではトランジスタのゲート
部分を自己整後的に作成するため、上述の不純物
拡散層に多結晶硅素膜を重ねるとMISトランジス
タが形成されてしまう。従つて抵抗あるいは配線
としての不純物拡散層上に多結晶硅素膜を重ねる
ことができず、集積回路装置の面積を縮少する妨
げとなつている。

従つて本発明の目的は活性領域を配線あるいは
抵抗などとして使用した不純物拡散層上に多結晶
硅素膜などの配線を重ねることができる縮少され
た集積回路装置を提供することにある。

本発明の特徴は、一導電型半導体基板上に選択
酸化膜を有する半導体集積回路装置において、配
線もしくは抵抗として用いる逆導電型の領域が前
記半導体基板に設けられており、前記選択酸化膜
は前記領域の両側辺より前記領域上に向つてバー
ドビーク形状をなして遂次その膜厚が減少する姿
態をなして突出し、これにより前記両側辺間の全
てにわたつて前記領域は前記選択酸化膜によつて
覆われている半導体集積回路装置にある。このよ
うに配線もしくは抵抗となる領域上には選択酸化
膜が形成されているからその上に他の配線を重ね
ても上記不都合は発生しない。又、この領域上の
選択酸化膜はバードビーク状にテーパー状に形成
されている。この形状は他の部分の選択酸化膜と
異なり該領域を直接酸化して形成して得られるも
のではなく側面より食い込みで得られるものであ
る。したがつて、配線や抵抗として用いるこの領
域は所定の形状、不純物濃度が得られることとな
る。

次に図面を参照して本実施例を説明する。

第１図は本発明の実施例を説明するための断面
図である。

はじめに第１図ａに示すようにＰ型硅素基板１
０１上に燐を熱拡散し、ｎ型不純物拡散層１０２
を形成する。なおこのｎ型不純物拡散層１０２を
形成するのに熱拡散でなく、イオン注入によつて
も可能であり、さらに浅い拡散層を必要とする場
合にはヒ素を使用してもよい。次に第１図ｂに示
すように二酸化硅素膜１０３を被膜し、その上に
窒化硅素膜１０４を成長する。さらにその上にフ
オトレジスト１０５を選択的に被膜する。このフ
オトレジスト１０５を被覆した領域は将来活性領
域となる。次に第１図ｃに示すようにフオトレジ
スト１０５をマスクとして将来活性領域となるべ
き領域以外の窒化硅素膜１０４を除去し、さらに
二酸化硅素膜１０３も除去する。その後第１図ｄ
に示すように前述の二酸化硅素膜１０４および窒
化硅素膜１０５をマスクとしてボロンを熱拡散
し、P⁺型拡散層１０６を形成する。この時、露
出していた部分のｎ型拡散層１０２は上述のボロ
ン拡散によつてＰ型導電性領域に変わる。しかし
二酸化硅素膜１０３と窒化硅素膜１０４によつて
覆われた領域はそのままｎ型導電性領域として留
まる。その後第１図ｅに示す如く、ｎ型拡散層領
域１０２が完全に二酸化硅素膜１０７によつて覆
われるまで酸化性雰囲気中で熱処理を行なう。こ
の時、二酸化硅素膜１０３を厚く、窒化硅素膜１
０４を薄く形成しておくと、二酸化硅素膜１０７
の横方向への食い込みが大きく、容易にｎ型拡散
層１０２上を覆うことができる。次に第１図ｆに
示すように窒化硅素膜１０４を除去し、所望の構
造の不純物拡散層を得る。なおもし必要ならば二
酸化硅素膜１０３も除去してもよい。

第２図は本発明の実施例をよりよく理解するた
めの平面図である。線ABでの断面図が第１図ｆ
の図面に対応する。二酸化硅素によつて埋め込ま
れたｎ型拡散層２０１が配線あるいは抵抗として
使用され、このｎ型拡散層２０１上で交差してい
る多結晶硅素層２０２とは寄生的なものを除いて
何ら電気的相互作用はない。そして埋め込まれた
ｎ型拡散層２０１はMIS−FETのソースまたは
ドレイン領域２０３と接続されており、さらにこ
の活性領域はゲート電極としての多結晶硅素層２
０４と交差してドレインまたはソース領域２０５
に至る。

本実施例によつて得られる効果として集積回路
の面積が大幅に縮少できることがあげられる。即
ち、抵抗あるいは配線として使用した不純物拡散
層に多結晶硅素層の配線などを交差することがで
きる。特に記憶装置で、不純物拡散層をデジツト
線と使用した場合など著しく面積の縮少および製
造工程の簡略化が計れる。また入力保護抵抗とし
て使用する場合にもその上に多結晶硅素層を交差
できるため、かなりの面積を節約できる。

また、不純物拡散層が選択酸化の二酸化硅素膜
によつて覆われた状態なので従来の構造に比べ配
線あるいは抵抗としての活性領域と不活領域との
間の段差が少ない。従つて多結晶硅素あるいは金
属配線などの断線が防止できる。

なお上述の実施例ではＰ型硅素基板を用いたが
ｎ型硅素基板を用い各工程に逆導電型不純物を導
入しても同様の効果を得る。

【図面の簡単な説明】

第１図ａ乃至第１図ｆは本発明の実施例の製造
を工程順に示した断面図である。図中１０１はＰ
型硅素基板、１０２はｎ型拡散層、１０３，１０
７は二酸化硅素膜、１０４は窒化硅素膜、１０５
はフオトレジスト、１０６はＰ型拡散層である。 第２図は本発明の実施例を説明するための平面
図である。図中２０１は埋め込まれたｎ型拡散
層、２０２，２０４は多結晶硅素膜、２０３，２
０５はソースあるいはドレイン領域である。

Claims (1)

【特許請求の範囲】
1. １ 一導電型半導体基板上に選択酸化膜を有する
   半導体集積回路装置において、配線もしくは抵抗
   として用いる逆導電型の領域が前記半導体基板に
   設けられており、前記選択酸化膜は前記領域の両
   側辺より前記領域上に向つてバードビーク形状を
   なして遂次その膜厚が減少する姿態をなして突出
   しこれにより前記両側辺間の全てにわたつて前記
   領域は前記選択酸化膜によつて覆われていること
   を特徴とする半導体集積回路装置。