JPS63181459A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63181459A
JPS63181459A JP62014722A JP1472287A JPS63181459A JP S63181459 A JPS63181459 A JP S63181459A JP 62014722 A JP62014722 A JP 62014722A JP 1472287 A JP1472287 A JP 1472287A JP S63181459 A JPS63181459 A JP S63181459A
Authority
JP
Japan
Prior art keywords
region
channel transistor
forming
gate electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62014722A
Other languages
English (en)
Inventor
Seiji Ueda
誠二 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP62014722A priority Critical patent/JPS63181459A/ja
Publication of JPS63181459A publication Critical patent/JPS63181459A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238Complementary field-effect transistors, e.g. CMOS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、短チャンネル相補型MO8集積回路装置の製
造に有益な半導体集積回路装置の製造方法に関するもの
である。
従来の技術 近年、半導体集積回路装置の集積度の向上を図るため、
素子寸法の縮小が進められている。
MO8型集積回路装置では、素子の微細化によるMOS
)ランジスタの動作時の特性の変動防止のため、LDD
 (Lightly Doped Drain)構造と
称されるドレイン構造が用いられている。相浦型MO8
集積回路装置(CMO8)では特に、Nチャンネルトラ
ンジスタのLDD構造採用のため、マスク工程数の増加
など、工程が複雑となる問題があり、製造コストの面で
大きな課題である。
短チャンネルCMO8集積回路装置の製造方法、特にL
DD構造の形成方法を中心に、従来例技術を、一部構造
断面図を用いて、説明する。第2図は模式的に表現した
C M OS装置の断面構造図である。N型シリコン基
板1にP型及びN型のウェル2,3が形成され、各々の
ウェル内にPチャンネル及びNチャンネルトランジスタ
が作製されている。N型ウェル3のPチャンネルトラン
ジスタは、ゲート酸化膜6a、ポリシリコン電極7a、
P型層の埋込チャンネル5、二酸化珪素膜8aからなる
サイドウオール、P+拡散領域11からなるソース、ド
レイン11で構成されている。P型ウェル2のNチャン
ネルトランジスタはゲート酸化膜6b、ポリシリコン電
極7b、サイドウオール8b、N−拡散領域9、および
N++散領域10のLDD (Lightly Dop
ed Drain)構造ソース、ドレインからなる。そ
して、ソース。
ドレインの電極コンタクトは、層間絶縁膜12、アルミ
ニウム配線13によって形成される。この装置は、従来
のチャンネル長が3ミクロン以上ある装置と異なり、L
DD構造を採用するため、多くの複雑な製造工程を要す
る。この製造工程を従来の製造技術で製造する場合の概
略を第3図(a)〜(h)の製造工程順断面図によって
示す。
第1図(a)のように、N型シリコン基板1にN型ウェ
ル3、P型ウェル2、二酸化珪素からなる素子分離領域
4を形成する。次に、第1図(b)のように、N型ウェ
ル3にPチャンネルトランジスタの閾値電圧制御のため
、ボロン注入を行い、埋込みチャンネル5を形成する。
ついで、ゲート酸化膜6a、6b、多結晶シリコン膜7
を堆積し、多結晶シリコン膜7にリン拡散する。次に、
第3図(C)のように、多結晶シリコン膜7をパターン
形成し、ゲート電極7a、7bや配線パターンを作成す
る。Pチャンネル及びNチャンネルトランジスタの各ゲ
ート電極パターンは同時に形成され、各々のトランジス
タのソースドレイン拡散層の形成には、フォトレジスト
31をマスクとしたイオン注入法が用いられる。Nチャ
ンネルトランジスタのソースドレイン形成には初めに、
第3図(d)のように、第1の注入用マスク31により
、N型ウェル領域を被覆し、リンイオンを注入し、N−
拡散領域9を形成する。次にLDD形成のためのサイド
ウオールを形成するため、第3図(e)のように、二酸
化珪素膜8を堆積し、異方性エツチングにより、多結晶
シリコン膜7a、7bに側壁8a。
8bを形成する。そして、これに続いて、第3図(f)
のように、再度、N型ウェル領域側を第2の注入用マス
ク32で被覆し、ヒ素のイオン注入を行いNチャンネル
トランジスタのソースドレインのN++散領域10を形
成する。次に第3図(g)のように、P型ウェル領域2
を第3の注入用マスク33で被覆し、Pチャンネルトラ
ンジスタのソースドレインであるP+拡散領域11をB
F2+注入により形成する。この時には、多結晶シリコ
ン膜7aは露出しているため、BF2+は、シリコン基
板11と同時に、多結晶シリコン膜7aにも注入される
。このため、リン蒸着によりN+となっている多結晶シ
リコンはBF2+により打ち返されて、数百07口以上
のシート抵抗となり、不都合が生じる。
最後に、第3図りのように、ソースドレイン拡散領域の
形成後、層間絶縁膜12、電極13、保護膜(図中路)
を形成し、チップが完成する。
発明が解決しようとする問題点 上述の従来の技術によれば、CMO3の微細化により、
NチャンネルトランジスタのLDD構造化が必要となる
が、ソースドレイン拡散領域の形成のために、Nチャン
ネルトランジスタのソースドレイン形成用の第1.第2
のマスク工程、Pチャンネルトランジスタのソースドレ
イン形成用の第3のマスク工程と、合計3回のマスク工
程が必要となり、工程が複雑となる。さらに、Pチャン
ネルトランジスタ形成領域でのボロンでN+型型詰結晶
シリコン膜打ち返すため、シート抵抗が非常に高くなる
という欠点が顕著である。
CMO8集積回路装置の高集積化のために、微細化が行
なわれているが、微細化による装置の信頼性低下を防止
するため、ホットキャリアー耐性の改善が必要である。
この改善に有効であるLDD構造を採用するためには、
CMO3では特に複雑な製造工程が必要となる。特に、
ソースドレイン形成のイオン注入用マスクがNチャンネ
ルトランジスタ形成に2回、Pチャンネルトランジスタ
形成に1回必要である。これは、半導体集積回路装置の
製造コストを低減することから、簡略にすることが大き
な課題である。また、Pチャンネルトランジスタ形成に
て、ボロンによりN十多結晶シリコンゲートを打ち返し
、シート抵抗が数百Ω7/口となることも、大きな間層
である。
以上のように、高密度CMO8集積回路装置を低コスト
で製造するため、簡略な製造方法が要求される。
問題点を解決するための手段 本発明はP型ウェル及びN型ウェルの一方又は両者を有
し、素子分離領域を形成されたシリコン基板の主面に5
絶縁膜を介してN型不純物を含む多結晶シリコン膜を形
成する工程と、P型領域上の前記被膜のパターンを形成
し、Nチャンネルトランジスタのゲート電極を形成する
第1のゲート電極パターン形成工程と、前記第1のゲー
ト電極をマスクにして、P型領域のシリコン基板にリン
イオンを注入し、N−拡散領域を形成する工程と、二酸
化珪素膜を気相成長法により堆積し、この被膜を異方性
エツチングにより、前記Nチャンネルトランジスタのゲ
ート電極に側壁を形成する工程と、前記側壁を有するゲ
ート電極をマスクとして、ヒ素イオンの注入によりソー
スドレインとなるN+拡散領域を形成する工程と、Nチ
ャンネル領域をマスクし、Pチャンネルトランジスタの
ゲート電極を形成する第2のゲート電極パターン形成工
程と、パターン形成用レジストを残置したまま、Pチャ
ンネルトランジスタ領域にP型不純物をイオン注入し、
PチャンネルトランジスタのソースドレインであるP+
拡散領域を形成する工程とを含む相補型M OS集積回
路装置の製造方法である。
作用 本発明によれば、微細ゲートのMOSトランジスタの信
頼性劣化原因であるホットキャリア効果を改善するため
に必要なLDD構造の製造方法を簡略化し、CMO3集
積回路装置のPチャンネルトランジスタとNチャンネル
トランジスタの各々の領域のゲート電極を、2回の写真
食刻工程で形成し、同時に、Pチャンネルトランジスタ
のゲートにP+不純物が入るのを防止し、シート抵抗の
増大をも防止する効果が得られた。
実施例 次に本発明を、実施例のCMO8集積回路装置の製造方
法により、図面を参照しながら説明する。
第1図(a)〜(i)は本発明実施例のCMO8集積回
路装置の製造工程順断面である。第3図従来例と同一部
分については同一番号で示した。第1図(a)のように
、N型シリコン基板1にN型ウェル3、P型ウェル2が
各々、4へ一5ミクロンの深さで形成され、さらに素子
分離領域4が形成され、N型ウェル領域3にはPチャン
ネルMOSトランジスタ、P型ウェル領域2にはNチャ
ンネルM OS l・ランジスタが製作される。次に、
第1図(b)のように、N型ウェル3には、Pチャンネ
ルトランジスタの閾値電圧制御のため、表面層にチャン
ネルドープされ、低濃度のN−拡散領域5が形成される
また、ゲート酸化膜6a、6b、多結晶シリコン膜7が
堆積され、この多結晶シリコン膜7にはリンが添加され
ている。シート抵抗は、40Ω/′口である。次に、フ
ォトレジストマスク21a。
21bを写真食刻法により形成する。ここで、Nチャン
ネルトランジスタ側のフォトレジストマスク21bはゲ
ート電極パターンである。(第1のポリシリコンマスク
と称す)。この際、N型ウェル領域3及び他の配線領域
は、フォト1/シスト21aにより被覆しておく。第1
のポリシリコンマスクは少くとも、Nチャンネルトラン
ジスタのゲート部を含んでおればよく、多結晶シリコン
の配線部分は第1又は第2のマスクどちらでもよい。次
に、第1図Cのように、フォトレジスト21a、21b
をマスクにして、多結晶シリコン膜7をエツチングし、
続いて、ゲート酸化膜6bの露出部を除去する。そして
、Nチャンネルトランジスタのソースドレイン領域のN
−拡散領域9をリン注入により形成する。次に、第1図
(d)のように、フォトレジストを除去したのち、二酸
化珪素膜8を堆積する。ついで、第1図(e)のように
、二酸化珪素膜8の異方性ドライエツチングにより、N
チャンネルトランジスタのゲート電極にサイドウオール
8bを形成し、同時に、N型ウェル領域3などの多結晶
シリコン膜7a上の二酸化珪素膜を除去する。なお、こ
の部分の多結晶シリコン膜7aにもサイドウオール8c
が生じる。続いて、ヒ素の注入により、N十拡散層10
を形成する。次に、第1図(f)のように、第2のフォ
トレジスト工程により、他の多結晶シリコン膜7a上に
レジストパターン22aおよびP型つェル領域側の全面
フォトレジストマスク22bが形成される。次いで、第
1図(g)のように、ポリシリコン膜7aおよびゲート
酸化膜6aのドライエツチングを行い、BF2+の注入
により、P十拡散領域11が形成される。BF2+注入
に際して、フォトレジスト22aを残置したまま、注入
を行うことにより、多結晶シリコン膜7aにボロンが入
ることがなく、したがって、シート抵抗の増大は防止で
きた。分離領域上にサイドウオール8cが生じるが、こ
れは後工程の改善及びマスク設計で影響を避けることは
可能である。次に第1図()1)のように、リン珪酸ガ
ラス12を堆積し、リフローを行い、表面の凹凸を滑ら
かにする。最後に、第1図(i)のように、アルミニウ
ム層により、電極13を取り出し、ついで、図示しない
が、表面保護膜を堆積して、チップ工程を完了する。
本実施例で示した多結晶シリコン膜7が、多結晶シリコ
ン膜とシリサイドが重畳したポリサイド構造であっても
、同様に適用できる。
本実施例で示した装置において、製作されたMoSトラ
ンジスタの素子特性は、Nチャンネルトランジスタは従
来の構造と全く同一であり、ホットキャリアー耐性など
に、特性上の差は観察されない、Pチャンネルトランジ
スタについては、サイドウオールがなくなるため、基板
電流が約2倍(実効チャンネル長1.2ミクロン)に増
加するが、素子のチャンネル幅、チャンネル長を最適化
することにより、装置の信頼性への影響を回避できる。
Nチャンネルトランジスタ及びPチャンネルトランジス
タのゲート電極を別々の写真食刻工程により形成するた
め、ゲート電極にスルーホールを開け、アルミニウム電
極を取り出す場合、各々のマスク合せずれが影響するた
め、重ね合せ精度が重視されるが、これはスルーホール
を形成する多結晶シリコンパターンは全て、同一写真食
刻工程でパターン形成し、多結晶シリコンが2回の写真
食刻工程でつながるように分割することにより、対応可
能である。
発明の効果 以上のように、本発明によれば、高密度CMOS集積回
路装置の製造工程で、短チヤンネルMOSトランジスタ
、特にNチャンネルトランジスタのLDD構造採用によ
っても、その製造工程を簡略にすることができる。同時
に、Pチャンネルトランジスタの多結晶シリコンゲート
ヘボロンの注入されるのを防止し、多結晶シリコンのシ
ート抵抗の増大を防止することができる。
【図面の簡単な説明】
第1図(a)〜(i)は本発明実施例のCMO8s積回
路装置の製造工程順断面図、第2図は従来例半導体装置
の構造を示す一部断面図、第3図(a)〜()0は従来
例の製造工程順断面図である。 6・・・・・・ゲート酸化膜、7・・・・・・多結晶シ
リコン膜、8・・・・・・二酸化珪素膜、9・・・・・
・N−拡散領域、10・・・・・・N十拡散領域、11
・・・・・・P十拡散領域、21・・・・・・第1の多
結晶シリコンパターン形成用のフォトレジストマスク、
22・・・・・・第2の多結晶シリコンパターン形成用
のフォトレジストマスク。 代理人の氏名 弁理士 中尾敏男 ばか1名3−N型ウ
ェル 81)−二酸化埋木 第1図         13−アルミを極l −シリ
コレ茎板 2−p型ウェル 3−N型ウェル 6− ゲート酸化膜 tt−p”   ラ !−し゛Jコン↓板

Claims (1)

    【特許請求の範囲】
  1.  P型ウェル及びN型ウェルの一方又は両者を有し、素
    子分離領域を形成されたシリコン基板の主面に、絶縁膜
    を介してN型不純物を含む多結晶シリコン膜又はN型不
    純物を含む多結晶シリコン膜と金属珪化物を重畳する被
    膜を形成する工程と、P型領域上の前記被膜のパターン
    を形成し、Nチャンネルトランジスタのゲート電極を形
    成する第1のゲート電極パターン形成工程と、前記第1
    のゲート電極をマスクにして、P型領域のシリコン基板
    にリンイオンを注入し、N^−拡散領域を形成する工程
    と、二酸化珪素膜を気相成長法により堆積し、該被膜を
    異方性エッチングにより、前記Nチャンネルトランジス
    タのゲート電極に側壁を形成する工程と、前記側壁を有
    するゲート電極をマスクとして、ヒ素イオンの注入によ
    りソースドレインとなるN^+拡散領域を形成する工程
    と、Nチャンネル領域をマスクしPチャンネルトランジ
    スタのゲート電極を形成する第2のゲート電極パターン
    形成工程と、パターン形成用レジストマスクを残置した
    まま、Pチャンネルトランジスタ領域にP型不純物をイ
    オン注入し、Pチャンネルトランジスタのソースドレイ
    ンであるP^+拡散領域を形成する工程を含むことを特
    徴とする半導体装置の製造方法。
JP62014722A 1987-01-23 1987-01-23 半導体装置の製造方法 Pending JPS63181459A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62014722A JPS63181459A (ja) 1987-01-23 1987-01-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62014722A JPS63181459A (ja) 1987-01-23 1987-01-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63181459A true JPS63181459A (ja) 1988-07-26

Family

ID=11869021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62014722A Pending JPS63181459A (ja) 1987-01-23 1987-01-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63181459A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0771021A3 (en) * 1990-06-26 1998-01-07 AT&T Corp. Transistor fabrication method
US6629651B1 (en) 1997-01-10 2003-10-07 Water Pik, Inc. Flexible shower arm assembly
US9623424B2 (en) 2006-12-29 2017-04-18 Water Pik, Inc. Handheld showerhead with mode selector in handle
US9700909B2 (en) 2006-10-09 2017-07-11 Water Pik, Inc. Shower arm attachment assembly
US9795975B2 (en) 2002-12-10 2017-10-24 Water Pik, Inc. Dual turbine showerhead
USD843549S1 (en) 2017-07-19 2019-03-19 Water Pik, Inc. Handheld spray nozzle
US10265710B2 (en) 2016-04-15 2019-04-23 Water Pik, Inc. Showerhead with dual oscillating massage
US10441960B2 (en) 2016-09-08 2019-10-15 Water Pik, Inc. Pause assembly for showerheads
US10449558B2 (en) 2016-02-01 2019-10-22 Water Pik, Inc. Handheld pet spray wand
US10478837B2 (en) 2013-06-13 2019-11-19 Water Pik, Inc. Method for assembling a showerhead
USD872227S1 (en) 2018-04-20 2020-01-07 Water Pik, Inc. Handheld spray device
US10532369B2 (en) 2012-06-22 2020-01-14 Water Pik, Inc. Showerhead bracket
US10730061B2 (en) 2014-10-03 2020-08-04 Water Pik, Inc. Automatically locking shower arm joint
USD970684S1 (en) 2016-04-15 2022-11-22 Water Pik, Inc. Showerhead

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0771021A3 (en) * 1990-06-26 1998-01-07 AT&T Corp. Transistor fabrication method
US6629651B1 (en) 1997-01-10 2003-10-07 Water Pik, Inc. Flexible shower arm assembly
US9795975B2 (en) 2002-12-10 2017-10-24 Water Pik, Inc. Dual turbine showerhead
US9700909B2 (en) 2006-10-09 2017-07-11 Water Pik, Inc. Shower arm attachment assembly
US10215309B2 (en) 2006-10-09 2019-02-26 Water Pik, Inc. Shower arm attachment assembly
US9623424B2 (en) 2006-12-29 2017-04-18 Water Pik, Inc. Handheld showerhead with mode selector in handle
US9623425B2 (en) 2006-12-29 2017-04-18 Water Pik, Inc. Showerhead with rotatable control valve
US9636694B2 (en) 2006-12-29 2017-05-02 Water Pik, Inc. Showerhead with movable control valve
US10532369B2 (en) 2012-06-22 2020-01-14 Water Pik, Inc. Showerhead bracket
US11173502B2 (en) 2013-06-13 2021-11-16 Water Pik, Inc. Showerhead with plurality of modes
US10994289B2 (en) 2013-06-13 2021-05-04 Water Pik, Inc. Showerhead with turbine driven shutter
US10478837B2 (en) 2013-06-13 2019-11-19 Water Pik, Inc. Method for assembling a showerhead
US10525488B2 (en) 2013-06-13 2020-01-07 Water Pik, Inc. Showerhead with engine release assembly
US11648573B2 (en) 2013-06-13 2023-05-16 Water Pik, Inc. Showerhead
US10730061B2 (en) 2014-10-03 2020-08-04 Water Pik, Inc. Automatically locking shower arm joint
US10449558B2 (en) 2016-02-01 2019-10-22 Water Pik, Inc. Handheld pet spray wand
US11883834B2 (en) 2016-02-01 2024-01-30 Water Pik, Inc. Handheld showerhead with linear nozzle arrays
US11413632B2 (en) 2016-02-01 2022-08-16 Water Pik, Inc. Handheld showerhead with linear nozzle arrays
US11084047B2 (en) 2016-04-15 2021-08-10 Water Pik, Inc. Showerhead with dual oscillating massage
USD950011S1 (en) 2016-04-15 2022-04-26 Water Pik, Inc. Showerhead with dual oscillating massage
USD970684S1 (en) 2016-04-15 2022-11-22 Water Pik, Inc. Showerhead
USD983322S1 (en) 2016-04-15 2023-04-11 Water Pik, Inc. Showerhead
US10265710B2 (en) 2016-04-15 2019-04-23 Water Pik, Inc. Showerhead with dual oscillating massage
USD1029184S1 (en) 2016-04-15 2024-05-28 Water Pik, Inc. Showerhead
US10441960B2 (en) 2016-09-08 2019-10-15 Water Pik, Inc. Pause assembly for showerheads
US11458488B2 (en) 2016-09-08 2022-10-04 Water Pik, Inc. Linearly actuated pause assembly for showerheads
US11759801B2 (en) 2016-09-08 2023-09-19 Water Pik, Inc. Pause assembly for showerheads
USD843549S1 (en) 2017-07-19 2019-03-19 Water Pik, Inc. Handheld spray nozzle
USD875210S1 (en) 2017-07-19 2020-02-11 Water Pik, Inc. Handheld spray nozzle
USD912767S1 (en) 2018-04-20 2021-03-09 Water Pik, Inc. Handheld spray device
USD872227S1 (en) 2018-04-20 2020-01-07 Water Pik, Inc. Handheld spray device

Similar Documents

Publication Publication Date Title
JPH05267604A (ja) 半導体装置の製造方法
JPS63181459A (ja) 半導体装置の製造方法
JPH0648716B2 (ja) 集積回路装置の製法
JPH11135779A (ja) 半導体装置及びその製造方法
JP2672607B2 (ja) 半導体装置の製造方法
JPH0629317A (ja) 半導体装置およびその製造方法
US5994190A (en) Semiconductor device with impurity layer as channel stopper immediately under silicon oxide film
JP3018993B2 (ja) 半導体装置の製造方法
JP2906460B2 (ja) 相補型mos半導体装置の製造方法
JPH0324069B2 (ja)
KR100273296B1 (ko) 모스 트랜지스터 제조방법
JPH07176639A (ja) 半導体集積回路装置及びその製造方法
JP2904068B2 (ja) 半導体装置の製造方法
JP2754202B2 (ja) 半導体素子の製造方法
JP2979864B2 (ja) 半導体集積回路装置の製造方法
JP2550302B2 (ja) 半導体装置の製造方法
JPS6244862B2 (ja)
JPS6129551B2 (ja)
JPH0479336A (ja) 半導体装置の製造方法
KR100398571B1 (ko) 복합 반도체 소자의 제조방법
JPH06196642A (ja) 半導体装置及びその製造方法
JPS5935186B2 (ja) Mos型半導体装置の製造方法
JP2000114477A (ja) 半導体記憶装置の製造方法
JPH09181308A (ja) 半導体装置及びその製造方法
JPH0794734A (ja) 高耐圧トランジスタの製造方法