JPS63177619A - デジタルサンプルレ−トコンバ−ト制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［ｙｌ明の目的］ （産業上の利用分野） この発明は、アナログデータを第１の標本化クロックで
標本化し、さらにこの第１の標本化クロックと異なる周
波数を有する第２の標本化クロックを用いて標本化する
デジタルサンプルレートコンバー１−　ｉ！、１１１１
１回路の改良に関する。

（従来の技術） 近年、映伝データや音声データ等の無線及び、有線によ
る伝送が頻繁に行なわれており、その伝送データの形態
も、アナログデータからデジタルデータへと移行してき
ている。

ここで、デジタルデータを処理する際には、サンプルレ
ートを変更する必要が多々ある。これは、所定周波数の
第１の標本化クロックによって標本化されているデジタ
ルデータを、上記第１の標本化クロックと周波数の異な
る第２の標本化クロックで標本化することにより達成さ
れる。

ところで、この種のデジタルサンプルレートコンバート
方式は、第１の標本化クロックによって標本化されてい
るデジタルデータを、そのまま第２の標本化クロックで
標本化すると、伝送路中のスタッフィングの不完全性に
よって、誤差を生じるという問題を有する。

このため、デジタルサンプルレートコンバートを行なう
場合には、従来より、第６図に示すような手段が用いら
れている。すなわち、入力端子１１に供給された第１の
標本化クロックｆ１に基づいて標本化されているデジタ
ルデータを、Ｄ／Ａ（デジタル／アナログ）変換回路１
２によって、第１の標本化クロックｆ１に基づいてアナ
ログデータに変換し、このＤ／Ａ変換回路１２から出力
されるアナログデータを、Ａ／Ｄ　　アナログ／デジタ
ル）変換回路１３によって、第１の標本化クロックｆ１
と周波数の異なる第２の標本化クロックｆ２に基づいて
標本化し、出力端子１４にサンプルレートがｆｌからｆ
２に変化されたデジタルデータを１するようにしている
。

（発明が解決しようとする問題点） しかしながら、上記のような従来のデジタルサンプルレ
ートコンバート手段では、デジタルデータを−Ｈアナロ
グデータに戻した後、標本化するようにしているため、
スタッフインクの不完全性によって生じる誤差は減少す
るが、Ｄ／Ａ。

Ａ／Ｄ両変換回路の非線形性による波形のひずみが増大
するという問題が生じる。

このため、デジタルサンプルレートコンバートを行なう
場合、Ａ／Ｄ変換及びＤ／Ａ変換を繰り返すのではなく
、第１の標本化クロックによって標本化されているデジ
タルデータを、そのまま第２の標本化クロックによって
標本化できるようにすることが望まれている。

そこで、この発明は上記事情に基づいてなされたもので
、スタッフィングの不完全性による悪影響を排除し、波
形のひずみの少ないデジタルサンプルレートコンバート
処理を行なうことのできる極めて良好なデジタルサンプ
ルレートコンバートＩ１１御回路を提供することを目的
とする。

し発明の構成］ （問題点を解決するための手段） すなわち、この発明に係るデジタルサンプルレートコン
バート制御回路は、第１の標本化クロックで標本化され
ているデジタルデータを、さらに、第１の標本化クロッ
クと異なる周波数を有する第２の標本化クロックを用い
て標本化するデジタルサンプルレートコンバート回路を
対象としている。

そして、第１の標本化クロックを、その遅延世の合計が
該第１の標本化クロックの周期に対応するように、所定
量つづ？！数回遅延させて第１の標本化クロックの周期
を複数に分割し、この所定量づつ遅延された複数の第１
の標本化クロックを、第２の標本化クロックでラッチし
て、このラッチ出力に基づいて第１の標本化クロックの
極性反転位置及びその周期を示すデータを生成する。

その後、上記データに基づいて、第１の標本化クロック
の標本化間隔を１とした場合に対応する、第１の標本化
クロックの標本化タイミングと、第２の標本化クロック
の標本化タイミングとの曲間ずれに対応するデータｋを
生成し、このデータにと第１の標本化クロックによる標
本化データχｎ及びχｎ−１とに基づいて χｎ　　（１−ｋ）＋χｎ−１・ｋ なる演算を行ない、その演算結果を第２の標本化クロッ
クによる標本化データとするようにしたものである。

（作用） そして、上記のような構成によれば、第１の標本化クロ
ックの周期を複数に分割して第２の標本化クロックで抜
き取ることによｑ１第１の標本化クロックの標本化タイ
ミングと、第２の標本化クロックの標本化タイミングと
の時間ずれを略正確に検知することができ、その検知結
果に基づいて第２の標本化クロックによる標本化データ
を演算するようにしたので、スタッフインクの不完全性
による悪影響を排除し、誤差や邑子化ノイズの少ないデ
ジタルデータを得ることができるようになる。

（実施例） 以下、この発明の一実施例を説明するのに先立ち、この
発明の原理について説明しておくことにする。すなわち
、第１図＜ａ＞に示すアナログデータを、（ｔ２−ｔｌ
　）なる周期を有する第１の標本化クロックによって標
本化すると、同図（１））に示すようなデジタルデータ
χｎ−１，χｎ。

χｎ１．・・・が生成される。

また、同様に、第１図（ａ）に示すアナログデータを、
（ｔ２　”−ｔｌ　−）なる周期を有する第２の標本化
クロックによって標本化すると、同図（Ｃ）に示すよう
なデジタルデータｙｍ、ｙｍ１゜・・・が生成される。

この発明では、第２の標本化クロックによって標本化さ
れるデジタルデータｙｍ、ｙ＋＋１．・・・は、第１図
（ａ）に示すアナログデータを直接標本化して生成する
のではなく、第１の標本化クロックによって標本化され
るデジタルデータχｎ−１゜χｎ、χｎｌ、・・・から
求めるようにしている。

すなわち、第２の標本化クロックによって標本化される
デジタルデータｙｍは、 Ｖｌｌ　＝Ｉｎ　　（１−ｋ）　＋Ｉｎ−１−ｋｋ＝　
（ｔｌ　＝−ｔｌ　）／（ｔ２−ｔｌ　）なる式を用い
て締出することができる。

ここで、上記係数ｋをいかにして求めるかが、最も問題
となる点である。つまり、第２の標本化クロックによっ
て標本化されるデジタルデータｙｍを求める際の標本化
タイミングｔ１−は、第１の標本化クロックによって標
本化されるデジタルデータχｎ−１，χｎ、χｎ１．・
・・の標本化タイミングｔ１．ｔ２　、・・・とは全く
非同期であるため、係数には本来ならば無限に存在する
ことになる。

しかしながら、具体的な回路として実現する場合には、
係数ｋを無限に設定することは不可能であるから、現実
には係数には近似的な値としている。すなわち、この発
明では、第１の標本化クロックの標本化タイミングｔ１
とｔ２どの間を複数（数十）に分割し、その１つの分割
点を第２の標本化クロックの標本化タイミングｔ１　′
として近似して、係数ｋを求めるようにしている。

なお、上記のような原理に基づいてデジタルサンプルレ
ートコンバート処理を行なう場合、第１及び第２の標本
化クロックは完全に非同期であるため、第２の標本化ク
ロックの１周期毎に、第１の標本化クロックと第２の標
本化クロックとの位相関係を検出する手段や、また、第
１の標本化クロックで標本化したデジタルデータを保持
する手段等が必要となる。

以下、上記のような原理に基づく、この発明の一実施例
について、図面を参照して詳細に説明する。ＩＩ２図に
おいて、１６は第１の標本化クロックが逆相で供給され
る入力端子である。この入力端子１６に供給された第１
の標本化クロックは、複数（この実施例では４０個）の
遅延素子１１０１〜１７４ｏを直列接続してなる遅延１
！Ｊ１７に供給される。

ここで、遅延線１７を構成する各遅延素子１１０１〜１
７４０の遅延旦の合計は、上記第１の標本化クロックの
１周期と略同じになるように設定されている。

このため、各遅延素子１１０１〜１７４ｏの出力は、第
３図に示すようになり、第１の標本化クロックの１周期
が約４０分割されることになる。

そして、上記各遅延素子１７０１〜１７４ｏの出力は、
ラッチ回路１８に供給される。このラッチ回路１８は、
入力端子１９に供給される第２の標本化り０ツクの標本
化タイミングに基づいて、各遅延素子１１０１〜１７４
０の出力をラッチするものである。

すなわら、第２の標本化クロックの標本化タイミングが
、第３図中ＴＩ　、Ｔ２のタイミングであるとすると、
ラッチ回路１８には、標本化タイミングＴ１で、 ”　１，０，０，０．・・・、０，０，１，１．・・・
、　１　、１　、１　、　Ｏ”なる４０ビツトのデータ
がラッチされ、標本化タイミングＴ２で、 ”　　ｏ、１．ｉ、ｉ、　　・・・、１，１，０，０．
　　・・・、０，０，０．１″゛なる４０ビツトのデー
タがラッチされる。なお、上記各データは、左端がＬＳ
Ｂとなっている。

そして、上記ラッチ回路１８の出力データは、１０ビツ
トづつ４つの読み出し専用メモリ（以下ＲＯＭという）
２０〜２３に、そのアドレスデータとして供給される。

これらＲＯＭ２０〜２３は、アドレスとして入力される
上記１０ビツトのデータのうちのダウンエツジ部、つま
り該１０ビツトのデータをＬＳＢ側からみていって“１
，０”となっているパターンが存在するか否かを検出す
るとともに、そのパターンの存在が検出された場合該パ
ターンがＬＳＢから何番目にあるかを示す位置データを
出力する。

また、上記アドレスデータに°゛１，０”となっている
パターンが存在しなければ、つまりアドレスデータにダ
ウンエツジ部がない場合には、ＲＯＭ２０〜２３の出力
は０゛°となる。

このため、上述した標本化タイミングＴ１においては、
各ＲＯＭ２０〜２３から構成される装置データは、それ
ぞれ’１．０．０．９”　（１６進）となり、標本化タ
イミングＴ２においては、°“ｏ、ｏ、ｉ、Ｏ”　（１
Ｂ進）となる。

このようにしてＲＯＭ２０〜２３から構成される装置デ
ータは、１６進数出力部２４に供給される。この１６進
数出力部２４は、各ＲＯＭ２０〜２３から出力される１
６進の位置データに基づいて、ラッチ回路１８にラッチ
された４０ビツトの全データの中での上記ダウンエツジ
部の位置を示す１６進の位置データを生成するものであ
る。すなわち、この１６進数出力部２４は、１６進で“
０〜２８”　（１０道で゛°０〜４０パで第１の標本化
クロックの分割数に対応する）の位置データを出力し得
るものである。

そして、上記１６進数出力部２４から構成される装置デ
ータは、ラッチ回路１８にラッチされた４０ビツトのデ
ータをＬＳＢからみていって、ダウンエツジ部が何番目
にあるかを示しているものである。

なお、第３図に示した第２の標本化クロックの標本化タ
イミングＴ１の場合のように、ラッチ回路１８にラッチ
された４０ビツトのデータ中にダウンエツジ部が２か所
検出される場合には、時間的に考えて後の方のダウンエ
ツジ部、つまりＬＳＢに近い方のダウンエツジ部の位置
データが、優先的に出力されるようになされている。

このため、標本化タイミングＴ１の時点における１６進
数出力部２４の出力位置データは１°°（１β進）とな
り、標本化タイミング■２の時点における１６進数出力
部２４の出力位置データは“”１５”　（１６進）とな
る。

そして、上記１６進数出力部２４から構成される装置デ
ータは、ＲＯＭ２５．２６にそのアドレスデータとして
供給される。これらＲＯＭ２５．２６は、詳細は後述す
るが、それぞれ前述した係数ｋ及び（１−ｋ）を生成し
て出力するものである。

また、前記ＲＯＭ２０．２３から出力される位置データ
は、ＲＯＭ２７にそのアドレスデータとして供給される
。このＲＯＭ２７は、ＲＯＭ２３の出力位置データから
ＲＯＭ２０の出力位置データを減算して、上記第１の標
本化クロックの周期を示す周期データを生成するもので
ある。このため、上述した標本化タイミングＴ１におい
ては、周期データは、３９−１−３８となり、第１の標
本化クロックの周期が、上記遅延１ａ１７を構成する各
遅延素子の３８ｇ！分の遅延量に対応していることがわ
かる。

ところで、上述したように、第２の標本化クロックの標
本化タイミングによっては、ダウンエツジ部が１つ検出
される場合と、２つ検出される場合とがあるため、オア
回路２８．２９．アンド回路３０及びレベルラッチ回路
３１によって、ＲＯＭ２０．２３の出力位置データが０
°′でない場合にのみ、ＲＯＭ２７の出力周期データを
有効情報とするように１ｌＪｔｌ！ｌシている。

すなわち、ＲＯＭ２０．２３の出力位置データが“Ｏ°
′でなく、アンド回路３０の出力が第４図（ａ）に示す
ようにハイ（Ｈ）レベルの場合にのみ、ＲＯＭ２７から
出力される同図（ｂ）に示す周期データがレベルラッチ
回路３１にラッチされ、該レベルラッチ回路３１から同
図（Ｃ）に示す周期データが出力されるようになされて
いる。

そして、上記レベルラッチ回路３１から出力される周期
データは、上記ＲＯＭ２５．２６にそのアドレスデータ
として供給される。これらＲＯＭ２５．２６は、上記１
６進数出力部２４からの出力位置データとレベルラッチ
回路３１からの出力周期データとに基づいて、第１の標
本化クロックの位相ずれやジッタ成分を検出して、それ
に対処する作用を行なうものである。

すなわち、第１の標本化クロックに位相ずれが生じると
、１６進数出力部２４の出力位置データが、正規の圃に
対して変動するようになる。そして、この変動する位置
データをそのままＲＯＭ２５．２６のアドレスデータと
すると、ＲＯＭ２５．２６から出力される係数ｋ及び（
１−ｋ）が正規の値から変動してしまうことになるため
、レベルラッチ回路３１の出力周期データによって、Ｒ
ＯＭ２５．２６のアドレス補正を行ない、８０１Ｍ２５
．２Ｇから出力される係数ｋ及び（１−ｋ）が正規の値
となるように補正しているものである。

このため、第５図に示すように、第１の標本化クロック
によって標本化されＩ；デジタルデータχｎ−１，χｎ
・・・の標本化間隔を１とした場合に対応する、第１の
標本化クロックの標本化タイミングと第２の標本化クロ
ックの標本化タイミングとの位相差に対応する係数ｋ及
び（１−ｋ）を、正確に生成することができる。

そして、上記ＲＯＭ２５．２６から出力される係数ｋ及
び（１−ｋ）は、乗算回路３２．３３の一方の入力端に
それぞれ供給される。このうち、乗算回路３２は、上記
係数にと、第１の標本化クロックによって標本化された
デジタルデータχｎ−１とを乗算して、 χｎ−１Φに なるデータを生成する。また、乗算回路３３は、上記係
数（１−ｋ＞と、第１の標本化クロックによって標本化
されたデジタルデータχｎとを乗算して、 χｎ　（１−ｋ＞ なるデータを生成する。

そして、上記各乗算回路３２．３３の出力データが、加
算回路３４で加算されることにより、前述した式、ｙｍ
　＝Ｉｎ　　（１−ｋ）　＋Ｚｎ−１−ｋによる演算が
実行され、ここに第２の標本化クロックによって標本化
されたデジタルデータｙｍが出力端子３５から得られる
ようになる。

したがって、上記実施例のような構成によれば、従来の
ようにＡ／Ｄ変換とＤ／Ａ変換とを繰り返すことがない
ので、Ａ／Ｄ、Ｄ／Ａ両変換回路の影響を受けることが
なく、特にＤ／Ａ変換時に現われるアパーチャー効果に
よるノイズの影響を無視することができるので、良質な
デジタルデータの生成を行なうことができる。

また、第１の標本化クロックの位相ずれやジッタ成分を
検出して、第１の標本化クロックの位相誤差を自動補正
することができるので、標本化クロックの周波数変動に
十分対処することができ、スタッフインクの不完全性に
影響されることなく、誤差の少ないデジタルデータの生
成を行なうことができる。

なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない節回で種々変形して実施
することができる。

［発明の効果］ したがって、以上詳述したようにこの発明によれば、ス
タッフィングの不完全性による悪影響を排除し、波形の
ひずみの少ないデジタルサンプルレートコンバート処理
を行なうことのできる極めて良好なデジタルサンプルレ
ートコンバート制御回路を提供することができる。

【図面の簡単な説明】

第１図はこの発明に係るデジタルサンプルレートコンバ
ートｔ、＋！　１１１回路の原理を説明するためのタイ
ミング図、第２図はこの発明の一実施例を示すブロック
構成図、第３図乃至第５図はそれぞれ同実施例の動作を
説明するためのタイミング図、第６図は従来のデジタル
サンプルレートコンバート回路を示すブロック構成図で
ある。 １１・・・入力端子、１２・・・Ｄ／Ａ変換回路、１３
・・・Ａ／Ｄ変換回路、１４・・・出力端子、１６・・
・入力端子、１７・・・遅延線、１８・・・ラッチ回路
、１９・・・入力端子、２０〜２３・・・ＲＯＭ、２４
・・・１６進数出力部、２５〜２１・・・ＲＯＭ、２８
．２９・・・オア回路、３０・・・アンド回路、３１・
・・レベルラッチ回路、３２．３３・・・乗算回路、３
４・・・加算回路、３５・・・出力端子。 出願人代理人　弁理士　鈴江武彦 第１図 （ｂ） 第４図 第５図 第６図

Claims (1)

1. 【特許請求の範囲】 第１の標本化クロックで標本化されているデジタルデー
   タを前記第１の標本化クロックと異なる周波数を有する
   第２の標本化クロックを用いて標本化するデジタルサン
   プルレートコンバート制御回路において、前記第１の標
   本化クロックを遅延量の合計が該第１の標本化クロック
   の周期より長くなるように所定量つづ複数回遅延させて
   前記第１の標本化クロックの周期を複数に分割する遅延
   手段と、この遅延手段によつて所定量づつ遅延された複
   数の前記第１の標本化クロックを前記第２の標本化クロ
   ックでラッチするラッチ手段と、このラッチ手段の出力
   によつて前記第１の標本化クロックの極性反転位置及び
   その周期を示すデータを生成するデータ生成手段と、こ
   のデータ生成手段の出力に基づいて前記第１の標本化ク
   ロックの標本化間隔を１とした場合に対応する前記第１
   の標本化クロックの標本化タイミングと前記第２の標本
   化クロックの標本化タイミングとの時間ずれに対応する
   データｋを生成するずれデータ生成手段と、このずれデ
   ータ生成手段から出力されるデータｋと前記第１の標本
   化クロックによる標本化データχｎ及びχｎ−１とに基
   づいて χｎ（１−ｋ）＋χｎ−１・ｋ なる演算を行なう演算手段とを具備し、前記演算手段の
   演算結果を前記第２の標本化クロックによる標本化デー
   タとするように構成してなることを特徴とするデジタル
   サンプルレートコンバート制御回路。