JPS63177461A - 電荷検出回路 - Google Patents
電荷検出回路Info
- Publication number
- JPS63177461A JPS63177461A JP62007841A JP784187A JPS63177461A JP S63177461 A JPS63177461 A JP S63177461A JP 62007841 A JP62007841 A JP 62007841A JP 784187 A JP784187 A JP 784187A JP S63177461 A JPS63177461 A JP S63177461A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- reset
- charge
- signal
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 40
- 238000010586 diagram Methods 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000005513 bias potential Methods 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76816—Output structures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は電荷転送装置に係り、特に信号電荷の検出を
行なう電荷検出回路に関する。
行なう電荷検出回路に関する。
（従来の技術）
ＣＯＤ （電荷結合素子）等を用いた固体ｍ像装置では
、光電変換された信号電荷を順次転送し、これを電圧信
号として外部に取出すようにしており、信号電荷を電圧
信号に変換する部分には電荷検出回路が用いられる。
、光電変換された信号電荷を順次転送し、これを電圧信
号として外部に取出すようにしており、信号電荷を電圧
信号に変換する部分には電荷検出回路が用いられる。
第９図はフローティング拡散領域を用いた従来の電荷検
出回路の回路図である。１１はｐ型の半導体基板であり
、この基板表面にはｎ型拡散領域からなり図示しない光
電変換部で変換された信号電荷を転送するための転送チ
ャネル１２、ｎ′″型拡散領域からなり上記転送チャネ
ル１２を介して転送された信号電荷を蓄積するフローテ
ィング拡散領域１３、ｎ＋型拡散領域からなるリセット
ドレイン領域１４、ｎ型拡散領域からなるリセットチャ
ネル１５等が設けられている。
出回路の回路図である。１１はｐ型の半導体基板であり
、この基板表面にはｎ型拡散領域からなり図示しない光
電変換部で変換された信号電荷を転送するための転送チ
ャネル１２、ｎ′″型拡散領域からなり上記転送チャネ
ル１２を介して転送された信号電荷を蓄積するフローテ
ィング拡散領域１３、ｎ＋型拡散領域からなるリセット
ドレイン領域１４、ｎ型拡散領域からなるリセットチャ
ネル１５等が設けられている。
上記転送チャネル１２上には複数の転送ゲート電極（図
示せず）が配列されており、その端部には出力ゲート電
１１ｉ１６が設けられている。そしてこの出力ゲート電
極１６が開かれることにより、転送チャネル１２で転送
されてきた信号電荷がフローティング拡散領域１３に送
られる。このフローティング拡散領域１３はｐ型基板１
１と共にｐｎ接合を構成しており、このｐｎ接合容量や
この拡散領域１３に対陣した寄生容囁内に転送されてき
た信号電荷が蓄積される。そして、このフローティング
拡散領域１３の電位が蓄積電荷量に応じて変化し、この
電位変化がソースフォロワ方式の増幅器１７で増幅され
、電圧信号ｙｏｕｔとして外部に取り出される。
示せず）が配列されており、その端部には出力ゲート電
１１ｉ１６が設けられている。そしてこの出力ゲート電
極１６が開かれることにより、転送チャネル１２で転送
されてきた信号電荷がフローティング拡散領域１３に送
られる。このフローティング拡散領域１３はｐ型基板１
１と共にｐｎ接合を構成しており、このｐｎ接合容量や
この拡散領域１３に対陣した寄生容囁内に転送されてき
た信号電荷が蓄積される。そして、このフローティング
拡散領域１３の電位が蓄積電荷量に応じて変化し、この
電位変化がソースフォロワ方式の増幅器１７で増幅され
、電圧信号ｙｏｕｔとして外部に取り出される。
一方、上記リセットチャネル１５上にはリセットゲート
電極１８が設けられている。このリセットゲート電１ｊ
１８には容−１９を介してリセットパルス信号Ｒ８が供
給されるようになっており、この信号Ｒ８が高電位のと
きにその下部のリセットチャネル１５の電位も高電位と
なり、いわゆる導通状態になる。このとき、フローティ
ング拡散領域１３とリセットドレイン領域１４とが接続
され、予めフローティング拡散領域１３に蓄積された電
荷がリセットドレイン領域１４に排出される。なお、上
記リセットドレイン領域１４には基準電圧源２０から基
準電位が常時供給されており、その値は常に一定に保た
れている。
電極１８が設けられている。このリセットゲート電１ｊ
１８には容−１９を介してリセットパルス信号Ｒ８が供
給されるようになっており、この信号Ｒ８が高電位のと
きにその下部のリセットチャネル１５の電位も高電位と
なり、いわゆる導通状態になる。このとき、フローティ
ング拡散領域１３とリセットドレイン領域１４とが接続
され、予めフローティング拡散領域１３に蓄積された電
荷がリセットドレイン領域１４に排出される。なお、上
記リセットドレイン領域１４には基準電圧源２０から基
準電位が常時供給されており、その値は常に一定に保た
れている。
この電荷検出回路の場合、転送チャネル１２とリセット
チャネル１５とは共にｎ型拡散領域で構成されており、
いわゆる埋め込み型のチャネル構造が採用されている。
チャネル１５とは共にｎ型拡散領域で構成されており、
いわゆる埋め込み型のチャネル構造が採用されている。
このような埋め込み型チャネル構造を採用する理由は、
リセットチャネル１５を導通状態にしてフローティング
拡散領域１３とリセットドレイン領域１４とを接続する
際に、リセットゲート電極１８に印加する電圧値を極力
小さくするためである。さらにＣＯＤに代表される電荷
転送装置において、転送ゲート電極に印加される転送パ
ルス信号とリセットゲート電極に印加されるリセットパ
ルス信号とを同じパルス信号にして動作を容易にするた
めである。
リセットチャネル１５を導通状態にしてフローティング
拡散領域１３とリセットドレイン領域１４とを接続する
際に、リセットゲート電極１８に印加する電圧値を極力
小さくするためである。さらにＣＯＤに代表される電荷
転送装置において、転送ゲート電極に印加される転送パ
ルス信号とリセットゲート電極に印加されるリセットパ
ルス信号とを同じパルス信号にして動作を容易にするた
めである。
ところで、リセットゲート電極１８と７０−ティング拡
散領域１３との間には図示のように寄生容量２６が存在
しているため、リセットパルス信号Ｒ８が低電位になり
、フローティング拡散領域１３とリセットドレイン領域
１４とが電気的に切り離された状態で、リセットパルス
信号Ｒ８の電位がフローティング拡散領域１３の電位を
変動させる。このため、７０−ティング拡散領域１３の
電位変動をできるだけ小さし、しかもリセットチャネル
１５が充分に導通するような配慮が必要である。このた
め、従来ではリセットパルス信号Ｒ８の電位撮幅を小さ
くし、かつ基準電圧源２０の他にオフセット電圧源２５
を用意し、このオフセット電圧を高抵抗２１を介してパ
ルス信号Ｒ８に重畳させている。
散領域１３との間には図示のように寄生容量２６が存在
しているため、リセットパルス信号Ｒ８が低電位になり
、フローティング拡散領域１３とリセットドレイン領域
１４とが電気的に切り離された状態で、リセットパルス
信号Ｒ８の電位がフローティング拡散領域１３の電位を
変動させる。このため、７０−ティング拡散領域１３の
電位変動をできるだけ小さし、しかもリセットチャネル
１５が充分に導通するような配慮が必要である。このた
め、従来ではリセットパルス信号Ｒ８の電位撮幅を小さ
くし、かつ基準電圧源２０の他にオフセット電圧源２５
を用意し、このオフセット電圧を高抵抗２１を介してパ
ルス信号Ｒ８に重畳させている。
第１０図は上記リセットゲート電極１８に印加される信
号の波形図であり、Ｒ８は元のリセットパルス信号、２
７はオフセット電圧源２５によるオフセット電位である
。すなわち、リセットゲート電極１８に印加される信号
はオフセット電位でバイアスされたパルス信号となる。
号の波形図であり、Ｒ８は元のリセットパルス信号、２
７はオフセット電圧源２５によるオフセット電位である
。すなわち、リセットゲート電極１８に印加される信号
はオフセット電位でバイアスされたパルス信号となる。
第１１図は上記構成の電荷検出回路における電位状態を
示す図である。図において、６１は基準電位に設定され
たリセットドレイン領域１４の電位、６２はリセットチ
ャネル１５を介して伝えられたフローティング拡散領域
１３の電位、６３はリセットゲート電極１８が高電位に
され、導通状態にされている期間のリセットチャネル１
５の電位、６４はリセットゲート電極１８が低電位にさ
れ、フローティング拡散領域１３がフローティング状態
にされている期間のリセットチャネル１５の電位、６５
は転送チャネル１２の電位である。ここで、リセットパ
ルス信号Ｒ８が低電位となり、７０−ティング拡散領域
１３がフローティング状態で保持されている期間に転送
チャネル１２から信号電荷が与えられると、フローティ
ング拡散領域１３の電位がその蓄積電荷量に応じて変化
する。かかる電位変化が増幅器１７で増幅され、外部に
取り出される。
示す図である。図において、６１は基準電位に設定され
たリセットドレイン領域１４の電位、６２はリセットチ
ャネル１５を介して伝えられたフローティング拡散領域
１３の電位、６３はリセットゲート電極１８が高電位に
され、導通状態にされている期間のリセットチャネル１
５の電位、６４はリセットゲート電極１８が低電位にさ
れ、フローティング拡散領域１３がフローティング状態
にされている期間のリセットチャネル１５の電位、６５
は転送チャネル１２の電位である。ここで、リセットパ
ルス信号Ｒ８が低電位となり、７０−ティング拡散領域
１３がフローティング状態で保持されている期間に転送
チャネル１２から信号電荷が与えられると、フローティ
ング拡散領域１３の電位がその蓄積電荷量に応じて変化
する。かかる電位変化が増幅器１７で増幅され、外部に
取り出される。
ここで、上記のようにリセットパルス信号Ｒ８の電位振
幅値をできるだけ小さくすることが重要であり、その眼
界値は次のような関係から決定される。すなわち、信号
Ｒ８の高電位はこの電位が印加されたときのリセットチ
ャネル１５の電位が基準電位（リセットドレイン領域１
４の電位６１）よりも高くなるようなものでなければな
らず、信号Ｒ８の低電位は最大の信号電荷が７０−ティ
ング拡散領域１３に供給されたときのこの７０−ティン
グ拡散領域１３の電位がリセットチャネル１５の電位よ
りも低くなるようなものでなければならない。
幅値をできるだけ小さくすることが重要であり、その眼
界値は次のような関係から決定される。すなわち、信号
Ｒ８の高電位はこの電位が印加されたときのリセットチ
ャネル１５の電位が基準電位（リセットドレイン領域１
４の電位６１）よりも高くなるようなものでなければな
らず、信号Ｒ８の低電位は最大の信号電荷が７０−ティ
ング拡散領域１３に供給されたときのこの７０−ティン
グ拡散領域１３の電位がリセットチャネル１５の電位よ
りも低くなるようなものでなければならない。
すなわち、第１１図において、φ１がリセットチャネル
の最小電位振幅となり、実際のりセットパルス信号Ｒ８
の電位振幅としてはφ１／γだけ必要になる。ここでγ
はリセットゲート電位変化に対するリセットチャネル電
位の変調係数であり、通常、このγの値は０．８ないし
０．９程度である。
の最小電位振幅となり、実際のりセットパルス信号Ｒ８
の電位振幅としてはφ１／γだけ必要になる。ここでγ
はリセットゲート電位変化に対するリセットチャネル電
位の変調係数であり、通常、このγの値は０．８ないし
０．９程度である。
ところで、通常のＮ源仕様では基準電圧１１１２０及び
オフセット電圧！［２５それぞれに±５％程度の電位変
動が生じることは常識である。また、一般にこのような
電荷検出回路では、基準電圧？［ｉ［２０として１５■
程度、オフセット電圧源２５としては５ｖ程度が良く使
用される。従って、基準電圧源２０では±０．７５Ｖ程
度、オフセット電圧源２５では±０．２５Ｖ程度の電位
変動が見込まれる。そして、例えば基準電位が＋１５．
７５Ｖとなったときの基準電位を第１１図中の符号６６
．６７で示し、＋１４．２５■となったときを符号６８
．６９で示す。実際の回路ではこのような電位変動を見
込んでリセットチャネル電位振幅φ２を決定する必要が
あり、このような場合にリセットパルス信号Ｒ８そのも
のの電位振幅は、 φ１ ／７”＋ ０．７５ＶＸ２） ０．２５ＶＸ２、
すなわちφ１／γ＋２■となる。なお、第１１図中の電
位７０．７１は電源変動を見込んだリセットパルス信号
によって形成されるリセットチャネル電位を示す。ここ
で、通常、φ１／γは３ｖないし４ｖ程度であるため、
リセットパルス信号Ｒ８を発生する回路はＴＴＬ等で用
いられる５Ｖｉ！源で動作させることができる。ところ
が、上記のような電源変動を考慮すると、φ２／γとし
て５ｖ以上が必要になる。また、リセットチャネル１５
が埋め込みチャネル型であるため、製造工程や材料特性
の変動により、リセットゲート電極電位に対してリセッ
トチャネル電位が±０．５ｖ程度変動する。従って、φ
２／γはさらに１ｖ程度増加させる必要がある。この結
果、従来ではリセットパルス信号Ｒ８を発生する回路を
動作させるために別な電源を用意する必要が生じ、これ
により回路の小型化の障害となる。
オフセット電圧！［２５それぞれに±５％程度の電位変
動が生じることは常識である。また、一般にこのような
電荷検出回路では、基準電圧？［ｉ［２０として１５■
程度、オフセット電圧源２５としては５ｖ程度が良く使
用される。従って、基準電圧源２０では±０．７５Ｖ程
度、オフセット電圧源２５では±０．２５Ｖ程度の電位
変動が見込まれる。そして、例えば基準電位が＋１５．
７５Ｖとなったときの基準電位を第１１図中の符号６６
．６７で示し、＋１４．２５■となったときを符号６８
．６９で示す。実際の回路ではこのような電位変動を見
込んでリセットチャネル電位振幅φ２を決定する必要が
あり、このような場合にリセットパルス信号Ｒ８そのも
のの電位振幅は、 φ１ ／７”＋ ０．７５ＶＸ２） ０．２５ＶＸ２、
すなわちφ１／γ＋２■となる。なお、第１１図中の電
位７０．７１は電源変動を見込んだリセットパルス信号
によって形成されるリセットチャネル電位を示す。ここ
で、通常、φ１／γは３ｖないし４ｖ程度であるため、
リセットパルス信号Ｒ８を発生する回路はＴＴＬ等で用
いられる５Ｖｉ！源で動作させることができる。ところ
が、上記のような電源変動を考慮すると、φ２／γとし
て５ｖ以上が必要になる。また、リセットチャネル１５
が埋め込みチャネル型であるため、製造工程や材料特性
の変動により、リセットゲート電極電位に対してリセッ
トチャネル電位が±０．５ｖ程度変動する。従って、φ
２／γはさらに１ｖ程度増加させる必要がある。この結
果、従来ではリセットパルス信号Ｒ８を発生する回路を
動作させるために別な電源を用意する必要が生じ、これ
により回路の小型化の障害となる。
（発明が解決しようとするｌｌｌ！Ｉ￥Ａ点）このよう
に従来では、基準電圧源とオフセット電圧源の二つの電
圧源を使用しており、しかもそれぞれの値が異なってい
るので、電位変動を見込んでリセットパルス信号の振幅
を大きくしなければならず、これにより回路の小型化が
阻害されるという欠点がある。
に従来では、基準電圧源とオフセット電圧源の二つの電
圧源を使用しており、しかもそれぞれの値が異なってい
るので、電位変動を見込んでリセットパルス信号の振幅
を大きくしなければならず、これにより回路の小型化が
阻害されるという欠点がある。
この発明は上記のような事情を考慮してなされたもので
あり、その目的は使用する電圧源の電位変動にかわりな
く、常に最小の電位振幅の制御信号で動作させることが
でき、これにより回路の小型化を図ることができる電荷
検出回路を提供することにある。
あり、その目的は使用する電圧源の電位変動にかわりな
く、常に最小の電位振幅の制御信号で動作させることが
でき、これにより回路の小型化を図ることができる電荷
検出回路を提供することにある。
［発明の構成］
（問題点を解決するための手段）
この発明の電荷検出回路は、信号電荷を蓄積し蓄積電荷
量に応じた電圧信号を発生する電荷検出部と、基準電位
源と、上記基準電位源と上記電荷蓄積部との間に挿入さ
れたスイッチゲート部と、上記スイッチゲート部を制御
するための制御信号を発生する制御信号源と、上記スイ
ッチゲート部と上記制御信号源との間に挿入された容量
素子と、上記スイッチゲート部と上記基準電位源との間
に接続された抵抗素子もしくはダイオード素子とから構
成されている。
量に応じた電圧信号を発生する電荷検出部と、基準電位
源と、上記基準電位源と上記電荷蓄積部との間に挿入さ
れたスイッチゲート部と、上記スイッチゲート部を制御
するための制御信号を発生する制御信号源と、上記スイ
ッチゲート部と上記制御信号源との間に挿入された容量
素子と、上記スイッチゲート部と上記基準電位源との間
に接続された抵抗素子もしくはダイオード素子とから構
成されている。
（作用）
この発明の電荷検出回路では、電荷検出部を基準電位に
設定するための基準電位源を用いてスイッチゲート部に
供給するための制御信号をバイアスすることにより、基
準電位源の電位変動を全く考慮することなく、理論的に
最小の電位振幅の制御信号で動作させることを可能にし
ている。
設定するための基準電位源を用いてスイッチゲート部に
供給するための制御信号をバイアスすることにより、基
準電位源の電位変動を全く考慮することなく、理論的に
最小の電位振幅の制御信号で動作させることを可能にし
ている。
〈実施例）
以下、図面を参照してこの発明の詳細な説明する。
第１図はこの発明に係る電荷検出回路の第１の実施例の
構成を示す回路図である。この実施例回路は従来回路と
同様にフローティング拡散領域を用いた形式のものであ
り、１１はｐ型の半導体基板、１２はｎ型拡散領域から
なる転送チャネル、１３はｎ＋型拡散領域からなるフロ
ーティング拡散領域、１４はｎ９型拡散領域からなるリ
セットドレイン領域、１５はリセットチャネルである。
構成を示す回路図である。この実施例回路は従来回路と
同様にフローティング拡散領域を用いた形式のものであ
り、１１はｐ型の半導体基板、１２はｎ型拡散領域から
なる転送チャネル、１３はｎ＋型拡散領域からなるフロ
ーティング拡散領域、１４はｎ９型拡散領域からなるリ
セットドレイン領域、１５はリセットチャネルである。
上記転送チャネル１２上には複数の転送ゲート電極（図
示せず）が配列され、その端部には出力ゲート電極１６
が設けられている。
示せず）が配列され、その端部には出力ゲート電極１６
が設けられている。
また上記フローティング拡散領域１３はｐ型基板１１と
共にｐｎ接合を構成しており、このｐｎ接合容量やこの
拡散領域１３に対陣した寄生容愚内に信号電荷を蓄積す
る。そしてこのフローティング拡散領域１３の電位変化
がソースフォロワ方式の増幅器１７で増幅され、電圧信
号ｖｏｕｔとして外部に取り出される。
共にｐｎ接合を構成しており、このｐｎ接合容量やこの
拡散領域１３に対陣した寄生容愚内に信号電荷を蓄積す
る。そしてこのフローティング拡散領域１３の電位変化
がソースフォロワ方式の増幅器１７で増幅され、電圧信
号ｖｏｕｔとして外部に取り出される。
上記リセットチャネル１５上にはリセットゲート電極１
８が設けられている。このリセットゲート電極１８には
容１１９を介してリセットパルス信号Ｒ８が供給される
ようになっている。またリセットドレイン領域１４には
基準電位源２０から基準電位が常時供給されており、そ
の電位は常に一定に保たれている。さらにリセットゲー
トＮ極１８には高抵抗２１を介して上記基準電位源２０
が接続されており、リセットパルス信号Ｒ８はオフセッ
ト電位とじて使用される！！準電位でバイアスされてい
る。
８が設けられている。このリセットゲート電極１８には
容１１９を介してリセットパルス信号Ｒ８が供給される
ようになっている。またリセットドレイン領域１４には
基準電位源２０から基準電位が常時供給されており、そ
の電位は常に一定に保たれている。さらにリセットゲー
トＮ極１８には高抵抗２１を介して上記基準電位源２０
が接続されており、リセットパルス信号Ｒ８はオフセッ
ト電位とじて使用される！！準電位でバイアスされてい
る。
この実施例回路の場合、リセットパルス信号Ｒ８は基準
電圧源２０の１５Ｖという高い電位でバイアスされてい
る。このため、リセットチャネル１５として従来のよう
な埋め込み型チャネル構造を採用するとチャネル電位が
大きくなりすぎるので、この場合のリセットチャネル１
５はｐ型基板表面をそのまま用いる表面チャネル構造と
するか、ｐ型基板１１の不純物濃度によってはリセット
ゲート電位に対し適切なチャネル電位が得られるように
ｎ型不純物を導入するようにしてもよい。このようにリ
セットチャネル１５を構成することにより、リセットチ
ャネル電位はリセットゲート電極電位よりも絶対値で低
くすることができる。
電圧源２０の１５Ｖという高い電位でバイアスされてい
る。このため、リセットチャネル１５として従来のよう
な埋め込み型チャネル構造を採用するとチャネル電位が
大きくなりすぎるので、この場合のリセットチャネル１
５はｐ型基板表面をそのまま用いる表面チャネル構造と
するか、ｐ型基板１１の不純物濃度によってはリセット
ゲート電位に対し適切なチャネル電位が得られるように
ｎ型不純物を導入するようにしてもよい。このようにリ
セットチャネル１５を構成することにより、リセットチ
ャネル電位はリセットゲート電極電位よりも絶対値で低
くすることができる。
このような構成の電荷検出回路における基本的な動作は
従来の場合と同様である。すなわち、出力ゲート電極１
Ｇが開かれると、転送チャネル１２で転送されてきた信
号電荷が７０−テイング拡散領滅１３に供給され、フロ
ーティング拡散領域１３の電位が蓄積電荷量に応じて変
化する。この電位変化が増幅器１７で増幅され、電圧信
号ｖ ｏｕｔとして外部に取り出される。この後、リセ
ットチャネル１５が導通状態にされ、７０−ティング拡
散領域１３に蓄積された電荷がリセットドレイン領域１
４に排出される。
従来の場合と同様である。すなわち、出力ゲート電極１
Ｇが開かれると、転送チャネル１２で転送されてきた信
号電荷が７０−テイング拡散領滅１３に供給され、フロ
ーティング拡散領域１３の電位が蓄積電荷量に応じて変
化する。この電位変化が増幅器１７で増幅され、電圧信
号ｖ ｏｕｔとして外部に取り出される。この後、リセ
ットチャネル１５が導通状態にされ、７０−ティング拡
散領域１３に蓄積された電荷がリセットドレイン領域１
４に排出される。
ここで、リセットパルス信号Ｒ８はリセットドレイン領
域１４に接続されている基準電圧源２０の電位でバイア
スされているため、基準電圧８！２０に電位変動が生じ
てリセットドレイン領域１４の電位が変動すると、リセ
ットゲート電極１８に印加される信号の直流バイアス電
位もこれと同じ電位だけ変動する。すなわち、基準電圧
＠２０に電位変動が生じてもリセットチャネル電位とリ
セットドレイン電位の相対的電位差は変化しない。従っ
て、リセットパルス信号Ｒ３の電位差幅を決定する場合
には電源変動を全く考慮せずに行なうことができ、これ
を最小値に設定することができる。この結果、リセット
パルス信号Ｒ８をＴＴＬＩＩ等の５Ｖの論理系電源から
作り出すことができ、回路構成を単純化することができ
る。
域１４に接続されている基準電圧源２０の電位でバイア
スされているため、基準電圧８！２０に電位変動が生じ
てリセットドレイン領域１４の電位が変動すると、リセ
ットゲート電極１８に印加される信号の直流バイアス電
位もこれと同じ電位だけ変動する。すなわち、基準電圧
＠２０に電位変動が生じてもリセットチャネル電位とリ
セットドレイン電位の相対的電位差は変化しない。従っ
て、リセットパルス信号Ｒ３の電位差幅を決定する場合
には電源変動を全く考慮せずに行なうことができ、これ
を最小値に設定することができる。この結果、リセット
パルス信号Ｒ８をＴＴＬＩＩ等の５Ｖの論理系電源から
作り出すことができ、回路構成を単純化することができ
る。
第２図は上記実施例の電荷検出回路における電位状態を
示す因である。図において、３）は基準電位に設定され
たリセットドレイン領域１４の電位、３２はリセットチ
ャネル１５を介して伝えられた７０−ティング拡散領域
１３の電位、３３はリセットゲート電極１８が高電位に
され、導通状態にされている期間のリセットチャネル１
５の電位、３４はリセットゲート電極１８が低電位にさ
れ、フローティング拡散領域１３がフローティング状態
にされている期間のリセットチャネル１５の電位、３５
は転送チャネル１２の電位、３６はリセットドレイン領
域電位３）と高電位状態のリセットチャネル電位３３の
電位差であり、ざらにφ３はリセットチャネル電位振幅
を示す。
示す因である。図において、３）は基準電位に設定され
たリセットドレイン領域１４の電位、３２はリセットチ
ャネル１５を介して伝えられた７０−ティング拡散領域
１３の電位、３３はリセットゲート電極１８が高電位に
され、導通状態にされている期間のリセットチャネル１
５の電位、３４はリセットゲート電極１８が低電位にさ
れ、フローティング拡散領域１３がフローティング状態
にされている期間のリセットチャネル１５の電位、３５
は転送チャネル１２の電位、３６はリセットドレイン領
域電位３）と高電位状態のリセットチャネル電位３３の
電位差であり、ざらにφ３はリセットチャネル電位振幅
を示す。
この図において上記実施例回路を説明すると、リセット
ドレイン領域電位３）が電源変動により変化すると、こ
れと同じ値だけリセットチャネル電位３３．３４が変動
するので、リセットドレイン領域電位３）とリセットチ
ャネル電位３３の電位差３Ｇについては電源変動要因を
全く考慮する必要がない。
ドレイン領域電位３）が電源変動により変化すると、こ
れと同じ値だけリセットチャネル電位３３．３４が変動
するので、リセットドレイン領域電位３）とリセットチ
ャネル電位３３の電位差３Ｇについては電源変動要因を
全く考慮する必要がない。
第３図は上記実施例回路におけるリセットゲート電極１
８の電位ＶＧ （Ｖ）とリセットチャネル電位ＶＣ（Ｖ
）との相関関係を示す特性曲線図である。図中の曲線４
１はリセットゲート電極電位ＶＧとリセットチャネル電
位ＶＣの相関曲線、４２は基準電圧源２０の基準電位、
４３はリセットパルス信号Ｒ３の電位振幅、４４はこの
電位振幅４３に対応したリセットチャネル電位、すなわ
ちφ３である。ここで、リセットチャネル電位４４の高
電位４５が基準電位４１よりも高くなると、第１図中の
フローティングゲート拡散領域１３とリセットドレイン
領域１４とが電気的に接続されて信号電荷の排出が行な
われる。また、リセットチャネル電位４４が低電位４６
になると、この低電位４６と基準電位４２との電位差に
よって最大検出電荷量が確保される。
８の電位ＶＧ （Ｖ）とリセットチャネル電位ＶＣ（Ｖ
）との相関関係を示す特性曲線図である。図中の曲線４
１はリセットゲート電極電位ＶＧとリセットチャネル電
位ＶＣの相関曲線、４２は基準電圧源２０の基準電位、
４３はリセットパルス信号Ｒ３の電位振幅、４４はこの
電位振幅４３に対応したリセットチャネル電位、すなわ
ちφ３である。ここで、リセットチャネル電位４４の高
電位４５が基準電位４１よりも高くなると、第１図中の
フローティングゲート拡散領域１３とリセットドレイン
領域１４とが電気的に接続されて信号電荷の排出が行な
われる。また、リセットチャネル電位４４が低電位４６
になると、この低電位４６と基準電位４２との電位差に
よって最大検出電荷量が確保される。
第４図はこの発明に係る電荷検出回路の第２の実施例の
構成を示す回路図であり、上記第１の実施例回路と同様
にフローティング拡散領域を用いた形式のものである。
構成を示す回路図であり、上記第１の実施例回路と同様
にフローティング拡散領域を用いた形式のものである。
この実施例回路が上記実施例と異なっている箇所は、基
準電圧源２０の基準電位をそのままオフセット電位とし
てリセットゲート電極１８に印加する代わりに、一対、
の抵抗２２．２３によって基準電位を抵抗分割してオフ
セット電位を形成するようにしたものである。
準電圧源２０の基準電位をそのままオフセット電位とし
てリセットゲート電極１８に印加する代わりに、一対、
の抵抗２２．２３によって基準電位を抵抗分割してオフ
セット電位を形成するようにしたものである。
この実施例の場合には第１の実施例回路に比べてオフセ
ット電位を調整することができるという自由度がある点
で優れている。しかしながら、電源変動については基準
電圧源２０に発生する電位変動分に抵抗２２．２３の分
割比を乗じたものがオフセット電位の変動として現われ
る。このため、この実施例回路ではオフセット電位を基
準電位の近くに設定することが好ましい。
ット電位を調整することができるという自由度がある点
で優れている。しかしながら、電源変動については基準
電圧源２０に発生する電位変動分に抵抗２２．２３の分
割比を乗じたものがオフセット電位の変動として現われ
る。このため、この実施例回路ではオフセット電位を基
準電位の近くに設定することが好ましい。
第５図はこの発明に係る電荷検出回路の第３の実施例の
構成を示す回路図である。この実施例回路は信号電荷検
出部分に７０−ティングゲートを用いた形式のものに実
施した場合のものである。
構成を示す回路図である。この実施例回路は信号電荷検
出部分に７０−ティングゲートを用いた形式のものに実
施した場合のものである。
上記第１及び第２の実施例回路では電圧信号に変換した
後は信号電荷をその都度リセットドレイン領域に排出す
る、いわば破壊検出形式の検出回路であるが、この実施
例の場合は非破壊的に検出を行なうものである。
後は信号電荷をその都度リセットドレイン領域に排出す
る、いわば破壊検出形式の検出回路であるが、この実施
例の場合は非破壊的に検出を行なうものである。
すなわち、ｐ型基板５１の表面にはｎ型の転送チャネル
５２が設けられており、この転送チャネル５２上には出
力ゲート電極５３、信号検出用のフローティングゲート
電極５４、転送ゲート電極５５がこの順に配列されてい
る。そして転送チャネル５２を転送されてきた信号電荷
は出力ゲート電極５３下を介して７０−ティングゲート
電極５４に送られる。このフローティングゲート電極５
４の電位はこの電極下に到達した電荷量に応じて変化し
、この電位変化がソースフォロワ方式の増幅器５６で増
幅され、電圧信号ＶＯｕｔとして外部に出力される。検
出後の信号電荷は転送ゲート電極５５下に送られ、ざら
に図示しない他の部分に転送される。
５２が設けられており、この転送チャネル５２上には出
力ゲート電極５３、信号検出用のフローティングゲート
電極５４、転送ゲート電極５５がこの順に配列されてい
る。そして転送チャネル５２を転送されてきた信号電荷
は出力ゲート電極５３下を介して７０−ティングゲート
電極５４に送られる。このフローティングゲート電極５
４の電位はこの電極下に到達した電荷量に応じて変化し
、この電位変化がソースフォロワ方式の増幅器５６で増
幅され、電圧信号ＶＯｕｔとして外部に出力される。検
出後の信号電荷は転送ゲート電極５５下に送られ、ざら
に図示しない他の部分に転送される。
ここで、図中のＭＯＳゲート５７は上記第１、第２の実
施例回路のリセットゲートに相当するものであり、その
一端はフローティングゲート電極５４に、他端は基準電
圧源５８にそれぞれ接続されている。またＭＯＳゲート
５７には容量５９を介してリセットパルス信号Ｒ８が供
給されるようになっておリ、この信号Ｒ８は高抵抗６０
を介して上記基準電圧ＷＡ５８の電位でバイアスされて
いる。
施例回路のリセットゲートに相当するものであり、その
一端はフローティングゲート電極５４に、他端は基準電
圧源５８にそれぞれ接続されている。またＭＯＳゲート
５７には容量５９を介してリセットパルス信号Ｒ８が供
給されるようになっておリ、この信号Ｒ８は高抵抗６０
を介して上記基準電圧ＷＡ５８の電位でバイアスされて
いる。
この実施例回路の場合にもオフセット電位として基準電
圧＃！５８の電位を使用することにより、リセットパル
ス信号Ｒ８の振幅を電源変動の影響を受けることなく最
少限の値にすることができる。
圧＃！５８の電位を使用することにより、リセットパル
ス信号Ｒ８の振幅を電源変動の影響を受けることなく最
少限の値にすることができる。
第６図ないし第８因はそれぞれこの発明の他の実施例の
構成を示す回路図である。上記第１ないし第３の各実施
例回路では、高抵抗２１もしくは６０を介して基準電位
をオフセット電位としてリセットパルス信号Ｒ８にバイ
アスする場合について説明したが、これは第６図ないし
第８図それぞれの実施例回路に示すように、ダイオード
２４を介してバイアスするようにしてもよい。ただし、
この場合、高抵抗を用いてバイアスするときと比べ、リ
セットゲート電極のＭ流バイアス電位が上昇するので、
それに応じてリセットチャネルの不純物のＳ電型及び濃
度を調整する必要がある。
構成を示す回路図である。上記第１ないし第３の各実施
例回路では、高抵抗２１もしくは６０を介して基準電位
をオフセット電位としてリセットパルス信号Ｒ８にバイ
アスする場合について説明したが、これは第６図ないし
第８図それぞれの実施例回路に示すように、ダイオード
２４を介してバイアスするようにしてもよい。ただし、
この場合、高抵抗を用いてバイアスするときと比べ、リ
セットゲート電極のＭ流バイアス電位が上昇するので、
それに応じてリセットチャネルの不純物のＳ電型及び濃
度を調整する必要がある。
［発明の効果］
以上説明したようにこの発明によれば、使用する電圧源
の電位変動にかわりなく、常に最小の電位振幅の制御信
号で動作させることができ、これにより回路の小型化を
図ることができる電荷検出回路を提供することができる
。
の電位変動にかわりなく、常に最小の電位振幅の制御信
号で動作させることができ、これにより回路の小型化を
図ることができる電荷検出回路を提供することができる
。
第１図はこの発明に係る電荷検出回路の第１の実施例の
構成を示す回路図、第２図は上記実施例回路を説明する
ための電位状態図、第３図は上記実施例回路を説明する
ための特性曲線図、第４図はこの発明に係る電荷検出回
路の第２の実施例の構成を示す回路図、第５図はこの発
明に係る電荷検出回路の第３の実施例の構成を示す回路
図、第６図ないし第８図はそれぞれこの発明のさらに他
の実施例の構成を示す回路図、第９図は従来回路の回路
図、第１０図は上記従来回路で使用される信号の波形図
、第１１図は上記従来回路を説明するための電位状態図
である。 １１・・・ｐ型の基板、１２・・・転送チャネル、１３
・・・フローティング拡散領域、１４・・・リセットド
レイン領域、１５・・・リセットチャネル、１６・・・
出力ゲート電極、１７・・・ソースフォロワ方式の増幅
器、１８・・・リセットゲート電極、１９・・・容量、
２０・・・基準電圧源、２１・・・高抵抗、２４・・・
ダイオード。 出願人代理人 弁理士 鈴江武彦 ば６ 第５図 笛６図
構成を示す回路図、第２図は上記実施例回路を説明する
ための電位状態図、第３図は上記実施例回路を説明する
ための特性曲線図、第４図はこの発明に係る電荷検出回
路の第２の実施例の構成を示す回路図、第５図はこの発
明に係る電荷検出回路の第３の実施例の構成を示す回路
図、第６図ないし第８図はそれぞれこの発明のさらに他
の実施例の構成を示す回路図、第９図は従来回路の回路
図、第１０図は上記従来回路で使用される信号の波形図
、第１１図は上記従来回路を説明するための電位状態図
である。 １１・・・ｐ型の基板、１２・・・転送チャネル、１３
・・・フローティング拡散領域、１４・・・リセットド
レイン領域、１５・・・リセットチャネル、１６・・・
出力ゲート電極、１７・・・ソースフォロワ方式の増幅
器、１８・・・リセットゲート電極、１９・・・容量、
２０・・・基準電圧源、２１・・・高抵抗、２４・・・
ダイオード。 出願人代理人 弁理士 鈴江武彦 ば６ 第５図 笛６図
Claims (4)
- （１）信号電荷を蓄積し蓄積電荷量に応じた電圧信号を
発生する電荷検出部と、基準電位源と、上記基準電位源
と上記電荷検出部との間に挿入されたスイッチゲート部
と、上記スイッチゲート部を制御するための制御信号を
発生する制御信号源と、上記スイッチゲート部と上記制
御信号源との間に挿入された容量素子と、上記スイッチ
ゲート部と上記基準電位源との間に接続された抵抗素子
もしくはダイオード素子とを具備したことを特徴とする
電荷検出回路。 - （２）前記スイッチゲート部が半導体基体とこの基体上
に設けられた絶縁ゲート電極とからなるＭＯＳ型スイッ
チ回路で構成されており、絶縁ゲート電極下部の基体表
面であるチャネル領域の電位が絶縁ゲート電極の電位よ
りも絶対値で低くなるようにチャネル領域の導電型及び
不純物濃度が設定されている特許請求の範囲第１項に記
載の電荷検出回路。 - （３）前記電荷検出部が第１導電型の半導体基体とこの
基体の表面に設けられた第２導電型の半導体領域とで構
成されている特許請求の範囲第１項に記載の電荷検出回
路。 - （４）前記電荷検出部が半導体基体とこの基体上に設け
られた絶縁ゲート電極とからなるフローティングゲート
回路で構成されている特許請求の範囲第１項に記載の電
荷検出回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62007841A JPH0728395B2 (ja) | 1987-01-16 | 1987-01-16 | 電荷検出回路 |
| EP88100472A EP0275106B1 (en) | 1987-01-16 | 1988-01-14 | Charge detection circuit |
| DE8888100472T DE3873779T2 (de) | 1987-01-16 | 1988-01-14 | Ladungsdetektionsschaltkreis. |
| KR1019880000240A KR900008996B1 (ko) | 1987-01-16 | 1988-01-15 | 전하검출회로 |
| US07/462,860 US5247554A (en) | 1987-01-16 | 1990-01-05 | Charge detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62007841A JPH0728395B2 (ja) | 1987-01-16 | 1987-01-16 | 電荷検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63177461A true JPS63177461A (ja) | 1988-07-21 |
| JPH0728395B2 JPH0728395B2 (ja) | 1995-03-29 |
Family
ID=11676833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62007841A Expired - Fee Related JPH0728395B2 (ja) | 1987-01-16 | 1987-01-16 | 電荷検出回路 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0275106B1 (ja) |
| JP (1) | JPH0728395B2 (ja) |
| KR (1) | KR900008996B1 (ja) |
| DE (1) | DE3873779T2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60128665A (ja) * | 1983-12-16 | 1985-07-09 | Oki Electric Ind Co Ltd | 電荷移送装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135560A (ja) * | 1984-07-27 | 1986-02-20 | Hitachi Ltd | 半導体装置 |
| JPS61187368A (ja) * | 1985-02-15 | 1986-08-21 | Toshiba Corp | 電荷転送装置 |
-
1987
- 1987-01-16 JP JP62007841A patent/JPH0728395B2/ja not_active Expired - Fee Related
-
1988
- 1988-01-14 DE DE8888100472T patent/DE3873779T2/de not_active Expired - Fee Related
- 1988-01-14 EP EP88100472A patent/EP0275106B1/en not_active Expired - Lifetime
- 1988-01-15 KR KR1019880000240A patent/KR900008996B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60128665A (ja) * | 1983-12-16 | 1985-07-09 | Oki Electric Ind Co Ltd | 電荷移送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0275106A3 (en) | 1989-10-11 |
| EP0275106B1 (en) | 1992-08-19 |
| KR880009383A (ko) | 1988-09-15 |
| KR900008996B1 (ko) | 1990-12-17 |
| EP0275106A2 (en) | 1988-07-20 |
| DE3873779T2 (de) | 1993-03-11 |
| DE3873779D1 (de) | 1992-09-24 |
| JPH0728395B2 (ja) | 1995-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7110030B1 (en) | Solid state image pickup apparatus | |
| JPH084136B2 (ja) | 電荷転送装置 | |
| US4974239A (en) | Output circuit of a charge transfer device | |
| EP0495500B1 (en) | Charge transfer device equipped with charge signal detector improved in sensitivity as well as in voltage amplification | |
| KR910003273B1 (ko) | 전하전송장치 | |
| JPS6065571A (ja) | 半導体装置 | |
| JPH05347318A (ja) | 電荷転送装置 | |
| EP0191583B1 (en) | Charge-coupled device | |
| JPH09321269A (ja) | 固体撮像装置 | |
| US6225616B1 (en) | Solid-state image pickup devices having source follower buffer circuits therein with actively controlled gain characteristics | |
| JPS61224357A (ja) | 電荷転送装置 | |
| JPS63177461A (ja) | 電荷検出回路 | |
| JPS605107B2 (ja) | 固体撮像装置 | |
| US5247554A (en) | Charge detection circuit | |
| JPH0582741A (ja) | Ｍｏｓキヤパシタ | |
| JPH0119303B2 (ja) | ||
| JPH03131916A (ja) | 定電圧回路 | |
| JPS5946424B2 (ja) | 電荷転送素子 | |
| JPH0263299B2 (ja) | ||
| KR910006248B1 (ko) | 전하전송소자 | |
| JPH0695737B2 (ja) | 固体撮像装置 | |
| JP3024276B2 (ja) | 電荷転送素子 | |
| JP2965568B2 (ja) | 電荷検出装置 | |
| JPS58147234A (ja) | Ｍｏｓ ｆｅｔスイツチ回路 | |
| JPS6135560A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |