JPS63169122A - デジタル信号発生装置 - Google Patents
デジタル信号発生装置Info
- Publication number
- JPS63169122A JPS63169122A JP61311988A JP31198886A JPS63169122A JP S63169122 A JPS63169122 A JP S63169122A JP 61311988 A JP61311988 A JP 61311988A JP 31198886 A JP31198886 A JP 31198886A JP S63169122 A JPS63169122 A JP S63169122A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- digital signal
- signal
- oscillator
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 13
- 230000010355 oscillation Effects 0.000 abstract 3
- 238000005070 sampling Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明はデジタル信号を入力してこれに対応するアナ
ログ信号を出力するオーディオ装置等の機器にテスト用
のデジタル信号を供給するデジタル信号発生装置に関す
る。
ログ信号を出力するオーディオ装置等の機器にテスト用
のデジタル信号を供給するデジタル信号発生装置に関す
る。
〈従来の技術〉
近年オーディオ機器のデジタル化が促進され。
デジタル入力可能な装置が数多く製造されている。
このようなデジタル入力可能な機器の調整や動作チェッ
クにはテスト用のデジタル信号を与える必要がある。そ
のためこの用途に用いられるデジタル信号発生装置が開
発されている。
クにはテスト用のデジタル信号を与える必要がある。そ
のためこの用途に用いられるデジタル信号発生装置が開
発されている。
第２図にその一般的な構成を示す、ＲＯＭ５０内には予
め必要な信号になるべきデータが入力され、アドレスカ
ウンタ５１で順次番地を指定しこのデータを読み出して
いく、このデータはラッチ回路５５を介してシフトレジ
スタ５６に入力し、ここでシリアル変換され信号処理装
置５７に送られる。信号処理装置５７では機器に応じた
フォーマットに変換され機器に入力される。アドレス比
較器５２は、アドレスカウンタ５１からの番地信号とク
ロックジェネレータ６ｏからのパルスのカウント数とを
比較し、所定のｎ周期で番地を元に戻すためのものであ
る。これにより機器においてアナログ信号となった時の
波形の連続性を保つことができる。
め必要な信号になるべきデータが入力され、アドレスカ
ウンタ５１で順次番地を指定しこのデータを読み出して
いく、このデータはラッチ回路５５を介してシフトレジ
スタ５６に入力し、ここでシリアル変換され信号処理装
置５７に送られる。信号処理装置５７では機器に応じた
フォーマットに変換され機器に入力される。アドレス比
較器５２は、アドレスカウンタ５１からの番地信号とク
ロックジェネレータ６ｏからのパルスのカウント数とを
比較し、所定のｎ周期で番地を元に戻すためのものであ
る。これにより機器においてアナログ信号となった時の
波形の連続性を保つことができる。
〈発明が解決しようとする問題点〉
しかし、上記した従来の信号発生装置では機器において
アナログ信号となった時の振幅や周波数を変えるために
は多くのＲＯＭを必要とする上。
アナログ信号となった時の振幅や周波数を変えるために
は多くのＲＯＭを必要とする上。
このためのデータを作成する必要が有り多大な手間を要
していた。更に、周波数を変える時データ数を切り換え
るための複雑な回路を必要とする等の問題が有った。
していた。更に、周波数を変える時データ数を切り換え
るための複雑な回路を必要とする等の問題が有った。
〈問題点を解決するための手段〉
本発明は上記した問題点を改善すべくなされたもので、
デジタル信号を入力してこれに対応するアナログ信号を
出力する機器にテスト用のデジタル信号を供給するデジ
タル信号発生装置であって。
デジタル信号を入力してこれに対応するアナログ信号を
出力する機器にテスト用のデジタル信号を供給するデジ
タル信号発生装置であって。
前記機器のテストに必要な任意のアナログ信号を発振可
能なオシレータと、該アナログ出力をデジタル信号に変
換するＡ／Ｄコンバータと、該Ａ／Ｄコンバータのサン
プルレートを変更する手段と。
能なオシレータと、該アナログ出力をデジタル信号に変
換するＡ／Ｄコンバータと、該Ａ／Ｄコンバータのサン
プルレートを変更する手段と。
Ａ／Ｄコンバータからのデジタル信号を前記機器に入力
可能な信号に処理する手段とを有することを基本的な特
徴とするものである。
可能な信号に処理する手段とを有することを基本的な特
徴とするものである。
本発明におけるオシレータは機器のテストに必要なアナ
ログ信号を任意に発振可能なものとする。
ログ信号を任意に発振可能なものとする。
すなわち周波数、振幅、波形成は減衰率等の異なる信号
が必要なときは、これらの異なる信号を任意に発振でき
るものとする。可変とするファクタは必要に応じて任意
でよく、たとえば周波数のみ可変とする等単独で可変と
しても良いし、或はこれら全てまたは任意の組合せを可
変としても良い。
が必要なときは、これらの異なる信号を任意に発振でき
るものとする。可変とするファクタは必要に応じて任意
でよく、たとえば周波数のみ可変とする等単独で可変と
しても良いし、或はこれら全てまたは任意の組合せを可
変としても良い。
該アナログ信号はＡ／Ｄ変換器によりデジタル化され必
要な信号処理を受けた上で機器へと出力される。Ａ／Ｄ
変換器におけるサンプルレートは可変とし、アナログ信
号に応じて変更できるようにする。
要な信号処理を受けた上で機器へと出力される。Ａ／Ｄ
変換器におけるサンプルレートは可変とし、アナログ信
号に応じて変更できるようにする。
この構成により１機器における任意のアナログ信号に対
応するデジタル信号を簡単に発生させることが出来る。
応するデジタル信号を簡単に発生させることが出来る。
〈実施例〉
以下本発明の一実施例を図面に基づいて説明する。
第１図において、オシレータ１は必要とする任意の周波
数、振幅、波形、或は減衰率のアナログ信号を発振可能
なものを用いている。これら周波数、振幅、波形、或は
減衰率の中の単一のものを可変としても良いし、任意の
組合せを可変としても良い、またこれら全部を可変とし
ても良く１機器のテストの必要性に応じて決定すれば良
い、このオシレータ１にＡ／Ｄコンバータ２が接続され
ており、オシレータ１からのアナログ出力をデジタルデ
ータに変換する。このＡ／Ｄコンバータ２のサンプルレ
ートはクロックジェネレータ５により可変となっており
、クロックジェネレータ５の周波数を変えることにより
サンプルレートを変更できるように構成されている。Ａ
／Ｄコンバータ２からのデジタルデータはバッファ用の
レジスタ３を介してシフトレジスタ４に送られ、ここで
該データはシリアル変換される。レジスタ３、シフトレ
ジスタ４の入出力のタイミングはクロックジェネレータ
５によりコントロールされている。
数、振幅、波形、或は減衰率のアナログ信号を発振可能
なものを用いている。これら周波数、振幅、波形、或は
減衰率の中の単一のものを可変としても良いし、任意の
組合せを可変としても良い、またこれら全部を可変とし
ても良く１機器のテストの必要性に応じて決定すれば良
い、このオシレータ１にＡ／Ｄコンバータ２が接続され
ており、オシレータ１からのアナログ出力をデジタルデ
ータに変換する。このＡ／Ｄコンバータ２のサンプルレ
ートはクロックジェネレータ５により可変となっており
、クロックジェネレータ５の周波数を変えることにより
サンプルレートを変更できるように構成されている。Ａ
／Ｄコンバータ２からのデジタルデータはバッファ用の
レジスタ３を介してシフトレジスタ４に送られ、ここで
該データはシリアル変換される。レジスタ３、シフトレ
ジスタ４の入出力のタイミングはクロックジェネレータ
５によりコントロールされている。
シフトレジスタ４からのシリアルデータは信号処理装置
１０により所定の信号処理を受けた上で。
１０により所定の信号処理を受けた上で。
機器へと出力される。信号処理装置１０では機器に応じ
たフォーマット化等必要な処理を行なう。
たフォーマット化等必要な処理を行なう。
なお、Ａ／Ｄコンバータ２はパラレル出力でもシリアル
出力でもどちらでも良く、またレジスタ３はＡ／Ｄコン
バータ２の種類によっては必要のない場合もある。また
信号処理装置１０として例えば５ＯＮＹ社製Ｉ１０用Ｌ
ＳＩ（７）ＣＸ２３０３３等を挙げることが出来る。
出力でもどちらでも良く、またレジスタ３はＡ／Ｄコン
バータ２の種類によっては必要のない場合もある。また
信号処理装置１０として例えば５ＯＮＹ社製Ｉ１０用Ｌ
ＳＩ（７）ＣＸ２３０３３等を挙げることが出来る。
以上の構成において機器のテストに必要なアナログ値に
対応したデジタルデータはオシレータ１とＡ／Ｄコンバ
ータ２及びＡ／Ｄコンバータ２のサンプルレートを調整
するクロックジェネレータ５の組合せにより簡単に作成
することができ２周波数、振幅、波形、減衰率の変更も
簡単にできる。
対応したデジタルデータはオシレータ１とＡ／Ｄコンバ
ータ２及びＡ／Ｄコンバータ２のサンプルレートを調整
するクロックジェネレータ５の組合せにより簡単に作成
することができ２周波数、振幅、波形、減衰率の変更も
簡単にできる。
そのため必要とする任意のアナログ値に対応したデジタ
ルデータを作成する必要がなく、簡単に機器に供給する
ことが出来る。
ルデータを作成する必要がなく、簡単に機器に供給する
ことが出来る。
〈発明の効果〉 ゛
以上説明したように本発明のデジタル信号発生装置によ
れば、任意のテスト用デジタルデータを簡単に供給する
ことが可能であり、データを作成する手間が不要となる
ため大幅な省力化が可能である。また周波数等の変更は
テスト中に行なうことも出来、そのためにＲＯＭを多数
必要とする等の欠点がなく、また周波数切り換え等のた
めの複雑な回路も不要である等の効果がある。
れば、任意のテスト用デジタルデータを簡単に供給する
ことが可能であり、データを作成する手間が不要となる
ため大幅な省力化が可能である。また周波数等の変更は
テスト中に行なうことも出来、そのためにＲＯＭを多数
必要とする等の欠点がなく、また周波数切り換え等のた
めの複雑な回路も不要である等の効果がある。
第１図は本発明のデジタル信号発生装置の一実施例の構
成を示すブロック図、第２図は従来のデジタル信号発生
装置の構成を示すブロック図である。 １：オシレータ、２：Ａ／Ｄコンバータ、３：レジスタ
、４：シフトレジスタ、５；クロツタジェネレータ、１
０：信号処理装置。 第１図 第２図
成を示すブロック図、第２図は従来のデジタル信号発生
装置の構成を示すブロック図である。 １：オシレータ、２：Ａ／Ｄコンバータ、３：レジスタ
、４：シフトレジスタ、５；クロツタジェネレータ、１
０：信号処理装置。 第１図 第２図
Claims (1)
- デジタル信号を入力してこれに対応するアナログ信号を
出力する機器にテスト用のデジタル信号を供給するデジ
タル信号発生装置であって、前記機器のテストに必要な
任意のアナログ信号を発振可能なオシレータと、該アナ
ログ信号をデジタル信号に変換するＡ／Ｄコンバータと
、該Ａ／Ｄコンバータのサンプルレートを変更する手段
と、該Ａ／Ｄコンバータからのデジタル信号を前記機器
に入力可能な信号に処理する手段とを有することを特徴
とするデジタル信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61311988A JPS63169122A (ja) | 1986-12-30 | 1986-12-30 | デジタル信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61311988A JPS63169122A (ja) | 1986-12-30 | 1986-12-30 | デジタル信号発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63169122A true JPS63169122A (ja) | 1988-07-13 |
Family
ID=18023848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61311988A Pending JPS63169122A (ja) | 1986-12-30 | 1986-12-30 | デジタル信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63169122A (ja) |
-
1986
- 1986-12-30 JP JP61311988A patent/JPS63169122A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890012443A (ko) | Ssb 신호 발생기 | |
| KR970031450A (ko) | 주파수 변환기 및 이를 이용한 무선 수신기(Frequency Converter and Radio Receiver Using the Same) | |
| JP3311889B2 (ja) | サンプリング信号発生回路 | |
| GB2341501A (en) | A high speed test waveform generator using delay elements, and a self-testing semiconductor device incorporating the generator | |
| CA2356406A1 (en) | Waveform measuring method and apparatus | |
| JPS626536A (ja) | 信号変換装置 | |
| JPS63169122A (ja) | デジタル信号発生装置 | |
| SU1464296A2 (ru) | Формирователь фазоманипулированных сигналов | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| JPH0288985A (ja) | 疑似信号発生装置 | |
| JPH05315956A (ja) | クロック信号発生回路 | |
| JP2634092B2 (ja) | 回路の評価方法および評価装置 | |
| KR960006299A (ko) | 위상 동기 루프 장치 | |
| JPH02149035A (ja) | Ｆｓｋ−ａｍ変調回路 | |
| KR20020081493A (ko) | 에프에스케이 신호 발생 장치 | |
| JPH07174799A (ja) | ジッター測定装置 | |
| SU1566456A1 (ru) | Генератор сетки частот | |
| KR930003014B1 (ko) | 정전압 정주파수 인버터 베이스 신호 발생회로 | |
| JPS5530282A (en) | Communication system | |
| JPS61216526A (ja) | 周波数−ディジタル変換回路 | |
| JPS63114403A (ja) | 周波数シンセサイザ | |
| JPH05218999A (ja) | 列変換回路 | |
| JPS633346A (ja) | デイジタルパタ−ン発生器 | |
| JPH0555833A (ja) | デジタル周波数発生装置間の位相制御回路 | |
| JPH05308287A (ja) | 動特性測定装置 |