JPS6316754B2 - - Google Patents
Info
- Publication number
- JPS6316754B2 JPS6316754B2 JP2264481A JP2264481A JPS6316754B2 JP S6316754 B2 JPS6316754 B2 JP S6316754B2 JP 2264481 A JP2264481 A JP 2264481A JP 2264481 A JP2264481 A JP 2264481A JP S6316754 B2 JPS6316754 B2 JP S6316754B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- refresh
- write
- compensation
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 12
- 238000005401 electroluminescence Methods 0.000 abstract description 3
- 238000004020 luminiscence type Methods 0.000 abstract 1
- 239000010409 thin film Substances 0.000 description 39
- 238000010586 diagram Methods 0.000 description 13
- 230000014509 gene expression Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000007774 longterm Effects 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本発明は電圧印加によりEL発光を呈する薄膜
EL素子を用いた表示装置に関し、特に補償パル
スを印加して表示に於ける見易さの長期信頼性を
保証するために薄膜EL素子の等価回路より定ま
る条件式とパラメーターにより補償パルスを最適
化して印加する駆動方法に関するものである。 薄膜EL表示装置は通常電圧印加によりEL
（Electro Luminescence）発光する薄膜EL素子
を互いに交差する方向に配列された走査電極とデ
ータ電極間に介設することにより表示絵素を構成
し、走査電極に沿つて書き込みパルスVWを線順
次走査により印加し、一画面の走査終了後パネル
全面にリフレツシユパルスVRを印加し交流駆動
を行なつている。同一走査電極上の各絵素の発
光、非発光の選定は変調電圧VMを予備充電する
ことにより、発光絵素にはVW＋VMの書き込み電
圧を印加することにより行つている。これらの駆
動方法については特願昭52−121213号、特願昭52
−121214号、特願昭53−10093号、特願昭54−
110794号等に詳細な説明がなされている。 上述の駆動方法による表示装置において固定の
図形、文字等の表示パターンを長期発光表示させ
た場合、非発光表示に戻しても表示パターンが残
存する焼き付け現象を生じる。焼き付け現象が生
じた絵素についての測定結果は特願昭55−145014
号（特開昭57−67992号公報参照）に詳細な説明
がなされているが、焼き付け現象について要約す
れば次の様になる。 即ち、電圧−輝度特性によつて焼き付け現象を
説明すれば、第１図に示す様に時間経過に伴つて
特性曲線がＡからＢへ移行し発光開始電圧域の輝
度が増加して高電圧域の輝度が低下する現象であ
つて、リフレツシユ・パルスに対して書き込みパ
ルスの位相が近付くにつれて強くなる。この焼き
付け現象は補償パルスを印加することにより低減
される。 本発明は補償パルス波高値の減衰特性の測定結
果及び三層構造薄膜EL素子の等価回路により求
められる条件式より焼き付け現象を低減させるに
最適な補償パルスを定め薄膜EL素子に印加する
ことのできる新規有用な薄膜EL表示装置の駆動
方法を提供することを目的とするものである。 三層構造薄膜EL素子の等価回路を第２図に示
す。C1はY2O3等の誘電物質層、CE及びREはMn
等の活性物質をドープしたZnS層、C2はY2O3等
の誘電物質層、C2はY2O3等の誘電物質層、R0は
In2O3等から成る透明電極等の抵抗を各々等価的
に示したものである。又、三層構造薄膜EL素子
では第２図中のCEの両端電圧が発光開始電圧に
達すると、第３図にREの時間変化を示す様に、
REは急激にその値を低下させることが知られて
いる。このREの変化が焼き付け現象の原因にな
る。REの物理的意味は発光電圧により励起され
る電子の動きを表わしているものであり、REの
時間変化が収束する時間より書き込みパルス及び
リフレツシユパルス幅が小さく、この為、書き込
みパルスとリフレツシユパルスとの波高値及びパ
ルス幅及び立ち上り時間等における非対称性もし
くは書き込みパルスに対するリフレツシユパルス
の位相により電圧−輝度特性に変化をきたし、焼
き付け現象を生じさせる。非発光電圧を印加した
ときのEL素子はコンデンサーに近似でき、これ
より第３図中に示す時間Ｔでリフレツシユパルス
又は書き込みパルスを印加した後、これとは逆極
性で非発光電圧の波高値を有する補償パルスを時
間ｔで印加し、補償パルス波高値の減衰特性を求
めればREを定めることができかつ減衰曲線を算
出でき、最適な補償パルスを印加することができ
る。 以下、書き込みパルスとリフレツシユパルスと
を比較的に短い時間をおいて印加する場合を例に
して、最適化した補償パルスの印加方法の１実施
例を説明する。 第４図に本実施例のタイミング図を示す。図中
のｔは周期を示し、ｔ＝10t0とする。VW，VRは
それぞれ書き込みパルスとリフレツシユパルスを
示す。波高値は等しいとする。VCW，VCRはそれ
ぞれ書き込み補償パルスとリフレツシユ補償パル
スを示す。同様に波高値は等しいとする。T1，
T2，T3，T4はそれぞれ各パルスのパルス幅であ
る。第５図には第４図のタイミングで規定される
薄膜EL素子の駆動を等価回路とスイツチにより
模式的に示している。第５図に示する様に、VW
及びVRはTia、Tib（ｉ＝１、３）に区分され、Ti
Tia（ｉ＝１、３）である。VCW及びVCRはTja、
Tjb、Tjc（ｊ＝２、４）に区分されTj＝Tjc（ｊ＝
２、４）である。 第５図においてはTjc（ｊ＝２、４）でREによ
つてのみ補償パルスの波高値が変化する様に示さ
れるが、実際には駆動回路及びC1，C2のリーク
抵抗や測定器等による変化が存在する。しかし、
これらの影響は小さく無視し得る程度のものであ
る。従つて、Tjc（ｊ＝２、４）期間での補償パル
スの波高値の変化はCEの両端電圧の変化を示し、
C1及びC2の両端電圧は一定であると近似される。
これより、波高値の変化は第６図に示すCE，RE
のみからなる回路において、CEの両端電圧を求
めることにより得られる。この回路における初期
電圧をV0とすれば、CEの両端電圧VEは下記(1)式
より得られる。 CEREdVE／dt＋VE＝０ ……(1) REは第２図より下記(2)式で表わされると仮定
する。時間ｔは補償パルスの印加時をｔ＝０とす
る。なお、以下指数関数のexpは単にｅと標記す
る。 （RE）-1＝Ｇ＋ge-kt ……(2) Ｇ、ｇ、ｋは定数である。 (1)、(2)式より次の(3)式が得られる。 １／VEdVE＝−１／−CEREdt＝−Ｇ＋ge-kt／CEdt ∴VE＝Ae-〓te〓e-kt、 α＝Ｇ／CE、β＝gk／CE 初期条件ｔ＝０でVE＝V0より VE＝V0e-〓e-〓te〓e-kt ……(3) α＝Ｇ／CC ……(4) β＝gk／CE ……(5) ここでC1及びC2の両端電圧をそれぞれV1，V2
とすれば、薄膜EL素子の両端電圧VELは下記(6)式
となる。 VEL＝V1＋V2＋V0e-〓e-〓te〓e-kt ……(6) C1及びC2の容量は誘電体物質層の誘電率及び
膜厚から算出され、VELの初期電圧VI及び薄膜
EL素子の容量CELは測定できる。これよりV0及び
CEが計算できる。この結果を(9)式に示し、第７
図に(10)式の説明図を示した。 CEL＝（１／C1＋１／C2＋１／CE）-1 ……(7) C0＝（１／C1＋１／C2）-1 ……(8) よつて 測定される補償パルスの波高値の変化は(6)式に
示すVELに相当する。従つて測定結果から(6)〜(9)
式を用いてV0を求め、α、β、ｋを定めること
ができる。第８図に実験結果と(6)式による減衰曲
線とを示した。実線及び波線は(6)式による計算結
果であり、図中の〇及び×印は実験結果である。
なおVEW（P1）、VEW（P2）は共に書き込み補償パ
ルスを示し、VER（P1）、VER（P2）はリフレツシユ
補償パルスを示す。P1，P2は薄膜EL素子の両端
のリフレツシユパルス又は書き込みパルスの印加
方法すなわち薄膜EL素子の極性を示している。
第８図から実験結果と(6)式の計算結果が一致する
ことが示される。これは(1)、(2)式における仮定と
近似が充分正当であることを示すものである。 薄膜EL素子発光面積（Ｓ）、補償パルスの波高
値（Ｖ）、薄膜EL素子の極性（P0）をパラメータ
ーとして、実験結果より(4)、(5)式のα、β、ｋを
求め第８図に示す様に実験結果と対応し計算結果
と一致することを確認して、α、β、ｋを定めら
れる。この結果は下記にまとめることができる。 (A) 波高値（Ｖ）による、αβkの変化（Ｓ、Ｐは
一定） α、ｋは一定 βはＶに反比例する。すなわち、β（V1）＜
β（V2）、V1＞V2 (B) 発光面積（Ｓ）によるαβkの変化（Ｖ、Ｐは
一定） α、ｋは一定 βはＳに反比例する。すなわち、β（S1）＜β
（S2）、S1＞S2 (C) 極性（P0）によるαβkの変化（Ｖ、Ｓは一
定） α、ｋは一定 β（P1）＜β（P2） 薄膜EL素子の焼き付け現象を電気的変化とし
て把える場合、補償パルスの波高値の変化を利用
するのが容易である。この波高値の変化及びこれ
より得られるα、β、ｋについては(3)式および上
記(A)、(B)、(C)に示した。(3)式においてe-〓tとe-〓
e〓e-ktに分ければ、(A)、(B)、(C)のいずれにおいて
もαが一定であることから、e-〓tはEL素子を損失
抵抗（１／Ｇ）としたコンデンサーとしたときに
生じる項であり、e-〓e〓e-ktはREを(2)式と定めたこ
とにより生じる項であることから、EL素子の発
光素子としての特性を示すものである。従つて焼
き付け現象に対応づけられる項はe-〓e〓e-ktであ
る。特願昭55−145014号で補償パルスにより焼き
付け現象が低減されることが説明されているが、
この効果は補償パルスによつてe-〓e〓e-ktの項がe-〓
に収束するため生じると考えられる。従つて、上
述したパラメータ（Ｓ）、（Ｖ）、（P0）を一定し
た条件において、補償パルスのパルス幅はe-〓
e〓e-ktを充分小さくする値に定めれば良い。ｔ→
∞においてe-〓e〓e-kt→e-〓より定数Ｋを用いてe-〓
e〓e-ktKe-〓とすれば、焼き付け現象を低減させ
るに必要な補償パルスの条件式となる。Ｋの値は
焼き付け現象の状態に応じて決定する必要がある
が、Ｋを１に近い値に設定するほど補償パルスの
条件として厳しくなる。上記補償パルスの条件式
を(10)式に示す。 e-〓e+〓e-ktKe-〓 より（Ｋは定数） e〓e-ktＫ 両辺の対数をとりｔについて求めれば ｔ−（１／ｋ）ln｛１／βlnK｝ ……(10) となる。 又、書き込み補償パルス及びリフレツシユ補償
パルスを印加しているため、この二種の補償パル
スにバランスを保つ必要がある。これを表す条件
式は(2)式より求められる。すなわち、書き込み補
償パルスにおけるβをβ(W)とし、リフレツシユ補
償パルスにおけるβ(R)とすれば、REを各補償パル
スにおいて、（REW）-1＝GW＋gWe-ktW及び（RER）
-1＝GR＋gRe-ktRとして、RER＝REWが条件式であ
る。α、ｋは（Ｖ）（Ｓ）（Ｐ）のパラメータが変
化しても一定であることからＧは定数β∝ｇであ
る。二種の補償パルスのバランスに関する条件式
は(11)式で表わされる。 Ｇ＝GW＝GR及びｋ＝kW＝kR （REW）-1−（RER）-1＝gWe-ktW−gRe-ktR＝０ ∴gWe-ktW＝gRe-ktR 両辺の対数をとれば、 lngW−ktW＝lngR−ktR ∴△ｔ＝tR−tW＝１／klngR／gW よつて、 △ｔ＝tR−tW＝（１／ｋ）ln｛β（Ｒ）／β（Ｗ）｝
……(11)
EL素子を用いた表示装置に関し、特に補償パル
スを印加して表示に於ける見易さの長期信頼性を
保証するために薄膜EL素子の等価回路より定ま
る条件式とパラメーターにより補償パルスを最適
化して印加する駆動方法に関するものである。 薄膜EL表示装置は通常電圧印加によりEL
（Electro Luminescence）発光する薄膜EL素子
を互いに交差する方向に配列された走査電極とデ
ータ電極間に介設することにより表示絵素を構成
し、走査電極に沿つて書き込みパルスVWを線順
次走査により印加し、一画面の走査終了後パネル
全面にリフレツシユパルスVRを印加し交流駆動
を行なつている。同一走査電極上の各絵素の発
光、非発光の選定は変調電圧VMを予備充電する
ことにより、発光絵素にはVW＋VMの書き込み電
圧を印加することにより行つている。これらの駆
動方法については特願昭52−121213号、特願昭52
−121214号、特願昭53−10093号、特願昭54−
110794号等に詳細な説明がなされている。 上述の駆動方法による表示装置において固定の
図形、文字等の表示パターンを長期発光表示させ
た場合、非発光表示に戻しても表示パターンが残
存する焼き付け現象を生じる。焼き付け現象が生
じた絵素についての測定結果は特願昭55−145014
号（特開昭57−67992号公報参照）に詳細な説明
がなされているが、焼き付け現象について要約す
れば次の様になる。 即ち、電圧−輝度特性によつて焼き付け現象を
説明すれば、第１図に示す様に時間経過に伴つて
特性曲線がＡからＢへ移行し発光開始電圧域の輝
度が増加して高電圧域の輝度が低下する現象であ
つて、リフレツシユ・パルスに対して書き込みパ
ルスの位相が近付くにつれて強くなる。この焼き
付け現象は補償パルスを印加することにより低減
される。 本発明は補償パルス波高値の減衰特性の測定結
果及び三層構造薄膜EL素子の等価回路により求
められる条件式より焼き付け現象を低減させるに
最適な補償パルスを定め薄膜EL素子に印加する
ことのできる新規有用な薄膜EL表示装置の駆動
方法を提供することを目的とするものである。 三層構造薄膜EL素子の等価回路を第２図に示
す。C1はY2O3等の誘電物質層、CE及びREはMn
等の活性物質をドープしたZnS層、C2はY2O3等
の誘電物質層、C2はY2O3等の誘電物質層、R0は
In2O3等から成る透明電極等の抵抗を各々等価的
に示したものである。又、三層構造薄膜EL素子
では第２図中のCEの両端電圧が発光開始電圧に
達すると、第３図にREの時間変化を示す様に、
REは急激にその値を低下させることが知られて
いる。このREの変化が焼き付け現象の原因にな
る。REの物理的意味は発光電圧により励起され
る電子の動きを表わしているものであり、REの
時間変化が収束する時間より書き込みパルス及び
リフレツシユパルス幅が小さく、この為、書き込
みパルスとリフレツシユパルスとの波高値及びパ
ルス幅及び立ち上り時間等における非対称性もし
くは書き込みパルスに対するリフレツシユパルス
の位相により電圧−輝度特性に変化をきたし、焼
き付け現象を生じさせる。非発光電圧を印加した
ときのEL素子はコンデンサーに近似でき、これ
より第３図中に示す時間Ｔでリフレツシユパルス
又は書き込みパルスを印加した後、これとは逆極
性で非発光電圧の波高値を有する補償パルスを時
間ｔで印加し、補償パルス波高値の減衰特性を求
めればREを定めることができかつ減衰曲線を算
出でき、最適な補償パルスを印加することができ
る。 以下、書き込みパルスとリフレツシユパルスと
を比較的に短い時間をおいて印加する場合を例に
して、最適化した補償パルスの印加方法の１実施
例を説明する。 第４図に本実施例のタイミング図を示す。図中
のｔは周期を示し、ｔ＝10t0とする。VW，VRは
それぞれ書き込みパルスとリフレツシユパルスを
示す。波高値は等しいとする。VCW，VCRはそれ
ぞれ書き込み補償パルスとリフレツシユ補償パル
スを示す。同様に波高値は等しいとする。T1，
T2，T3，T4はそれぞれ各パルスのパルス幅であ
る。第５図には第４図のタイミングで規定される
薄膜EL素子の駆動を等価回路とスイツチにより
模式的に示している。第５図に示する様に、VW
及びVRはTia、Tib（ｉ＝１、３）に区分され、Ti
Tia（ｉ＝１、３）である。VCW及びVCRはTja、
Tjb、Tjc（ｊ＝２、４）に区分されTj＝Tjc（ｊ＝
２、４）である。 第５図においてはTjc（ｊ＝２、４）でREによ
つてのみ補償パルスの波高値が変化する様に示さ
れるが、実際には駆動回路及びC1，C2のリーク
抵抗や測定器等による変化が存在する。しかし、
これらの影響は小さく無視し得る程度のものであ
る。従つて、Tjc（ｊ＝２、４）期間での補償パル
スの波高値の変化はCEの両端電圧の変化を示し、
C1及びC2の両端電圧は一定であると近似される。
これより、波高値の変化は第６図に示すCE，RE
のみからなる回路において、CEの両端電圧を求
めることにより得られる。この回路における初期
電圧をV0とすれば、CEの両端電圧VEは下記(1)式
より得られる。 CEREdVE／dt＋VE＝０ ……(1) REは第２図より下記(2)式で表わされると仮定
する。時間ｔは補償パルスの印加時をｔ＝０とす
る。なお、以下指数関数のexpは単にｅと標記す
る。 （RE）-1＝Ｇ＋ge-kt ……(2) Ｇ、ｇ、ｋは定数である。 (1)、(2)式より次の(3)式が得られる。 １／VEdVE＝−１／−CEREdt＝−Ｇ＋ge-kt／CEdt ∴VE＝Ae-〓te〓e-kt、 α＝Ｇ／CE、β＝gk／CE 初期条件ｔ＝０でVE＝V0より VE＝V0e-〓e-〓te〓e-kt ……(3) α＝Ｇ／CC ……(4) β＝gk／CE ……(5) ここでC1及びC2の両端電圧をそれぞれV1，V2
とすれば、薄膜EL素子の両端電圧VELは下記(6)式
となる。 VEL＝V1＋V2＋V0e-〓e-〓te〓e-kt ……(6) C1及びC2の容量は誘電体物質層の誘電率及び
膜厚から算出され、VELの初期電圧VI及び薄膜
EL素子の容量CELは測定できる。これよりV0及び
CEが計算できる。この結果を(9)式に示し、第７
図に(10)式の説明図を示した。 CEL＝（１／C1＋１／C2＋１／CE）-1 ……(7) C0＝（１／C1＋１／C2）-1 ……(8) よつて 測定される補償パルスの波高値の変化は(6)式に
示すVELに相当する。従つて測定結果から(6)〜(9)
式を用いてV0を求め、α、β、ｋを定めること
ができる。第８図に実験結果と(6)式による減衰曲
線とを示した。実線及び波線は(6)式による計算結
果であり、図中の〇及び×印は実験結果である。
なおVEW（P1）、VEW（P2）は共に書き込み補償パ
ルスを示し、VER（P1）、VER（P2）はリフレツシユ
補償パルスを示す。P1，P2は薄膜EL素子の両端
のリフレツシユパルス又は書き込みパルスの印加
方法すなわち薄膜EL素子の極性を示している。
第８図から実験結果と(6)式の計算結果が一致する
ことが示される。これは(1)、(2)式における仮定と
近似が充分正当であることを示すものである。 薄膜EL素子発光面積（Ｓ）、補償パルスの波高
値（Ｖ）、薄膜EL素子の極性（P0）をパラメータ
ーとして、実験結果より(4)、(5)式のα、β、ｋを
求め第８図に示す様に実験結果と対応し計算結果
と一致することを確認して、α、β、ｋを定めら
れる。この結果は下記にまとめることができる。 (A) 波高値（Ｖ）による、αβkの変化（Ｓ、Ｐは
一定） α、ｋは一定 βはＶに反比例する。すなわち、β（V1）＜
β（V2）、V1＞V2 (B) 発光面積（Ｓ）によるαβkの変化（Ｖ、Ｐは
一定） α、ｋは一定 βはＳに反比例する。すなわち、β（S1）＜β
（S2）、S1＞S2 (C) 極性（P0）によるαβkの変化（Ｖ、Ｓは一
定） α、ｋは一定 β（P1）＜β（P2） 薄膜EL素子の焼き付け現象を電気的変化とし
て把える場合、補償パルスの波高値の変化を利用
するのが容易である。この波高値の変化及びこれ
より得られるα、β、ｋについては(3)式および上
記(A)、(B)、(C)に示した。(3)式においてe-〓tとe-〓
e〓e-ktに分ければ、(A)、(B)、(C)のいずれにおいて
もαが一定であることから、e-〓tはEL素子を損失
抵抗（１／Ｇ）としたコンデンサーとしたときに
生じる項であり、e-〓e〓e-ktはREを(2)式と定めたこ
とにより生じる項であることから、EL素子の発
光素子としての特性を示すものである。従つて焼
き付け現象に対応づけられる項はe-〓e〓e-ktであ
る。特願昭55−145014号で補償パルスにより焼き
付け現象が低減されることが説明されているが、
この効果は補償パルスによつてe-〓e〓e-ktの項がe-〓
に収束するため生じると考えられる。従つて、上
述したパラメータ（Ｓ）、（Ｖ）、（P0）を一定し
た条件において、補償パルスのパルス幅はe-〓
e〓e-ktを充分小さくする値に定めれば良い。ｔ→
∞においてe-〓e〓e-kt→e-〓より定数Ｋを用いてe-〓
e〓e-ktKe-〓とすれば、焼き付け現象を低減させ
るに必要な補償パルスの条件式となる。Ｋの値は
焼き付け現象の状態に応じて決定する必要がある
が、Ｋを１に近い値に設定するほど補償パルスの
条件として厳しくなる。上記補償パルスの条件式
を(10)式に示す。 e-〓e+〓e-ktKe-〓 より（Ｋは定数） e〓e-ktＫ 両辺の対数をとりｔについて求めれば ｔ−（１／ｋ）ln｛１／βlnK｝ ……(10) となる。 又、書き込み補償パルス及びリフレツシユ補償
パルスを印加しているため、この二種の補償パル
スにバランスを保つ必要がある。これを表す条件
式は(2)式より求められる。すなわち、書き込み補
償パルスにおけるβをβ(W)とし、リフレツシユ補
償パルスにおけるβ(R)とすれば、REを各補償パル
スにおいて、（REW）-1＝GW＋gWe-ktW及び（RER）
-1＝GR＋gRe-ktRとして、RER＝REWが条件式であ
る。α、ｋは（Ｖ）（Ｓ）（Ｐ）のパラメータが変
化しても一定であることからＧは定数β∝ｇであ
る。二種の補償パルスのバランスに関する条件式
は(11)式で表わされる。 Ｇ＝GW＝GR及びｋ＝kW＝kR （REW）-1−（RER）-1＝gWe-ktW−gRe-ktR＝０ ∴gWe-ktW＝gRe-ktR 両辺の対数をとれば、 lngW−ktW＝lngR−ktR ∴△ｔ＝tR−tW＝１／klngR／gW よつて、 △ｔ＝tR−tW＝（１／ｋ）ln｛β（Ｒ）／β（Ｗ）｝
……(11)
【表】
上述した(10)式、(11)式による条件式を用いれば焼
き付け現象を低減させる最適補償パルスを決定で
きる。以上の説明ではリフレツシユ・パルスと書
き込みパルスとの位相を第５図を例にしたため一
定として(11)式まで導出したが、薄膜EL素子の発
光面積（Ｓ）、補償パルスの波高値（Ｖ）、薄膜
EL素子の極性（P0）と同じく位相（Ph）はパラ
メーターとして扱え、(10)式(11)式は成立する。上記
説明を要約すれば次の様になる。三層構造薄膜
EL素子に補償パルスを印加したとき、第２図の
EL素子の等価回路中の抵抗REは(2)式で表わされ、
このときのCEの両端電圧VEは第６図の等価回路
によつて(1)〜(6)式が導出される。焼き付け現象を
表すものは、(2)式及び(3)式中のe-〓e-〓e-ktの項で
あり、これより補償パルスのパルス幅についての
条件式(10)、(11)が得られる。α、β、ｋの各値は、
上記した（Ｓ）（Ｖ）（P0）（Ph）のパラメーター
より実験結果と(3)、(6)式より求められる。 上述の実施例は三層構造薄膜EL素子に最適な
補償パルスを印加することができる点に特徴があ
るが、薄膜EL素子の焼き付け現象の強弱につい
ての評価及び検討についても用いることができ
る。 第１０図は本実施例のタイミングパルス波形図
である。書き込みパルスの波高値VW及びパルス
幅tW、リフレツシユパルスの波高値VR及びパル
ス幅tRは、VW＝VR＝230v、tW＝tR＝40μSecであ
る。書き込み及びリフレツシユ補償パルスの波高
値VCR、とVCW、そのパルス幅tCW、tCRについて
は、VCW＝VCR＝90v、tCW、tCRはパラメーターと
している。表１にパラメーターとしたtCW及びtCR
の値を示す。
き付け現象を低減させる最適補償パルスを決定で
きる。以上の説明ではリフレツシユ・パルスと書
き込みパルスとの位相を第５図を例にしたため一
定として(11)式まで導出したが、薄膜EL素子の発
光面積（Ｓ）、補償パルスの波高値（Ｖ）、薄膜
EL素子の極性（P0）と同じく位相（Ph）はパラ
メーターとして扱え、(10)式(11)式は成立する。上記
説明を要約すれば次の様になる。三層構造薄膜
EL素子に補償パルスを印加したとき、第２図の
EL素子の等価回路中の抵抗REは(2)式で表わされ、
このときのCEの両端電圧VEは第６図の等価回路
によつて(1)〜(6)式が導出される。焼き付け現象を
表すものは、(2)式及び(3)式中のe-〓e-〓e-ktの項で
あり、これより補償パルスのパルス幅についての
条件式(10)、(11)が得られる。α、β、ｋの各値は、
上記した（Ｓ）（Ｖ）（P0）（Ph）のパラメーター
より実験結果と(3)、(6)式より求められる。 上述の実施例は三層構造薄膜EL素子に最適な
補償パルスを印加することができる点に特徴があ
るが、薄膜EL素子の焼き付け現象の強弱につい
ての評価及び検討についても用いることができ
る。 第１０図は本実施例のタイミングパルス波形図
である。書き込みパルスの波高値VW及びパルス
幅tW、リフレツシユパルスの波高値VR及びパル
ス幅tRは、VW＝VR＝230v、tW＝tR＝40μSecであ
る。書き込み及びリフレツシユ補償パルスの波高
値VCR、とVCW、そのパルス幅tCW、tCRについて
は、VCW＝VCR＝90v、tCW、tCRはパラメーターと
している。表１にパラメーターとしたtCW及びtCR
の値を示す。
【表】
【表】
周期Ｔ＝8.3ｍSec、出き込みパルスとリフレツ
シユパルスとの位相差は（1/10）Ｔである。一
方、この実施例ではEL素子のα、β、ｋは、α
16（Sec-1）β(W)0.08、β(R)0.15、ｋ３×103
（Sec-1）である。このα、β、ｋより(10)、(11)式か
ら補償パルスのパルス幅を求めれば次の様にな
る。ＫはＫ＝1.07とする。 tCW１／ｋ｜ln〔１／β(W)ln（1.07）〕＝１／3.3×1
03｜ln〔１／0.08ln（1.07）〕≒55×10-6（Sec） ∴tCW55μSec ……(12) tCR１／ｋ｜ln〔１／β(R)ln（1.07）〕＝１／3.3×1
03｜ln（１／0.15ln（1.07）〕≒2.7×10-4（Sec） ∴tCR270μSec ……（13） △ｔ＝tCR−tCW＝１／ｋ〔lnβ(R)−lnβ(W)〕 ＝１／３×103〔ln（0.08）〕 ＝210μSec ……（14） (12)、（13）、（14）式より、tCR＝300μSecとすれ
ば(10)及び(11)式を満たし、最適なパルス幅が求めら
れる。 計算より得られるパルス幅 tCW＝90μSec、tCR＝300μSec ……（15） 第９図に実施例による焼き付け現象を示す。第
９図Ａにおいて横軸はエージング時間Ｔであり、
縦軸は発光開始電圧Vthからの変動△Vthを示す。
第９図Ｂにおいて横軸はエージング時間Ｔであ
り、縦軸は発光開始電圧Vthにおける輝度Ｂを示
す。第９図より明らかな如くtCW＝100μSec、tCR
＝300μSecの場合に、△Vth及び輝度Ｂが最小と
なり、焼き付け現象を著しく低減させており、計
算結果（15）と合致する。表・１における他の組
み合せ、例えば△、□等では焼き付け現象を余り
低減させることができないことが、第９図より明
らかであり本発明によつて適切な補償パルスの選
択が可能である。なおこの実施例の補償パルスの
印加と駆動方法は第５図と同様である。この補償
パルスを印加することにより三層構造薄膜EL表
示装置の焼き付き現象を低減し表示の見易さに関
する長期信頼性を保持することができる。またこ
の補償パルスの印加方法は、書き込みパルスとリ
フレツシユパルスとの位相差より生ずる焼き付き
現象以外に、それらの波高値及びパルス幅及び立
ち上り時間、そして薄膜EL素子の極性による必
対称性より生じる焼き付き現象にも用いることが
できる。しかしながら、(2)、(3)式の導出過程の条
件より補償パルスの波高値は薄膜EL素子の発光
開始電圧以下にしなければならない。 上記以外にメモリー効果を有する多層構造薄膜
EL素子としてEL層−絶縁層からなる二層構造薄
膜EL素子、EL層−絶縁層−EL層から成る三層
構造薄膜EL素子についても本発明を適用できる。 以上詳説した補償パルスの印加において、定電
流源とスイツチより成る定電流スイツチ回路によ
りデータ電極もしくは走査電極から薄膜EL素子
に一定時間充電し、これより一定時間EL表示素
子に充電電圧を保持させた後、走査電極とデータ
電極間に設けたスイツチによりこの電圧を放電さ
せることにより、補償パルスを印加する駆動回路
方式の１実施例について以下に説明する。 定電流Ｉによりコンデンサーを時間Ｔ充電した
場合に、コンデンサーの両端電圧Vcは下記（２
−１）式で与えられる。コンデンサーの容量はＣ
とする。 Ｑ＝∫T 0Idt＝Ｔ・Ｉ、Ｑ＝CVc ∴Vc＝TI／Ｃ ……（２−１） また、前述した如く補償パルス印加期間中にお
いてEL素子はコンデンサーとして扱うことがで
きる。第７図に示す様に薄膜EL素子の容量をCEL
とすれば、EL素子両端電圧VELは（２−１）式か
ら定電流を用いて得ることができる。すなわ
ち、VEL＝TI／CEL……（２−２）である。 上記の結果と第１１図に基いて、本実施例を説
明する。第１１図においては定電流源をＡ、スイ
ツチをSW1、SW2及び薄膜EL表示素子の容量を
CEL両端電圧をVELで示している。時間Ｔ、定電
流源の定電流値をＩとする。第１１図ＡはVEL＝
０、SW1、SW2共にオフの状態である。T1時間
経過後SW2はオフのままで、SW1をオンにして定
電流ＩによつてT2時間充電しVEL＝V0とする。こ
の状態を第１１図Ｂに示す。次にT3時間SW1及
びSW2をオフにしてCELの両端電圧をV0に保つ。
これを第１１図Ｃに示す。そしてT4時間でSW1
をオフにしSW2をオンにしてCELの両端電圧V0を
放電する。これを第１１図Ｄに示す。ここでV0
＝TI／CELである。第１１図Ｅに第１１図Ａ〜Ｄ
による操作の結果、得られる薄膜EL表示素子の
両端電圧を示す。以上によりパルス幅T3、波高
値V0の補償パルスがEL表示素子に印加される。
第１１図では薄膜EL表示素子のデーター電極あ
るいは走査電極のいづれか一つの電極より定電流
スイツチ回路によつて補償パルスを印加した場合
を例にしたが、第４図及び第５図の様に、データ
電極及び走査電極の両方から印加する場合も同様
である。第４図のタイミングによつてEL表示素
子を駆動するとき、補償パルスを本実施例の定電
流スイツチ回路によつて印加する場合、第５図に
おける電源E1を定電流源Ａに変えることによつ
て行なうことができる。 本実施例は定電流スイツチ回路により薄膜EL
表示素子に一定期間充電させ、EL表示素子の両
端に必要な電圧を印加するため、（２−１）式あ
るいは第１１図から明らかな様に充電時間Ｔによ
り両端電圧を自由に設定でき、従つて補償パルス
の波高値を必要に応じて変化できること、駆動回
路等の回路構成が簡素化されること等の特徴を有
している。 線順次走査によつて書き込みパルス電圧Vwを
印加し、一画面の終了後パネル全面に上記書き込
みパルスとは逆極性のリフレツシユ・パルス電圧
VRを印加することにより表示を行う表示装置に
おいて、一画面の走査終了後パネル全面にリフレ
ツシユ・パルスと同極性で発光を伴わない書き込
み補償パルスVCRとリフレツシユ・パルス印加
後、パネル全面にリフレツシユパルスと逆極性で
発光を伴わないリフレツシユ補償パルスVCRを表
示素子に印加する場合駆動回路の１実施例を第１
２図に示す。図中１及び２はそれぞれ書き込み及
びリフレツシユパルスと書き込み補償パルスの駆
動回路、３及び５は予備充電駆動回路、４はリフ
レツシユ補償パルス駆動回路、６は走査側スイツ
チング回路、７はデーター側スイツチング回路を
示す。８はEL表示素子を表し、Eijは（ｉ、ｊ）
の絵素を示している。本実施例では定電流スイツ
チ回路にトランジスターの定電流特性を利用して
いるがこれについて、第１２図に基いて説明す
る。トランジスターは第１３図Ａに示す様に適当
なベース電流を定めることによつて定電流特性を
示す。従つて第１３Ｂに示す駆動回路でIBを適当
に定めることによつて定電流特性を得ることがで
きるため、第１３図Ｃに示す様にCELの両端電圧
を入力電圧VHまでの範囲で任意の値にパルス幅
Ｔによつて設定できる。又、当然ながらIB＝０に
すればトランジスターはオフとなるため、第１３
図Ｂの駆動回路によつて定電流スイツチ回路とな
り第１３図Ｃに示す様にCEの両端電圧を設定で
きる。上述した様にトランジスターによつて第１
１図におけるSW2及び定電源Ａの動作をさせてお
り、第１２図の各駆動回路１，２，５が定電流ス
イツチ回路に相当する。一方第１１図の放電スイ
ツチSW2は第１２図におけるスイツチ回路６，７
である。以上から本発明による補償パルスを印加
したEL表示素子の駆動は、本実施例について要
約すれば次の様になる。、第１２図中の駆動回路
１，２によつて、EL表示素子の走査電極Yijに沿
つて書き込みパルスVwを線順次走査により印加
し、一画面の走査終了後データー側スイツチ回路
７を全てオンにし、定電スイツチ回路１，２を適
当な時間動作させEL表示素子に一定電圧を保持
させた後、スイツチ回路６，７を全てオンにして
放電させ、書き込み補償パルスVCWをEL表示素
子に印加する。そして、駆動回路１，２によつて
リフレツシユパルスを印加後、走査側スイツチ回
路６を全てオンにし、定電流スイツチ回路５を一
定時間動作させ、EL表示素子に一定電圧を保持
させた後、スイツチ回路６，７を全てオンにして
放電させてリフレツシユ補償パルスVCRをEL表示
素子に印加する。この回路方式を用いることによ
り、上述した様に補償パルスを印加する場合に、
そのパルス幅及び波高値の設定が容易となる上
に、リフレツシユ駆動回路及び書き込み駆動回路
等によつて補償パルス駆動回路を兼用することが
できるため、回路構成が簡素化される等の優れた
効果が得られ、本発明がより一層実用的なものと
なる。 尚本発明は薄膜EL表示素子のほかに、プラズ
マデイスプレイなどの各種容量性素子の駆動回路
にても適用することが可能である。
シユパルスとの位相差は（1/10）Ｔである。一
方、この実施例ではEL素子のα、β、ｋは、α
16（Sec-1）β(W)0.08、β(R)0.15、ｋ３×103
（Sec-1）である。このα、β、ｋより(10)、(11)式か
ら補償パルスのパルス幅を求めれば次の様にな
る。ＫはＫ＝1.07とする。 tCW１／ｋ｜ln〔１／β(W)ln（1.07）〕＝１／3.3×1
03｜ln〔１／0.08ln（1.07）〕≒55×10-6（Sec） ∴tCW55μSec ……(12) tCR１／ｋ｜ln〔１／β(R)ln（1.07）〕＝１／3.3×1
03｜ln（１／0.15ln（1.07）〕≒2.7×10-4（Sec） ∴tCR270μSec ……（13） △ｔ＝tCR−tCW＝１／ｋ〔lnβ(R)−lnβ(W)〕 ＝１／３×103〔ln（0.08）〕 ＝210μSec ……（14） (12)、（13）、（14）式より、tCR＝300μSecとすれ
ば(10)及び(11)式を満たし、最適なパルス幅が求めら
れる。 計算より得られるパルス幅 tCW＝90μSec、tCR＝300μSec ……（15） 第９図に実施例による焼き付け現象を示す。第
９図Ａにおいて横軸はエージング時間Ｔであり、
縦軸は発光開始電圧Vthからの変動△Vthを示す。
第９図Ｂにおいて横軸はエージング時間Ｔであ
り、縦軸は発光開始電圧Vthにおける輝度Ｂを示
す。第９図より明らかな如くtCW＝100μSec、tCR
＝300μSecの場合に、△Vth及び輝度Ｂが最小と
なり、焼き付け現象を著しく低減させており、計
算結果（15）と合致する。表・１における他の組
み合せ、例えば△、□等では焼き付け現象を余り
低減させることができないことが、第９図より明
らかであり本発明によつて適切な補償パルスの選
択が可能である。なおこの実施例の補償パルスの
印加と駆動方法は第５図と同様である。この補償
パルスを印加することにより三層構造薄膜EL表
示装置の焼き付き現象を低減し表示の見易さに関
する長期信頼性を保持することができる。またこ
の補償パルスの印加方法は、書き込みパルスとリ
フレツシユパルスとの位相差より生ずる焼き付き
現象以外に、それらの波高値及びパルス幅及び立
ち上り時間、そして薄膜EL素子の極性による必
対称性より生じる焼き付き現象にも用いることが
できる。しかしながら、(2)、(3)式の導出過程の条
件より補償パルスの波高値は薄膜EL素子の発光
開始電圧以下にしなければならない。 上記以外にメモリー効果を有する多層構造薄膜
EL素子としてEL層−絶縁層からなる二層構造薄
膜EL素子、EL層−絶縁層−EL層から成る三層
構造薄膜EL素子についても本発明を適用できる。 以上詳説した補償パルスの印加において、定電
流源とスイツチより成る定電流スイツチ回路によ
りデータ電極もしくは走査電極から薄膜EL素子
に一定時間充電し、これより一定時間EL表示素
子に充電電圧を保持させた後、走査電極とデータ
電極間に設けたスイツチによりこの電圧を放電さ
せることにより、補償パルスを印加する駆動回路
方式の１実施例について以下に説明する。 定電流Ｉによりコンデンサーを時間Ｔ充電した
場合に、コンデンサーの両端電圧Vcは下記（２
−１）式で与えられる。コンデンサーの容量はＣ
とする。 Ｑ＝∫T 0Idt＝Ｔ・Ｉ、Ｑ＝CVc ∴Vc＝TI／Ｃ ……（２−１） また、前述した如く補償パルス印加期間中にお
いてEL素子はコンデンサーとして扱うことがで
きる。第７図に示す様に薄膜EL素子の容量をCEL
とすれば、EL素子両端電圧VELは（２−１）式か
ら定電流を用いて得ることができる。すなわ
ち、VEL＝TI／CEL……（２−２）である。 上記の結果と第１１図に基いて、本実施例を説
明する。第１１図においては定電流源をＡ、スイ
ツチをSW1、SW2及び薄膜EL表示素子の容量を
CEL両端電圧をVELで示している。時間Ｔ、定電
流源の定電流値をＩとする。第１１図ＡはVEL＝
０、SW1、SW2共にオフの状態である。T1時間
経過後SW2はオフのままで、SW1をオンにして定
電流ＩによつてT2時間充電しVEL＝V0とする。こ
の状態を第１１図Ｂに示す。次にT3時間SW1及
びSW2をオフにしてCELの両端電圧をV0に保つ。
これを第１１図Ｃに示す。そしてT4時間でSW1
をオフにしSW2をオンにしてCELの両端電圧V0を
放電する。これを第１１図Ｄに示す。ここでV0
＝TI／CELである。第１１図Ｅに第１１図Ａ〜Ｄ
による操作の結果、得られる薄膜EL表示素子の
両端電圧を示す。以上によりパルス幅T3、波高
値V0の補償パルスがEL表示素子に印加される。
第１１図では薄膜EL表示素子のデーター電極あ
るいは走査電極のいづれか一つの電極より定電流
スイツチ回路によつて補償パルスを印加した場合
を例にしたが、第４図及び第５図の様に、データ
電極及び走査電極の両方から印加する場合も同様
である。第４図のタイミングによつてEL表示素
子を駆動するとき、補償パルスを本実施例の定電
流スイツチ回路によつて印加する場合、第５図に
おける電源E1を定電流源Ａに変えることによつ
て行なうことができる。 本実施例は定電流スイツチ回路により薄膜EL
表示素子に一定期間充電させ、EL表示素子の両
端に必要な電圧を印加するため、（２−１）式あ
るいは第１１図から明らかな様に充電時間Ｔによ
り両端電圧を自由に設定でき、従つて補償パルス
の波高値を必要に応じて変化できること、駆動回
路等の回路構成が簡素化されること等の特徴を有
している。 線順次走査によつて書き込みパルス電圧Vwを
印加し、一画面の終了後パネル全面に上記書き込
みパルスとは逆極性のリフレツシユ・パルス電圧
VRを印加することにより表示を行う表示装置に
おいて、一画面の走査終了後パネル全面にリフレ
ツシユ・パルスと同極性で発光を伴わない書き込
み補償パルスVCRとリフレツシユ・パルス印加
後、パネル全面にリフレツシユパルスと逆極性で
発光を伴わないリフレツシユ補償パルスVCRを表
示素子に印加する場合駆動回路の１実施例を第１
２図に示す。図中１及び２はそれぞれ書き込み及
びリフレツシユパルスと書き込み補償パルスの駆
動回路、３及び５は予備充電駆動回路、４はリフ
レツシユ補償パルス駆動回路、６は走査側スイツ
チング回路、７はデーター側スイツチング回路を
示す。８はEL表示素子を表し、Eijは（ｉ、ｊ）
の絵素を示している。本実施例では定電流スイツ
チ回路にトランジスターの定電流特性を利用して
いるがこれについて、第１２図に基いて説明す
る。トランジスターは第１３図Ａに示す様に適当
なベース電流を定めることによつて定電流特性を
示す。従つて第１３Ｂに示す駆動回路でIBを適当
に定めることによつて定電流特性を得ることがで
きるため、第１３図Ｃに示す様にCELの両端電圧
を入力電圧VHまでの範囲で任意の値にパルス幅
Ｔによつて設定できる。又、当然ながらIB＝０に
すればトランジスターはオフとなるため、第１３
図Ｂの駆動回路によつて定電流スイツチ回路とな
り第１３図Ｃに示す様にCEの両端電圧を設定で
きる。上述した様にトランジスターによつて第１
１図におけるSW2及び定電源Ａの動作をさせてお
り、第１２図の各駆動回路１，２，５が定電流ス
イツチ回路に相当する。一方第１１図の放電スイ
ツチSW2は第１２図におけるスイツチ回路６，７
である。以上から本発明による補償パルスを印加
したEL表示素子の駆動は、本実施例について要
約すれば次の様になる。、第１２図中の駆動回路
１，２によつて、EL表示素子の走査電極Yijに沿
つて書き込みパルスVwを線順次走査により印加
し、一画面の走査終了後データー側スイツチ回路
７を全てオンにし、定電スイツチ回路１，２を適
当な時間動作させEL表示素子に一定電圧を保持
させた後、スイツチ回路６，７を全てオンにして
放電させ、書き込み補償パルスVCWをEL表示素
子に印加する。そして、駆動回路１，２によつて
リフレツシユパルスを印加後、走査側スイツチ回
路６を全てオンにし、定電流スイツチ回路５を一
定時間動作させ、EL表示素子に一定電圧を保持
させた後、スイツチ回路６，７を全てオンにして
放電させてリフレツシユ補償パルスVCRをEL表示
素子に印加する。この回路方式を用いることによ
り、上述した様に補償パルスを印加する場合に、
そのパルス幅及び波高値の設定が容易となる上
に、リフレツシユ駆動回路及び書き込み駆動回路
等によつて補償パルス駆動回路を兼用することが
できるため、回路構成が簡素化される等の優れた
効果が得られ、本発明がより一層実用的なものと
なる。 尚本発明は薄膜EL表示素子のほかに、プラズ
マデイスプレイなどの各種容量性素子の駆動回路
にても適用することが可能である。
第１図は薄膜EL素子の印加電圧対輝度特性を
示す説明図である。図中の実線は正常なEL素子
の輝度特性、破線は焼き付き現象を生じたEL素
子の輝度特性曲線である。第２図は薄膜EL表示
素子の等価回路図である。第３図は第２図に示す
抵抗Reの時間変化を示す説明図である。第４図
は補償パルスを印加したときのタイミング図であ
る。第５図は第４図のタイミングによる薄膜EL
表示素子の駆動方式の説明図である。第６図及び
第７図は薄膜EL表示素子の等価回路図である。
第８図は補償パルスの波高値の減衰曲線を示す説
明図である。第９図及び第１０図は実施例による
補償パルスの効果を示す説明図である。第１１図
は定電流スイツチによる補償パルスの印加方法の
説明図である。第１２図は本発明の実施に供する
駆動回路の回路構成図である。第１３図は定電流
スイツチの説明図である。 １……書込みリフレツシユパルス駆動回路、２
……書込み補償パルス駆動回路、３，４……予備
充電駆動回路、５……リフレツシユ補償パルス駆
動回路、６……走査側スイツチング回路、７……
データー側スイツチング回路、８……薄膜EL表
示装置。
示す説明図である。図中の実線は正常なEL素子
の輝度特性、破線は焼き付き現象を生じたEL素
子の輝度特性曲線である。第２図は薄膜EL表示
素子の等価回路図である。第３図は第２図に示す
抵抗Reの時間変化を示す説明図である。第４図
は補償パルスを印加したときのタイミング図であ
る。第５図は第４図のタイミングによる薄膜EL
表示素子の駆動方式の説明図である。第６図及び
第７図は薄膜EL表示素子の等価回路図である。
第８図は補償パルスの波高値の減衰曲線を示す説
明図である。第９図及び第１０図は実施例による
補償パルスの効果を示す説明図である。第１１図
は定電流スイツチによる補償パルスの印加方法の
説明図である。第１２図は本発明の実施に供する
駆動回路の回路構成図である。第１３図は定電流
スイツチの説明図である。 １……書込みリフレツシユパルス駆動回路、２
……書込み補償パルス駆動回路、３，４……予備
充電駆動回路、５……リフレツシユ補償パルス駆
動回路、６……走査側スイツチング回路、７……
データー側スイツチング回路、８……薄膜EL表
示装置。
Claims (1)
- 【特許請求の範囲】 １ 電圧印加により発光を呈する容量性発光層を
互いに交差する方向に配列された走査電極とデー
タ電極に介設することにより表示絵素を構成し、
前記走査電極に沿つて線順次走査により書き込み
パルスを印加し、一画面終了後パネル全面に書き
込みパルスとは逆極性のリフレユ・パルスを印加
することによりマトリツクス状の表示を実行する
表示装置において、 一画面の走査終了後、リフレツシユ・パルス印
加前にパネル全面にリフレツシユ・パルスと同極
性で発光を伴わない書き込み補償パルスと、リフ
レツシユ・パルス印加後パネル全面にリフレツシ
ユ・パルスと逆極性で発光を伴わないリフレツシ
ユ補償パルスを印加するとともに、 前記書き込み及びリフレツシユ補償パルスの値
を、前記発光層に印加される両端電圧において、
パネルの焼き付け現象に対応づけられる項をexp
（−β）・exp｛β・exp（−kt）｝として、 パルス幅 ｔ≧−（１／ｋ）・ln｛（１／β）・lnK｝ パルス幅の差 Δt＝tR−tW＝（１／ｋ）・ln｛β（Ｒ）／β（Ｗ）｝ ここでＫは定数、β＝gk／CE（ｇ、ｋは定数、
CEは発光層の容量）、tR、tWはそれぞれリフレツ
シユ及び書き込み補償パルスのパルス幅、β
（Ｒ）、β（Ｗ）はそれぞれリフレツシユ及び書き
込み補償パルス印加の場合のβ値である。 に設定したことを特徴とする表示装置の駆動方
法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2264481A JPS57136689A (en) | 1981-02-17 | 1981-02-17 | Method of driving indicator |
| US06/347,421 US4485379A (en) | 1981-02-17 | 1982-02-10 | Circuit and method for driving a thin-film EL panel |
| GB8204599A GB2096814B (en) | 1981-02-17 | 1982-02-17 | Drive for electroluminescent display panel |
| DE3205653A DE3205653C2 (de) | 1981-02-17 | 1982-02-17 | Schaltungsanordnung zum Ansteuern einer Dünnfilm-EL-Anzeigetafel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2264481A JPS57136689A (en) | 1981-02-17 | 1981-02-17 | Method of driving indicator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57136689A JPS57136689A (en) | 1982-08-23 |
| JPS6316754B2 true JPS6316754B2 (ja) | 1988-04-11 |
Family
ID=12088553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2264481A Granted JPS57136689A (en) | 1981-02-17 | 1981-02-17 | Method of driving indicator |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS57136689A (ja) |
| GB (1) | GB2096814B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60112361A (ja) * | 1983-11-22 | 1985-06-18 | Canon Inc | マトリクス回路駆動方法 |
| US4691144A (en) * | 1986-01-22 | 1987-09-01 | Planar Systems, Inc. | Staggered refresh pulse generator for a TFEL panel |
| GB0420809D0 (en) * | 2004-09-18 | 2004-10-20 | Koninkl Philips Electronics Nv | Elongated electro-optic device |
| JP4746917B2 (ja) * | 2005-05-30 | 2011-08-10 | 神原 幸枝 | シート切断補助具 |
-
1981
- 1981-02-17 JP JP2264481A patent/JPS57136689A/ja active Granted
-
1982
- 1982-02-17 GB GB8204599A patent/GB2096814B/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57136689A (en) | 1982-08-23 |
| GB2096814B (en) | 1985-02-27 |
| GB2096814A (en) | 1982-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4485379A (en) | Circuit and method for driving a thin-film EL panel | |
| JP2003177706A (ja) | プラズマディスプレイパネル、その駆動装置及びその駆動方法 | |
| US4594589A (en) | Method and circuit for driving electroluminescent display panels with a stepwise driving voltage | |
| EP0106550B1 (en) | Method of driving a matrix type display | |
| JPS5922953B2 (ja) | 薄膜ｅｌ表示装置の駆動装置 | |
| US6215463B1 (en) | Driving system for a display panel | |
| JPS6316753B2 (ja) | ||
| JPS6316754B2 (ja) | ||
| JPS63314594A (ja) | 薄膜ｅｌディスプレイユニットの駆動方法および駆動回路 | |
| JPS6316755B2 (ja) | ||
| JP2617924B2 (ja) | エレクトロルミネセンス表示装置の製造方法 | |
| JPH0748143B2 (ja) | 表示装置の駆動方法 | |
| JP2728567B2 (ja) | Ｅｌパネルのエージング方法 | |
| JPH01117296A (ja) | 薄膜ｅｌパネルのエージング駆動方法 | |
| JP2770726B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| US20080143701A1 (en) | Driving device for plasma display panel and plasma display device including the driving device | |
| JP2619083B2 (ja) | 表示装置の駆動方法 | |
| JPS62507B2 (ja) | ||
| JPS638479B2 (ja) | ||
| JPS623431B2 (ja) | ||
| JPS59181393A (ja) | ガス放電パネルの駆動方法 | |
| KR100498283B1 (ko) | 금속-인슐레이터-금속 전계방출 디스플레이의 매트릭스 구조 | |
| JP3602099B2 (ja) | 平面表示装置の駆動装置 | |
| JP2820944B2 (ja) | 表示装置の駆動方法および装置 | |
| JPS5828595B2 (ja) | Ｅｌ表示装置の読出駆動装置 |