JPS60112361A - マトリクス回路駆動方法 - Google Patents

マトリクス回路駆動方法

Info

Publication number
JPS60112361A
JPS60112361A JP58218711A JP21871183A JPS60112361A JP S60112361 A JPS60112361 A JP S60112361A JP 58218711 A JP58218711 A JP 58218711A JP 21871183 A JP21871183 A JP 21871183A JP S60112361 A JPS60112361 A JP S60112361A
Authority
JP
Japan
Prior art keywords
voltage
block
period
matrix circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58218711A
Other languages
English (en)
Other versions
JPH0137062B2 (ja
Inventor
Katsumi Nakagawa
克己 中川
Katsunori Hatanaka
勝則 畑中
Shinichi Kiyofuji
清藤 伸一
Yasuo Kuroda
黒田 保夫
Toshiyuki Komatsu
利行 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP58218711A priority Critical patent/JPS60112361A/ja
Priority to DE19843442605 priority patent/DE3442605A1/de
Priority to GB08429542A priority patent/GB2151874B/en
Publication of JPS60112361A publication Critical patent/JPS60112361A/ja
Publication of JPH0137062B2 publication Critical patent/JPH0137062B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/04Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
    • H04N1/19Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
    • H04N1/191Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a one-dimensional array, or a combination of one-dimensional arrays, or a substantially one-dimensional array, e.g. an array of staggered elements
    • H04N1/192Simultaneously or substantially simultaneously scanning picture elements on one main scanning line
    • H04N1/193Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays
    • H04N1/1931Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays with scanning elements electrically interconnected in groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)
  • Facsimile Scanning Arrangements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分!P7] 本発明は薄膜半導体を用いたマトリクス回路駆動方法に
係り、特に読取りあるいは表示デバイスにおけるマトリ
クス回路駆動方法に関する。
[従来技術] 近年、ファクシミリ用の長尺イメージ・センサや2次元
の液晶ディスプレイ等に、水素化非晶質シリコ7(a−
3i:H)や硫化カドミウム−セレン化カドミウム(C
dS−CdSe)焼結体等の薄膜半導体が用いられ注目
を集めている。
薄11..i半導体は、必要ならば透明な基板上にグロ
ー放電、反応性スパッタリング、蒸着等の方法によって
容易に堆積させることかでき、さらに、通常のフォトリ
ソグラフィ一工程によって、フォトタイオード、光導電
型フォトセンサ、電界効果型トランジスタ等のアレイに
加工することができる。そのために、従来の結晶半導体
では実現できなかった長尺、大面積の読取り、表示デバ
イスを安価に作製できるという特徴を有している。
読取り、表示デ/へイスには、回路の簡単化、2次元化
を目的として、通常、マトリクス回路が用いられている
。そこで、以下、長尺イメージ−センサを一例として取
り上げ、そのマトリクス回路について説明する。
第1図および第2図は、長尺イメージ・センサのマトリ
クス回路図である。両図とも、薄膜半導体の単位素子e
がn個(ただし、図面ではn=4)接続されて1ブロツ
クを構成し、そのブロックがm個接続されてアレイを構
成している。以下説明の都合上、栄位素子をeLJと記
し、サフィックスiをブロック番号、サフィックスjを
その単位素子が属するブロック内での順番とする。した
がって1≦i≦m、l≦j≦nである。
第1図において、単位素子の一方の端子は、各ブロック
毎に共通に接続され、他方の端子は各ブロックにおける
同一・サフィックスjを有する単位素子毎(eil〜e
I+ ; 1≦i≦4)にライン11〜14に接続され
ている。ライン11〜14は、各4・スイッチ1〜4の
スイッチ・アレイに接続され、スイッチ1〜4の動作に
よって接地されたり、アンプ5の入力端子に接続された
りする。
各単位素子e/Jには、ブロック毎に電圧Vi(iはブ
ロック番号;1≦i≦m)が印加され、電圧Viが印加
された時にそのブロックの単位素子eil”e−は能動
状態となる。ここでは、イメージ・センサを例に取って
いるから、能動状態となった単位素子eil ” e+
4には、入射光の強度に対応した電流が流れ、その電流
がスイッチ・アレイの動作によって順にアンプ5へ入力
して増幅される。さらに、電圧vl〜Vmは、83図の
タイミング・チャートで示されるように順次印加されて
行くために、すべての単位素子eを流れる入射光強度に
対応した電流が順次アンプ5へ入力することとなる。
一方、第2図におけるマトリクス回路では、ライン11
〜14は、各々アンプ6〜9の入力端子に接続され、ア
ンプ6〜9の各出力端子はシフトレジスタ10の各割当
領域の入力端子に接続されている。シフトレジスタ10
は、図示されていないシフトパルスを入力する毎に格納
されている内容を順次時系列信号として出力する。電圧
■1〜Vmは第3図に示されるように印加されるから、
第1図におけるマトリクス回路と同様に、第2図におけ
るマトリクス回路によっても、入射光強度に対応した電
流がすべての単位素子eのアレイにわたって順次得られ
ることとなる。
ところで、中位素子ei、1のアレイ全体の動作が−T
a秒で終了するためには、各単位素子eJは、電圧Vi
の印加後、計算上は遅くともT a / (r1秒後に
正常動作状態になる必要がある。たとえば、T a =
 10 m s e c 、 m = 64とすると、
Ta/m=158g5ecである。しかし、;4算上で
は156g5ecの余裕があるが、実際は種々の制約の
ために50p’sec程度の余裕しかとることができな
い。
第4図は、単位素子eIJとして、n+層で電極のオー
ミック・コンタクトを取ったギヤ・ンプ長10 gmの
コプラナー型光導電型フォトセンサを用いて、電圧10
Vを印加した直後の電流の時間変化を示したグラフであ
る。横軸−に時間(gsec)、縦軸に電流(A)をと
っである。
第4図(a)は照度100(lx)の場合、第4図(b
)は10(IX)の場合、そして第4図(C)はダーク
(dark)状態の場合を各々示している。
これらのグラフから明らかなように、電圧10Vが印加
された直後は大きな電流が流れるが、約200g5ec
経過後は定常状態となっている。
しかし、10(lx)の場合(第4図(b))とターフ
状態の場合(第4図(C))は、特に電圧印加直後の電
流が定常状態の電流に比べて著しく大きい。そのために
、定常状態においては100(lx)の場合の電流は1
0(lx)の場合の電流の約5倍であるのに対して、電
圧印加直後の状態では2.3倍でしかなく、光強度の区
別がつきにくくなっていることかわかる。すなわち、従
来方式のイメージ・センサでは原稿の読取りの際に誤動
作が生じやすいわけである。
このような問題を解決する方法として、単位素子e、、
のアレイ全体の動作時間Taを長くするか、あるいはブ
ロック内の単位素子数nを大きくして第1図においては
スイッチ1〜4の個数を増大させ、第2図においてはア
ンプ6〜9の個数を増大させる、という方法が考えられ
る。
しかしながら、これらの方法はデバイスとしての性能を
低下させる上に、コストを上昇させるために、解決方法
としては上等ではない。
[発明の目的] 本発明は上記従来の問題点に鑑みなされたものであり、
その目的とするところは誤動作が生じに<<、かつ高速
で低コストのマトリクス回路を実現できるマトリクス回
路駆動方法を提供することにある。
[発明の要旨1 上記目的を達成するために、本発明によるマトリクス回
路駆動方法は任意のブロックを能動状態にするための電
圧が印加される以前の期間で、かつ他のブロックに電圧
が印加されない期間にそのブロックへ繰返しパルス電圧
を印加することを特徴とする。
[発明の実施例コ よるマトリクス回路駆動方法がいかにして可能か、とい
う理論的根拠の説明を行なう。
第5図は、薄膜半導体の単位素子に繰返しパルス電圧(
この場合は、電圧10■、パルスデューティ50%)を
印加した時、パルス立上り後50g5ecの時点での電
流IPのパルス周波数依存性を測定したグラフである。
曲線11が照度LOO(LX)(7)場合、曲線12が
10(lx)の場合を各々表現している。
このグラフからもわかるように、100 (lx)の場
合も10(IX)の場合も、ともに繰返しパルスの周波
数が高くなるに従って電流Ipは減少する傾向にあり、
特に10(lx)の場合は減少が著しくなっている。そ
のために、周波数の高い領域では、1oo(lx)の場
合の電流rpはto(lx、)の場合の電流Ipの約4
.3倍になり、定常状態の場合(約5倍)に近くなって
いる。この現象を以下理論的に検討する。
比較的抵抗の高い半導体に電極をつけて強い電界を印加
すると、一般に、電極からキャリヤ(たとえば、電子)
が注入され、半導体内部に空間電荷が形成される。半導
体を流れる電流は、この空間電荷によって決定され、こ
のような電流は空間電荷制限電流(Space Cha
rge Lim1ted Current ;以下5C
LCと記す)と呼ばれる。定常状態において、5CLC
の大きさ工は次式で与えられる。
I=KV20p/4wL3X10 [A/cm2]・・
・・・・・・ (1) ただし、Kは誘電率、■は印加電圧、ルは半導体の移動
度、Lは電極間距離、モしてθは半導体の伝導帯でのキ
ャリヤ濃度Ncと、そのキャリヤが再結合センタとなら
ない浅いトラップ準位におけるキャリヤ濃度Ntとの比
(Nc/Nt)である。
しかし、半導体に電界が印加された直後の状態は定常状
態ではなく、電極から注入されたキャリヤは、はとんど
トラップ準位に落ちていない。第6図(a)にはこの初
期状態が模式的に示されている。
同図において、半導体13の両端、すなわちプラス電極
側14とマイナス電極側15には電圧が印加されたばか
りであり、プラス電極側14にはホール18が多数発生
している。半導体13の中には浅いトラップ準位16が
存在しているが、マ・イナス電極側15から注入された
電子17は、この初期状態ではまだ浅いトラップ準位1
6に落ていない。
このような初期状態では、NcはNtに比べて十分に大
きいためにθの値が大きくなり、したがって5CLCも
大きくなる。
しかし、時間の経過に従って、電子17とホール18と
の結合による消滅および電極からの供給が平衡状態に近
づくとともに、電子17が浅いトラップ準位16に落ち
込んだり(状態19 )、あるいは浅いトラップ準位1
6から再び伝導帯へ励起したりして伝導帯とトラップ準
位16との間で電子濃度が平衡状態となってくる。その
ために、0の値は初期状態の時に比べて小さい一定の値
に近づき、それに伴い5CLCも初期の値よりも小さく
、かつ一定値に近づく。この考え方によって、第4図に
おける各グラフがいずれも初期に大きな電流値を示し、
その後次第に定常値に落着く現象が一応説明されうる。
第4図(a)および第4図(b)の場合、すなわち半導
体に光が照射されている場合は、事情が複雑となるが、
はぼ次式で表現される。
I = q μN c (F) V/L+KV2 θμ
/4πL3 ・・・拳・・・・ (2) ここで、qは電荷、Nc(F)は電界が印加されていな
い状態における入射光強度Fに対応する伝導帯の電子濃
度である。
式(2)における第1項は入射光強度Fに依存して変化
する電流を表わし、第2項は5CLCを表わしている。
すなわち、第4図(a)と(b)の各グラフにおける定
常状態での電流値の差は第1項による電流の差が反映し
ている。
しかし、すでに述べたように電圧印加直後の初期状態で
は、第2項が十分に大きくなるために、第1項の入射光
強度Fの差による電流値の差は反映されにくくなる。言
い換えれば、電圧印加直後は電流の光強度依存性が小さ
くなると考えることができる。このことが結果的に、従
来方式のイメージ・センサ等の誤動作を惹起していたわ
けである。
ところで、第5図に示されるように、繰返しノ々ルス電
圧が印加されている場合、電圧印加後50μsecでの
電流Ipはノくルス周波数に依存して低下し、特にある
程度高い周波数領域では、電流Ipの光強度依存性が高
くなる、という現象がみちれる。この現象は、上記の考
え方から次のように理解することができる。
すなわち、ある程度高い周波数の繰返しノ(ルス電圧が
印加されると、浅いトラップ準位から電子の抜は出す余
裕がないために、電子は浅いトラップ準位に常に存在す
るようになる。そのために、式(2)の第2項のθが初
期状態で十分に大きくならず、その分電流IPが減少す
るとともに、第1項の電流が電流Ipに大きく反映する
わけであ。
る。すなわち、光強度Fの差が電流Ipに十分反映する
ことになる。
なお、以上説明したような電圧印加後の電流過渡応答の
特徴は、浅いトラップ準位が多く存在することが知られ
ている薄膜半導体において顕著であると考えられる。
さて、以上説明した実験結果およびその理論的考察に基
づいて、再び第1図および第2図に示されるマトリクス
回路に話を戻す。
第1図および第2図に示されるマトリクス回路において
、各ブロックには第3図に示されたタイミングで電圧V
iが印加されている。第3図のタイミング−チャートに
おいて、各ブロックが電圧Viの印加によって能動状態
となる各期間の間に、どのブロックも能動状態とならな
い期間を設けることが可能である。そして、この設けら
れた期間に全ブロックに電圧を印加するならば、任意の
1ブロツクにとっては能動状態となる前に特定周期のパ
ルス電圧が印加されたことになる。この電圧Viのタイ
ミング・チャートが第7図に示されている。
第7図は、第1図および第2図に示されるマトリクス回
路のブロック数m=5とした場合の印加電圧Vi(1≦
i≦5)のタイミング・チャートであり、本発明による
マトリクス回路駆動方法の第1実施例である。
第4ブロツクに印加される電圧v4を例にとれば、第4
ブロツクが能動状態となる期間T4の前には繰返しパル
ス電圧が印加されている。これら縁返しパルス電圧は、
第1ブロツクないし第3ブロツクが能動状態となる期間
T1ないしT3以外の期間PlないしP4しこ電圧■1
ないしv5を印加することによって得ることができる。
この事情は、むろん第」ブロックに限らずすべてのブロ
ックにとって共通である。
このような電圧Viを印加することで、単位素子eIJ
の光電流の光強度依存性が高まることは、すでに説明し
た。
しかし実際の動作において、各ブロックの能動状態の期
間の割合Ti/(Ti+Pi)は大きい方か望ましい。
言い換えれば、繰返しパルスのデユーティは小さい方が
望ましい。このデユーティの最大値はPi/(Ti+P
i)であるが、第8図に示されるように、デユーティを
小さくしても電流Ipの光強度依存性はあまり低下しな
いことがわかる。したがって、能動状態の割合をほとん
ど低下させずに特性改善が可能である。ただし第8図に
示されたグラフは、横軸に繰返し電圧パルスのデユーテ
ィをとり、縦軸に100(lx)の時の電流Ip(10
0)と10(IX)(7)時の電流Ip(10)との比
[Ip(100)/Ip(10)]がとられている。
次に、本発明の一実施例である第7図のタイミング命チ
ャートを第1図および第2図に適用する場合の問題点と
その解決法とを説明する。
第7図に示されるタイミングで全ブロック電圧が印加さ
れると、期間Piにおいてはライン11〜14に大きな
電流が流れる。この電流がアンプ5あるいはアンプ6〜
9に入力すると、アンプのダイナミックΦレンジを越え
てしまう可能性があり、アンプの特性に悪影響を与える
。この問題を解決するには、第1図におけるマトリクス
回路では、全ブロックに電圧が印加される期間Piに限
りライン11〜14が全て接地されるよう′にスイッチ
1〜4を動作させればよい。
また、第2図におけるマトリクス回路では、アンプ6〜
9の前段に7ヘイパス回路を設けることで問題は解決さ
れる。
第9図には、第2図におけるアンプ6の前段にショット
キー・ダイオード20を接続して、ライン11の大電流
を逃がすバイパス回路の一例が示されている。むろん、
他のアンプ7.8.’9にも同様のバイパス回路が設け
られる。ショットキー・ダイオード20は、第10図に
示されるように、順方向であっても電圧■が小さいと電
流工がほとんど流れず、ある程度電圧■が高くなると急
速に抵抗が小さくなって大きな電流工が流れる、という
V−I特性を有している。この特性を利用すると、たと
えば、ラインl□ (他のライン12〜14でも同じ)
に大きな電流が流れてアンプ6が飽和状態となってもシ
ョットキー・ダイオード20の抵抗が小さくなるために
アンプ6の入力電圧の上昇を防ぐことができる。また逆
に、あるブロックが能動状態となってライン11の電流
が小さくなると、アンプの入力電圧は十分低いのでショ
ットキー・ダイオード20は高抵抗状態となっており、
ライン11の電流はアンプ6へそのまま入力する。
以上の説明は、第7図に示されたタイミングで電圧Vi
を印加する本発明の第1の実施例であったが、このよう
に全ブロックに常に繰返し電圧パルスを印加することは
必ずしも必要ではない。任意のあるブロックが能動状態
となる前に、適当回数にの電圧パルスが印加されていれ
ば、効果は十分に上がることがわかっている。
第11図は、横軸にパルス数k、縦軸 に電流Ipをと
り、パルス数にと電流Ipとの関係を示すグラフである
。曲線21は100(IX)の場合、曲線 22は10
(IX)の場合を各々示している。このグラフに示され
るように、あらかしめ印加する電圧パルスのパルス数k
が10であっても5であっても、100(lx)の場合
の電流Ip(too)と10(IX)の場合の電流IP
(10)との比[Ip (100)/Ip (10)]
は十分大きな値になることがわかる。
以下、第1図および第2図に概略的に示されたマトリク
ス回路の具体例を示し、それら具体例を用いて第7図に
示された本発明によるマトリクス回路駆動方法の第1実
施例をさらに詳細に説明する。
第12図に示された回路図は、第1図に示されたマトリ
クス回路の具体例である。ただし、第12図においては
、薄膜半導体の単位素子eijは32個で1ブロツクを
形成し、そのブロックが64個接続されてマトリクス部
23を構成している。したがって、この場合m=64.
n=32である。
マトリクス部23は次の工程で作製される。先ず、グロ
ー放電装置内に洗浄されたガラス基板(コーニング社製
、7059ガラス)をアノードに設置した後、装置ξ内
を真空度10− Torrにした。
次に、高純度モノシランガス(SiHo)をlO3CC
M (standard cc/min )の流量で、
また、高純度水素ガス(H2)で10ppmに希釈され
たフォスフインガス(PH3)を5SCCMの流量に装
置内に流入させた。この時、装置内の圧力は0、ITo
rrに保たれた。次に、乎行板型電極間に周波数135
6MHzの高周波を印加し、グロー放電を起した。そし
て、ガラス基板上にa−3i層を約7000A堆積させ
た。この時、ガラス基板は200 °Cに保っておいた
。引き続いて、SiH4を2SCCMの流量で、又、高
純度水素ガス(H2) テ1000ppmに希釈された
PH3ガスを10300Mの流量で装置内に流入させ、
同様にグロー放電させることで前記a−3i層上に低抵
抗のn+層を約1oooA堆積させた。
更に、上記n+層上にAIを約200OA真空蒸着法に
より蒸着した後、通常のフォトリソグラフィー技術を用
いて電極および下層の配線となる部分以外のAl蒸着層
が除去された。
次いで、露出したn+層がAIパターンをマスクとして
ドライエツチング法によって取り除かれ中位素子eiJ
が完成する。
つづいて、単位素子C・Jをマトリクス状に配線する。
まず、ポリイミド樹脂(商品名PIQ−ポリイミドイソ
インドロキナゾリンジオン)を塗布しベーキングした後
、フォトリソグラフィ一工程によって上層配線との導通
をとるだめのコンタクトホールを開けた。そして真空蒸
着法によってアルミニウムAtを約5000Ag着し、
再びフォトリソグラフィ一工程によって上層配線を形成
した。
以上の工程によって形成されたマトリクス部23は、印
加電圧Viを供給する共通電極側駆動部24(以下、共
通部24と記す)と、単位素子ei、Hの光電流を入力
し時系列信号として出力する個別電極側駆動部25(以
下、個別部25と記す)とに各々接続されている。
共通部24は次のように構成される。シフトレジスタ2
6(ここでは64ビツト)の並列出力端子は、インバー
タINi (1≦i≦64、以下同じ)の入力端子およ
びI・ランジスタTR11のゲート端子にそれぞれ接続
され、インバータINiの出力端子はトランジスタTR
1(、のゲート端子に接続されている。また、DC電源
27のプラス端子はトランジスタTR11のソース端子
(またはドレイン端子)に接続され、マイナス端子は接
地され、−かつトランジスタTR1Oのドレイン端子(
またはソース端子)に接続されている。トランジスタT
 Ri 1のドレイン端子(またはソース端子)とトラ
ンジスタTRioのソース端子(またはドレイン端子)
はともに、マトリクス部23の単位素子eijの共通端
子に接続されて印加電圧Viを供給する。
次に、個別部25の構成を示す。トランジスタT RA
 J O(1≦j≦32.以下同じ)のソース端子(ま
たはドレイン端子)は、マトリクス部23のラインlj
に各々接続されるとともに、トランジスタT RA j
 rソース端子(またはドレイン端子)に接続されてい
る。シフトレジスタ28(ここでは32ビット)の並列
出力端子は、インバータINjの入力端子に接続される
とともに、トランジスタTRAjlのゲート端子に接続
されている。トランジスタTRAj、のドレイン端子(
またはソース端子)はアンプ29の入力端子に接続され
、トランジスタTRAjOのドレイン端子(またはソー
ス端子)は接地されているやこのマトリクス回路を本発
明による駆動方法で動作させる場合を次に説明する。
まず、第7図に示されたタイミングで電圧Vi奢印加す
るために、第13図に示されるノ々ルス信号S1を共通
部24のシフトレジスタ26に入力し、50KHzのシ
フトパルスによって順次シフトさせる。
木実施例では、パルス信号S1の周期Taは5 、 l
 2 In S e C、繰返しノくルスのノぐルス幅
ΔPは20g5ec、そして繰返しパルスの間隔あるい
は任意のブロックを能動状態にするための電圧か印加さ
れる期間6丁は607isecである。
第12図における第1ブロツク(サフィックス1−1)
を例にとると、シフトレジスタ26のR1の内容がハイ
レベルであれば、トランジスタTR,□がONになり、
DC電源27の電圧Vが印加電圧v1 として第1ブロ
ツクへ供給される。
R4の内容がローレベルになると、トランジスタTR1
,はOFFとなり、逆にインへ−タ1N1によってハイ
レベルがトランジスタTR,。のゲート端子に印加され
る。そのためにトランジスタTRユ。がONとなり、第
1ブロツクの共通端子は接地されて電圧V、=Oとなる
。従って、第13図に示されるパルス信号s1がシフト
レジスタ26のR1を通過することで印加電圧v1を同
タイミングで変化させることができる。この事情は、時
間的−な遅れを別にして、他のブロックの印加電圧■2
〜V、4についても同じであるから、パルス信号S1に
よって第7図に示されるようなタイミングで印加電圧V
iを得ることができる。
一方、個別部25は、印加電圧Viが印加されて印加電
圧Viが零になるまでの間に、単位素子eL1〜e4g
の光電流を順次アンプ29へ送出するという動作を行な
う。
そのために、シフトレジスタ28には第14図(b)に
示されるパルス信号S2が入力し、IMHzのシフトパ
ルスによってシフトする。ただし、第14図(a)は第
13図におけるパルス信号S1である。
本実施例では、パルス信号S1のパルスが立上がった時
点からパルス信号S2のパルスが立上がるまでの期間Δ
P+ΔTAは207tsec+28g5 e c=48
gsec 、パルス信号S2のパルス幅Δreは1ps
ecである。したがって、パルス信号S2がシフトレジ
スタ28のSR,から5R32までシフトする期間ΔT
Bは32g5ecである。
一一例として、第14図(a)に示されたパルス信号S
1の期間ΔTで電圧Viが印加され単位素子e IJ 
”” e ij2が能動状態になる場合を考える。期間
ΔTの始まりからΔTA=287zsec経過した時点
で、シフトレジスタ28のSR1にパルス信号S2が入
力しハイレベルとなる。そのためにトランジスタTRA
IIがONとなり、単位素子eJ1を流れる光電流がア
ンプ29へ入力する。以下I M Hzのシフトパルス
によってSR2〜5R32へとハイレベルがシフトし、
それに従って単位素子eiz〜ejihの光電流が順次
アンプ29へ入力して時系列信号Soが得られる。その
際、電圧Viが繰返しパルスである期間ΔPは、シフト
レジスタ28の内容が全てローレベルとなっているため
に、インへ−夕INVjを介してトランジスタTRA 
joのゲート端子にハイレベルが印加され、トランジス
タTRAjoがONとなってラインljは接地される。
第15図(a)は、第12図におけるマトリクス回路に
第3図に示される従来の電圧パルスを印加した場合のア
ンプ29の出力波形図であり、第15図(b)は、本発
明の実施例を用いた場合のアンプ29の出力波形図であ
る。曲線30は100(lx)の場合、曲線31は10
(IX)の場合を各々示している。
第15図(a)では、均一な照度であるにもかかわらず
、1ブロツク内の単位素子の初めと終りでは出力信号の
大きさが異なっており、なおかつ100(LX)の場合
の10(lx)の場合に対する出力信号の比は小さくな
っている。それに対して、第15図(b)では著しい改
善が認められる。
第16図は、第2図におけるマトリクス回路の具体的回
路図である。同図中、マトリクス部23と共通部24は
、第12図と同じ回路であり、またシフトレジスタ26
に入力するパルス信号S1も同じであるから、説明は省
略し、個別部25の説明だけを行なう。
ショットキー・ダイオードDj(1≦j≦32以下同じ
)の一方の端子は、ラインljが高電位となった時に順
方向となるように各々ライン1jに接続され、他方の端
子は接地されている。ラインljは、さらにアンプAM
P jの入力端子にそれぞれ接続され、アンプAMPj
の出力端子はサンプルホールド回路32を介してシフト
レジスタ33の並列入力端子に各々接続されている。
第17図(a)はシフトレジスタ26へ入力するパルス
信号S1を示している。そこで、第17図(a)におけ
るパルス信号S1のパルスの間隔ΔTに単位素子ail
””elj2を能動状態にするための電圧Viが印加さ
れたとする。この時、単位素子eil〜ejjlを流れ
る光電流は、アンプAMP1〜AMP32によって増幅
され、サンプルホールド回路32に入力する。しかし、
サンプルホールド回路32は、第17図(b)における
ホールド信号S3を入力しない限りアンプAMP jか
らの信号を保持しない。
第17図(b)に示されるように、ホールド信号S3は
期間ΔTの最後の時点でサンプルホールド回路32に入
力し、その持点でのアンプAMPI〜AMP3□の出力
がサンプルホールド回路32に保持され、シフトレジス
タ33に格納される。続いて、シフトレジスタ33には
817図(C)に示されるような1MHzのシフトパル
スが期間ΔTC=32psecだけ印加され、格納され
た内容を直列出力端子から時系列信号S0として出力す
る。
第18図(a)は第3図にしめされるタイミングの電圧
Viを印加した場合の時系列信号Soの波形図であり、
第18図(b)は第7図にしめされる本発明による駆動
方法を用いた場合に得られる時系列信号SOの波形図で
ある。曲線34は100(LX)の場合、曲線35は1
0(lx)の場合を示している。
第16図に示されたマトリクス回路の場合は、サンプル
ホールド回路によって単位素子eIJが能動状態となる
期間ΔTの末期に信号が抽出されるために、各単位素子
が安定状態にあり出力値に前後差が見られない。しかし
、第18図(a)におけるように、會然として100(
LX)の場合の10’(lx)の場合に対する出力信号
比は小さいままである。それに対して、本発明による駆
動方法を用いた場合は、第18図(b)に示されるよう
に著しく改善されている。
なお、これまでは全て長尺イメージ・センサを一例とし
て説明してきたが、これに限定されるものではなく他の
薄膜半導体デバイスの駆動にも本発明による駆動方法は
適用されうる。゛たとえば、LCD (液晶表示装置)
、ECD(electrochromic displ
ay)等に利用されるTPT(薄膜トランジスタ)2次
元デバイスなどにも適用できる。
[発明の効果] 以上詳細に説明したように、本発明によるマトリクス回
路駆動方法は簡単な構成で薄膜半導体の単位素子の活動
効率を向上させるために、誤動作が発生しにくく、かつ
低コストのマトリクス回路が実現できるという大きな効
果を有する。
【図面の簡単な説明】
第1図はマトリクス回路の第1の例を示す概略的回路図
、第2図はマトリクス回路の第2の例を示す概略的回路
図、第3図は印加電圧■1〜Vmの印加タイミングを示
すタイミング・チャート、$4図の各図は薄膜半導体の
光電流の時間特性を示し、第4図(a)はl’oO(I
X)の場合の特性曲線図、第4図(b)は10(lx)
の場合の特性曲線図、第4図(C)はダーク状態での特
性曲線図、第5図は薄膜半導体の光電流の周波数特性曲
線図、第6図(a)は半導体に電圧を印加したときの初
期状態を示す模式図、第6図(b)は定常状態を示す模
式図、第7図は本発明の一実施例を示す印加電圧Viの
タイミング・チャート、第8図は繰返しパルスのデユー
ティを変化させた時の光強度依存率の変化を示す特性曲
線図、第9図は、第2図におけるマトリクス回路にダイ
オードを追加した場合の部分的配線図、第10図は第9
図におけるダイオードの電圧−電流特性曲線図、第11
図は薄膜半導体におけるパルス数と光電流の関係を示す
特性曲線図、第12図は第1図におけるマトリクス回路
の具体的構成を示す伺路図、第13図は第12図におけ
るパルス信号Slの波形図、第14図(1)はパルス信
号S1の波形図、第14図(b)はパルス信号S1のタ
イミングにおけるパルス信号S2の波形図、第15図4
1)は第12図におけるマトリクス回路で従来の駆動方
法によって得られる出力信号波形図、第15図(b)は
本発明の駆動方法によって得られる出力信号波形図、第
16図は第2図における2トリクス回路にグイオードを
追加した具体的回路図、第17図(a)、(b)、(C
)はそれぞれパルス信号S、、S3 、S4の波形図、
そして第18図(a)は第16図におけるマトリクス回
路で従来の駆動方法によって得られる出力信号波形図、
第18図(b)は本発明の駆動方法によって得られる出
力信号波形図である。 e (1≦i≦m、1≦j≦n) ・・命薄膜半導体の単位素子、 23・・・マトリクス部、24・・・共通電極側駆動部
、25・・・個別電極側駆動部qa 3 図 g4図 115図 1g6 図 (0) (b) 117図 iIS図 デ亙−ティ(%) 第 9 図 第10図 ta 11図 AI!(ハ0ルスf9.)

Claims (1)

    【特許請求の範囲】
  1. (1) 電圧を印加することで能動状態となる薄膜半導
    体の単位素子が複数接続され各眼位素子に同11)に電
    圧が印加されるように構成されたプロ。 りを複数有し、該複数ブロックに順次電圧を印加するこ
    とで前記複数の単位素子をブロック毎に+nr4次能動
    状態にするマトリクス回路の駆動方法において、 前記複数ブロックの中の任意の1ブロツクを能動状態に
    するための電圧を印加する時点以前の期間で、かつ前記
    1ノロツク以外のブロックを能動状態にするだめの電圧
    が印加されていない期間に、前記1ブロックに゛電圧を
    印加することを特徴とするマトリクス回路駆動方法。
JP58218711A 1983-11-22 1983-11-22 マトリクス回路駆動方法 Granted JPS60112361A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP58218711A JPS60112361A (ja) 1983-11-22 1983-11-22 マトリクス回路駆動方法
DE19843442605 DE3442605A1 (de) 1983-11-22 1984-11-22 Verfahren zum ansteuern einer matrixschaltung
GB08429542A GB2151874B (en) 1983-11-22 1984-11-22 Driving a matrix of thin-film light-sensitive or display elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58218711A JPS60112361A (ja) 1983-11-22 1983-11-22 マトリクス回路駆動方法

Publications (2)

Publication Number Publication Date
JPS60112361A true JPS60112361A (ja) 1985-06-18
JPH0137062B2 JPH0137062B2 (ja) 1989-08-03

Family

ID=16724229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58218711A Granted JPS60112361A (ja) 1983-11-22 1983-11-22 マトリクス回路駆動方法

Country Status (3)

Country Link
JP (1) JPS60112361A (ja)
DE (1) DE3442605A1 (ja)
GB (1) GB2151874B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6139673A (ja) * 1984-07-31 1986-02-25 Canon Inc マトリクス回路
DE10008093B4 (de) * 2000-02-22 2007-07-05 Ifm Electronic Gmbh Kapazitives Füllstandsmessgerät
JP4315408B2 (ja) 2001-03-09 2009-08-19 キヤノン株式会社 マルチチップ型イメージセンサ装置およびマルチチップ型イメージセンサの信号読み出し方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57136689A (en) * 1981-02-17 1982-08-23 Sharp Kk Method of driving indicator
JPS58172057A (ja) * 1982-04-02 1983-10-08 Hitachi Ltd 光学読取装置

Also Published As

Publication number Publication date
DE3442605A1 (de) 1985-05-30
GB2151874B (en) 1987-05-28
DE3442605C2 (ja) 1989-07-06
GB8429542D0 (en) 1985-01-03
JPH0137062B2 (ja) 1989-08-03
GB2151874A (en) 1985-07-24

Similar Documents

Publication Publication Date Title
JP3215409B2 (ja) 光弁装置
EP0642179A4 (en) SEMICONDUCTOR IMAGING DEVICE AND CORRESPONDING PRODUCTION METHOD.
JP2001056667A (ja) 画像表示装置
WO1998023995A1 (fr) Unite d'affichage a cristaux liquides a matrice active
JPH1096958A (ja) アクティブマトリクス型液晶表示装置
JPH0522434B2 (ja)
GB2129183A (en) Matrix display device
US10692461B2 (en) Display device, manufacturing method thereof, and counter substrate
JPH05142573A (ja) 液晶表示装置
US6046446A (en) Photoelectric conversion apparatus having semiconductor structure and refresh feature, and method for driving same
JPS60112361A (ja) マトリクス回路駆動方法
JP3121005B2 (ja) 薄膜半導体装置とその製造方法及び製造装置並びに画像処理装置
US5043719A (en) Matrix circuit
JPH0126077B2 (ja)
JPS589429B2 (ja) マトリックス型液晶表示装置
JP2755683B2 (ja) アクテブマトリクス型液晶表示装置
JPS61217087A (ja) 液晶表示装置用非線形抵抗素子
JPS62152172A (ja) 非晶質シリコン薄膜トランジスタ
JPH10240164A (ja) 駆動回路一体型表示装置
JPH03175428A (ja) 液晶ライトバルブ
JPH023231A (ja) 薄膜トランジスタ及びその製造方法
JP2852899B2 (ja) 薄膜トランジスタの製造方法
JP2568990B2 (ja) 液晶表示装置及びその製造方法
JP2001033823A (ja) 光弁装置
JPH04359569A (ja) 薄膜半導体装置