JPS589429B2 - マトリックス型液晶表示装置 - Google Patents
マトリックス型液晶表示装置Info
- Publication number
- JPS589429B2 JPS589429B2 JP52105552A JP10555277A JPS589429B2 JP S589429 B2 JPS589429 B2 JP S589429B2 JP 52105552 A JP52105552 A JP 52105552A JP 10555277 A JP10555277 A JP 10555277A JP S589429 B2 JPS589429 B2 JP S589429B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- matrix type
- type liquid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
本発明は一般的には液晶ディスプレイ、特に薄膜トラン
ジスタ（ＴＰＴ）を用いたマトリックス型液晶表示装置
の特性向上に関するものである。
ジスタ（ＴＰＴ）を用いたマトリックス型液晶表示装置
の特性向上に関するものである。
この種装置として特開昭５０−１７５９９（日本分類１
０１Ｅ５ ，１０１Ｅ９ ，１０４ＧＯ，９ ７（７）
Ｂ ４ ）がある。
０１Ｅ５ ，１０１Ｅ９ ，１０４ＧＯ，９ ７（７）
Ｂ ４ ）がある。
これは第１図に示すように、行ドライバＲ１〜Ｒｎヘゲ
ート電極を、列ドライバＣ１〜Ｃｎヘソース電極を接続
したＦＥＴトランジスタ２０を備え、ドレイン電極とア
ース間に液晶２７を挿入するとともに、ドレイン電極と
ゲート電極間にコンデンサ２６を挿入して構成される。
ート電極を、列ドライバＣ１〜Ｃｎヘソース電極を接続
したＦＥＴトランジスタ２０を備え、ドレイン電極とア
ース間に液晶２７を挿入するとともに、ドレイン電極と
ゲート電極間にコンデンサ２６を挿入して構成される。
液晶間の電気信号の印加とそこでの光学特性の変化の間
には遅延があるので、コンデンサ２６は液晶間に信号電
圧が存する時間をその緩和時間以上に延長させて液晶が
応答できるようにするものであり、トランジスタ２０は
しきい値を与える。
には遅延があるので、コンデンサ２６は液晶間に信号電
圧が存する時間をその緩和時間以上に延長させて液晶が
応答できるようにするものであり、トランジスタ２０は
しきい値を与える。
第１図の構成において、コンデンサ２６はトランジスタ
２０のドレインおよびゲート間に挿入され、コンデンサ
及び分離したアース面間の結合を不要にしている。
２０のドレインおよびゲート間に挿入され、コンデンサ
及び分離したアース面間の結合を不要にしている。
行発生器Ｒ１が正パルス、列発生器Ｃ１が負アナログパ
ルスを発生すると、コンデンサＣ１１に印加された電圧
は列発生器Ｃ１からのアナログ電圧３０を波形２９によ
って決定される量だけ越える。
ルスを発生すると、コンデンサＣ１１に印加された電圧
は列発生器Ｃ１からのアナログ電圧３０を波形２９によ
って決定される量だけ越える。
しかしながら波形２９がアース電位に帰還すると（これ
によりトランジスタＴ１１はオ フになる。
によりトランジスタＴ１１はオ フになる。
）コンデンサＣ１１間の電圧は列発生器Ｃ１により供給
されるのと等しくなり、コンデンサＣ１１は液晶セルＬ
Ｃ１１と並列になる。
されるのと等しくなり、コンデンサＣ１１は液晶セルＬ
Ｃ１１と並列になる。
従ってコンデンサ２６はトランジスタのゲート及びドレ
イン間にあるとしても、フレームの大部分の間、液晶と
並列であり、これにより液晶の応答時間を増加させる。
イン間にあるとしても、フレームの大部分の間、液晶と
並列であり、これにより液晶の応答時間を増加させる。
この構成のトランジスタアレイー基板アツセンブリを第
２図、第３図に示す。
２図、第３図に示す。
全面透明導電膜４１を有する一方の基板４０と、複数の
Ｃｒ、あるいはＡＩよりなるゲート線４４の上にＳｉＯ
、Ａ■２０３よりなる絶縁層４６、ＣｄＳｅ若しくはＣ
ｄＳよりなる半導体層４８を具備した他方のガラス基板
４２を用意し、上記半導体層４８の上にゲート線４４に
直角方向に配置したＡｇよりなるソース線５０を形成し
、その間の各交点に要素セルを形成する。
Ｃｒ、あるいはＡＩよりなるゲート線４４の上にＳｉＯ
、Ａ■２０３よりなる絶縁層４６、ＣｄＳｅ若しくはＣ
ｄＳよりなる半導体層４８を具備した他方のガラス基板
４２を用意し、上記半導体層４８の上にゲート線４４に
直角方向に配置したＡｇよりなるソース線５０を形成し
、その間の各交点に要素セルを形成する。
要素セルのＡｇよりなるドレインパット５２は特定ソー
ス線５０上に直接設けられる。
ス線５０上に直接設けられる。
ドレインバットはドレイン電極としてだけでなく、コン
デンサの一つの極板となっている。
デンサの一つの極板となっている。
そして基板４０と４２間に液晶５２が充填される。
この他薄膜トランジスタとして第４図に示すものが公知
である。
である。
第４図において、ａ，ｂはスタガード型、Ｃｏｄはコプ
ラナー型といわれるものである。
ラナー型といわれるものである。
第４図中、１は絶縁基板、２はゲート電極３は絶縁層、
４は半導体層、５，６はソース電極とドレイン電極であ
る。
４は半導体層、５，６はソース電極とドレイン電極であ
る。
ここで半導体層の代表的な材料として硫化カドミウム（
ＣｄＳ）、セレン化カドミウム（ＣｄＳｅ）などが用い
られてきた。
ＣｄＳ）、セレン化カドミウム（ＣｄＳｅ）などが用い
られてきた。
ソノような薄膜トランジスタのソース電極５ トトレイ
ン電極６の導電材料としては金（Ａｕ）、アルミニウム
（Ａｌ）、インジウム（ Ｉ ｎ ）、銅（Ｃｕ ）、
絶縁層３の材料としてＳｉＯ、ＳＩ０２、Ａｌ２０３、
Ｃ ａ Ｆ ２、ゲート電極２の材料としては金（Ａｕ
）、アルミニウム（Ａｌ）などが用いられてきた。
ン電極６の導電材料としては金（Ａｕ）、アルミニウム
（Ａｌ）、インジウム（ Ｉ ｎ ）、銅（Ｃｕ ）、
絶縁層３の材料としてＳｉＯ、ＳＩ０２、Ａｌ２０３、
Ｃ ａ Ｆ ２、ゲート電極２の材料としては金（Ａｕ
）、アルミニウム（Ａｌ）などが用いられてきた。
前記薄膜トランジスタの代表的な特性例を第５図に示す
。
。
第５図はゲート電圧をパラメータとする動作特性のグラ
フである。
フである。
この従来装置は更に発展させられ、薄膜トランジスタを
用いて構成したマトリックス型液晶表示装置が１９７２
年にウェスチングハウス社（ Ｗｅｓ Ｌ ｉｎｇｈｏ
ｕｓｅ社）から発表されている。
用いて構成したマトリックス型液晶表示装置が１９７２
年にウェスチングハウス社（ Ｗｅｓ Ｌ ｉｎｇｈｏ
ｕｓｅ社）から発表されている。
その内容の詳細については ＩＥＥＥ Ｔｒａｎｓ．ｏ
ｎ Ｅｌｅｃｔｒｏｎ ＤｅｖｉｃｅｓＥＤ−２０ｐ９
９５、１９７３、Ｔ ． Ｐ ， Ｂｒｏｄｙ ｅｔａ
ｌ“Ａ ６”Ｘ ６” ２ ０ Ｌｉｎｅｓ−Ｐｅｒ
Ｉｎｃｈ ＬｉｇｕｉｄＣｒｙｓｔａｌ Ｄｉｓｐｌ
ａｙ Ｐａｎｅｌ“に述べられているが、その動作原理
の説明として、第６図にマトリックス型液晶表示装置の
１エレメントを薄膜トランジスタ７及び浮遊容量１０を
用いて駆動する回路を、第７図に示す。
ｎ Ｅｌｅｃｔｒｏｎ ＤｅｖｉｃｅｓＥＤ−２０ｐ９
９５、１９７３、Ｔ ． Ｐ ， Ｂｒｏｄｙ ｅｔａ
ｌ“Ａ ６”Ｘ ６” ２ ０ Ｌｉｎｅｓ−Ｐｅｒ
Ｉｎｃｈ ＬｉｇｕｉｄＣｒｙｓｔａｌ Ｄｉｓｐｌ
ａｙ Ｐａｎｅｌ“に述べられているが、その動作原理
の説明として、第６図にマトリックス型液晶表示装置の
１エレメントを薄膜トランジスタ７及び浮遊容量１０を
用いて駆動する回路を、第７図に示す。
図中、８はドレイン電極、９は液晶セル、１１はゲート
共通電極、１２はソース共通電極を示す。
共通電極、１２はソース共通電極を示す。
第７図にその駆動波形を示し、ａはソース電圧、ｂはゲ
ート電圧、Ｃはドレイン電圧である。
ート電圧、Ｃはドレイン電圧である。
これらは１エレメントのみを示したが、これをＸ−Ｙに
配置し、それらを適当に結線することにより、マトリク
ス表示が町能になるという訳である。
配置し、それらを適当に結線することにより、マトリク
ス表示が町能になるという訳である。
■エレメントの平面構造図は第８図に示す。
電極の金属材科としては金（Ａｕ）またはアルミニウム
（Ａ７）、絶縁体材料としてＳ１０２、またはＡｌ２０
３、半導体材科としてはセレン化カドミウム（ＣｄＳｅ
）を挙げている。
（Ａ７）、絶縁体材料としてＳ１０２、またはＡｌ２０
３、半導体材科としてはセレン化カドミウム（ＣｄＳｅ
）を挙げている。
本発明の目的はマトリクス型液晶表示装置の特性向上と
製造下程の簡略化、歩留りの向上にあり、上記目的を達
成するための本発明の特徴とするところは、上記マトリ
クス型液晶表示装置の構造において、前記マトリクス型
液晶表示装置に用いる薄膜トランジスタの半導体層とし
てテルル（Ｔｅ ）を使用することにある。
製造下程の簡略化、歩留りの向上にあり、上記目的を達
成するための本発明の特徴とするところは、上記マトリ
クス型液晶表示装置の構造において、前記マトリクス型
液晶表示装置に用いる薄膜トランジスタの半導体層とし
てテルル（Ｔｅ ）を使用することにある。
そしてテルルを半導体層としてトランジスタが動作する
ことは例えば特公昭４１−８１７２号公報により公知で
ある。
ことは例えば特公昭４１−８１７２号公報により公知で
ある。
本発明はテルルを半導体層としてマトリックス型液晶表
示装置を構成するものであるから、本発明の利点の１つ
としてテルル（Ｔｅ ）は光電特性がないことが挙げら
れる。
示装置を構成するものであるから、本発明の利点の１つ
としてテルル（Ｔｅ ）は光電特性がないことが挙げら
れる。
薄膜トランジスタの半導体層として一般に用いられる硫
化カドミウム（ＣｄＳ）やセレン化カドミウム（ＣｄＳ
ｅ）には顕著な光導電特性がある。
化カドミウム（ＣｄＳ）やセレン化カドミウム（ＣｄＳ
ｅ）には顕著な光導電特性がある。
したがって硫化カドミウムやセレン化カドミウムを用い
る場合、第９図に示すように、照射光がないときはドレ
イン電流のゲー ト電王依存特性は実線１３で示される
が、照射光があると光電流分が加わり、ドレイン電流は
破線１４になる。
る場合、第９図に示すように、照射光がないときはドレ
イン電流のゲー ト電王依存特性は実線１３で示される
が、照射光があると光電流分が加わり、ドレイン電流は
破線１４になる。
したがってオフ抵抗Ｒｏｆｆ１５はＲｏｆｆ １ ６に
、オン抵抗Ｒｏｎｌ７はＲｏｎ１８になり、オン、オフ
抵抗比Ｒｏｆｆ／ＲｏｎもＲｏｆｆ／Ｒ′ｏｎに変化す
る。
、オン抵抗Ｒｏｎｌ７はＲｏｎ１８になり、オン、オフ
抵抗比Ｒｏｆｆ／ＲｏｎもＲｏｆｆ／Ｒ′ｏｎに変化す
る。
一般に照射光量は一定量ではないから、このことは薄膜
トランジスタの動作特性の不安定性の原因となる。
トランジスタの動作特性の不安定性の原因となる。
これを防ぐには照射光を遮断するか、あるいは照射光量
を常に一定量とすれば不安定性は取り除かれる。
を常に一定量とすれば不安定性は取り除かれる。
しかしながら前記マトリックス型液晶表示装置の場合、
薄膜トランジスタの半導体層への照射光量を一定にする
ことは非常に困難である。
薄膜トランジスタの半導体層への照射光量を一定にする
ことは非常に困難である。
また前記半導体層に光が照射されないよう光遮断膜を設
けることは構造上仮に町能であるとしても、製造工程を
非常に複雑化することになる。
けることは構造上仮に町能であるとしても、製造工程を
非常に複雑化することになる。
テルルならば照射光によって導電性が変化する性質がな
いので、前記の光遮断膜は必要がなく、製造工程は簡略
化される。
いので、前記の光遮断膜は必要がなく、製造工程は簡略
化される。
本発明の利点の２つ目はテルルは単一元素を成分として
いることである。
いることである。
したがってその組成と性質をきわめて均一にすることが
できる。
できる。
半導体材科が硫化カドミウムやセレン化カドミウムのよ
うに化合物半導体である薄膜トランジスタでは単一の元
素半導体よりも組成と性質の均一性は劣り、安定性と再
現性を向上させるのはさらに困難である。
うに化合物半導体である薄膜トランジスタでは単一の元
素半導体よりも組成と性質の均一性は劣り、安定性と再
現性を向上させるのはさらに困難である。
本発明の利点の３つ目はテルルは蒸着するとき基板を加
熱する必要がないことである。
熱する必要がないことである。
硫化カドミウムやセレン化カドミウムを薄膜トランジス
タの半導体層として蒸着膜を形成するとき、基板を１５
０°Ｃ〜４５０°Ｃの範囲で加熱するか、あるいは蒸着
膜形成後、乾燥酸素、乾燥窒素またはその両方の混合気
体中で２００°Ｃ〜４００℃で熱処理する必要がある。
タの半導体層として蒸着膜を形成するとき、基板を１５
０°Ｃ〜４５０°Ｃの範囲で加熱するか、あるいは蒸着
膜形成後、乾燥酸素、乾燥窒素またはその両方の混合気
体中で２００°Ｃ〜４００℃で熱処理する必要がある。
テルリウムならばその必要はなく、製造工程は簡略化さ
れる。
れる。
テルル蒸着時の基板加熱が不必要なため、基板にテルル
を蒸着する以前に、すでに形成されている金属膜や絶縁
膜に与える影響もさらに少い。
を蒸着する以前に、すでに形成されている金属膜や絶縁
膜に与える影響もさらに少い。
かくして本発明によるマトリクス型液晶表示装置は薄膜
トランジスタの半導体層にテルルを用いることにより製
造工程を簡略化し、容易に特性の向上を計ることができ
る。
トランジスタの半導体層にテルルを用いることにより製
造工程を簡略化し、容易に特性の向上を計ることができ
る。
第１図は従来のマトリックス型液晶表示装置の１駆動回
路図、第２図は同じく一部断面図、第３図は同じく一部
斜視図、第４図は従来の薄膜トランジスタの構造断面図
、第５図は第４図のトランジスタの動作特性図、第６図
はマトリックス型液晶表示装置、１エレメントの駆動回
路図、第７図は第６図回路の各部波形図、第８図は第６
図回路の平面構成図、第９図は硫化カドミウムやセレン
化カドミウムを用いた薄膜トランジスタの特性図を示す
。 ２０は薄膜トランジスタ、２６はコンデンサ、２７は液
晶セル、４４はゲート電極、４６は絶縁層、４８は半導
体層、５０はソース電極、５２はドレインパッド、４は
半導体層、７は薄膜トランジスタ、８はドレイン電極、
９は液晶セル、１０はコンデンサ、１１はゲート電極、
１２はソース電極。
路図、第２図は同じく一部断面図、第３図は同じく一部
斜視図、第４図は従来の薄膜トランジスタの構造断面図
、第５図は第４図のトランジスタの動作特性図、第６図
はマトリックス型液晶表示装置、１エレメントの駆動回
路図、第７図は第６図回路の各部波形図、第８図は第６
図回路の平面構成図、第９図は硫化カドミウムやセレン
化カドミウムを用いた薄膜トランジスタの特性図を示す
。 ２０は薄膜トランジスタ、２６はコンデンサ、２７は液
晶セル、４４はゲート電極、４６は絶縁層、４８は半導
体層、５０はソース電極、５２はドレインパッド、４は
半導体層、７は薄膜トランジスタ、８はドレイン電極、
９は液晶セル、１０はコンデンサ、１１はゲート電極、
１２はソース電極。
Claims (1)
- １ 複数個のゲート線及び前記ゲート線と直交する複数
個のソース線を備え、その各交点に薄膜トランジスタ（
ＴＰＴ）アレイを形成した基板と全面透明導電体を形成
した対向基板を有し、前記トランジスタアレイと前記透
明導電体間に液晶材科を狭持した構造のマトリクス型液
晶表示装置に於いて、前記薄膜トランジスタ（ＴＰＴ）
の半導体層としてテルル（Ｔｅ ）を用いる事を特徴と
するマトリックス型液晶表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52105552A JPS589429B2 (ja) | 1977-08-30 | 1977-08-30 | マトリックス型液晶表示装置 |
| DE19782837433 DE2837433C2 (de) | 1977-08-30 | 1978-08-28 | Flüssigkristall-Anzeigetafel in Matrixanordnung |
| CH914078A CH641586A5 (en) | 1977-08-30 | 1978-08-30 | Liquid-crystal display panel in a matrix arrangement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52105552A JPS589429B2 (ja) | 1977-08-30 | 1977-08-30 | マトリックス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5437698A JPS5437698A (en) | 1979-03-20 |
| JPS589429B2 true JPS589429B2 (ja) | 1983-02-21 |
Family
ID=14410718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52105552A Expired JPS589429B2 (ja) | 1977-08-30 | 1977-08-30 | マトリックス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS589429B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5845028B2 (ja) * | 1978-03-27 | 1983-10-06 | シャープ株式会社 | マトリックス型液晶表示装置 |
| JPS5713777A (en) | 1980-06-30 | 1982-01-23 | Shunpei Yamazaki | Semiconductor device and manufacture thereof |
| US5859443A (en) * | 1980-06-30 | 1999-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6900463B1 (en) | 1980-06-30 | 2005-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| DE3170327D1 (en) * | 1980-11-06 | 1985-06-05 | Nat Res Dev | Annealing process for a thin-film semiconductor device and obtained devices |
| JPH0638430B2 (ja) * | 1985-04-09 | 1994-05-18 | 伊勢電子工業株式会社 | 薄膜トランジスタの製造方法 |
| JPS6311989A (ja) * | 1987-04-03 | 1988-01-19 | セイコーエプソン株式会社 | 電気光学的表示装置 |
-
1977
- 1977-08-30 JP JP52105552A patent/JPS589429B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5437698A (en) | 1979-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4609930A (en) | Thin film transistor | |
| JPH11505377A (ja) | 半導体装置 | |
| US4759610A (en) | Active matrix display with capacitive light shield | |
| EP0186036B1 (en) | Liquid crystal display device | |
| US5402254A (en) | Liquid crystal display device with TFTS in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon | |
| US4545112A (en) | Method of manufacturing thin film transistors and transistors made thereby | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| US20010019374A1 (en) | Active matrix substrate, method of manufacturing the same, and display and image-capturing devices utilizing the same | |
| JPS60216377A (ja) | 液晶表示器 | |
| JPH0617957B2 (ja) | 液晶表示装置 | |
| GB2081018A (en) | Active Matrix Assembly for Display Device | |
| JPH05251705A (ja) | 薄膜トランジスタ | |
| US4885616A (en) | Thin film display device with thin amorphous channel | |
| JPS61230186A (ja) | 平坦な電気光学デイスプレイスクリーン用の非線形制御素子の組立て法及び同方法による平坦なスクリーン | |
| KR970048830A (ko) | 박막트랜지스터 액정표시소자 및 그의 제조방법 | |
| JPS589429B2 (ja) | マトリックス型液晶表示装置 | |
| JPH04313729A (ja) | 液晶表示装置 | |
| GB2065368A (en) | Thin film transistors | |
| FR2689287A1 (fr) | Ecran d'affichage à masque optique et procédé de réalisation de cet écran. | |
| JPH023550B2 (ja) | ||
| JPS5845028B2 (ja) | マトリックス型液晶表示装置 | |
| JPS6361671B2 (ja) | ||
| JPH0212031B2 (ja) | ||
| JPH0580651B2 (ja) | ||
| JPS6193663A (ja) | アモルフアスシリコントランジスタ |