JPH023550B2 - - Google Patents
Info
- Publication number
- JPH023550B2 JPH023550B2 JP56085030A JP8503081A JPH023550B2 JP H023550 B2 JPH023550 B2 JP H023550B2 JP 56085030 A JP56085030 A JP 56085030A JP 8503081 A JP8503081 A JP 8503081A JP H023550 B2 JPH023550 B2 JP H023550B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- metal band
- source electrode
- electrode
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 29
- 239000004973 liquid crystal related substance Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 10
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 230000009021 linear effect Effects 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 230000002457 bidirectional effect Effects 0.000 claims 2
- 210000002858 crystal cell Anatomy 0.000 claims 1
- 230000005669 field effect Effects 0.000 description 7
- 229920006395 saturated elastomer Polymers 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- AQCDIIAORKRFCD-UHFFFAOYSA-N cadmium selenide Chemical compound [Cd]=[Se] AQCDIIAORKRFCD-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229940056932 lead sulfide Drugs 0.000 description 1
- 229910052981 lead sulfide Inorganic materials 0.000 description 1
- 230000009022 nonlinear effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
本発明は、非直線性の電導特性をもつバイポー
ラ素子に関する。
ラ素子に関する。
本発明はさらに、整流用（commutating）の
素子、とくに、こうした素子を組み込む視覚用装
置の整流用装置に関する。
素子、とくに、こうした素子を組み込む視覚用装
置の整流用装置に関する。
こうした装置は、たとえば、デイスプレイパネ
ルのアドレツシング、あるいは大きなサイズの検
出用パネルの読み出しに係る。こうした種類のパ
ネルは、その作動モードがこの技術分野に熟練す
る人に良く知られるように、２つの平らで平行な
ガラス板によつて作くられ、これらは、アセンブ
ルされて、これらの間に、たとえば、液晶で満た
されるように間隔が定められている。こうした装
置に使用される整流用の素子は一般に、薄い層の
形である電界効果トランジスタによつて形成され
る。
ルのアドレツシング、あるいは大きなサイズの検
出用パネルの読み出しに係る。こうした種類のパ
ネルは、その作動モードがこの技術分野に熟練す
る人に良く知られるように、２つの平らで平行な
ガラス板によつて作くられ、これらは、アセンブ
ルされて、これらの間に、たとえば、液晶で満た
されるように間隔が定められている。こうした装
置に使用される整流用の素子は一般に、薄い層の
形である電界効果トランジスタによつて形成され
る。
ある問題が、こうしたトランジスタとガラス板
との間の接続を実現する場合に、直面される。表
面のひとつに交差される電極のグリツド（格子）
の存在によつてである。
との間の接続を実現する場合に、直面される。表
面のひとつに交差される電極のグリツド（格子）
の存在によつてである。
本発明が目的とされるのは、同じタイプの薄い
層の電界効果トランジスタ部品を、置換すること
によつて、この欠点を解決することである。しか
しながら、これらは、３つの電極のかわりに、２
つの電気的に独立した電極のみを備えるだけであ
る。この特徴によつて、電極とガラス板との間の
接続に関する問題は、実質的に最小化される。
層の電界効果トランジスタ部品を、置換すること
によつて、この欠点を解決することである。しか
しながら、これらは、３つの電極のかわりに、２
つの電気的に独立した電極のみを備えるだけであ
る。この特徴によつて、電極とガラス板との間の
接続に関する問題は、実質的に最小化される。
本発明によるバイポーラ素子は、半導体の基体
によつて構成され、この基体は、２つの絶縁用の
層、上記半導体の基体にいずれかのサイドで接続
されるソース電極とドレイン電極、ならびにダブ
ルゲートの電極の間に配置され、そして、このダ
ブルゲートの電極は、第１の導電部分を備えて、
この部分は、上記絶縁用の層のひとつに与ええら
れると共に、上記ドレインに接続され、そしてさ
らに第２の導電部分を備えて、この部分は、他の
絶縁用の層に与えられると共に、上記ソースに接
続され、こうして構成されたアセンブリイが、絶
縁用の基板上に上記ゲート電極を介在して配設さ
れる。
によつて構成され、この基体は、２つの絶縁用の
層、上記半導体の基体にいずれかのサイドで接続
されるソース電極とドレイン電極、ならびにダブ
ルゲートの電極の間に配置され、そして、このダ
ブルゲートの電極は、第１の導電部分を備えて、
この部分は、上記絶縁用の層のひとつに与ええら
れると共に、上記ドレインに接続され、そしてさ
らに第２の導電部分を備えて、この部分は、他の
絶縁用の層に与えられると共に、上記ソースに接
続され、こうして構成されたアセンブリイが、絶
縁用の基板上に上記ゲート電極を介在して配設さ
れる。
本発明によるバイポーラ素子は、先行技術で知
られる電界効果トランジスタとは異なり、この場
合、それは、２つの電気的に独立した電極−ソー
スならびにドレイン−のみを備え、他方、第３の
電極−ゲート−は、２つの部分に分割されて、そ
れぞれソースならびにドレインに電気的に接続さ
れる。
られる電界効果トランジスタとは異なり、この場
合、それは、２つの電気的に独立した電極−ソー
スならびにドレイン−のみを備え、他方、第３の
電極−ゲート−は、２つの部分に分割されて、そ
れぞれソースならびにドレインに電気的に接続さ
れる。
本発明は、添付の図面を参照して、さらに詳し
い態様で以下に記述されよう。図面は、例図によ
つて与えられるが、しかし限定の意味ではない。
い態様で以下に記述されよう。図面は、例図によ
つて与えられるが、しかし限定の意味ではない。
第１図は、先行技術で知られるタイプの普通の
電界効果トランジスタを、断面図で示す。
電界効果トランジスタを、断面図で示す。
こうしたトランジスタは、半導体の層１を備
え、これは、絶縁用の基板６の上に配されると共
に、２つの電極の間に配設される。すなわち、ソ
ース電極（あるいはソース）２、ならびにドレイ
ン電極（あるいはドレイン）３との間に配置され
る。第３の電極、すなわちゲート電極は、半導体
の層から、誘電性の層４によつて絶縁される。こ
のゲート電極（あるいはゲート）は、（図面を参
照すると）半導体の層の下に、あるいは半導体の
層の上に配置され、そしてあるいは、該ゲート
は、２つの部分に分割されて、それぞれが、５１
に示されるように上記半導体の層のうえに、そし
て５２に示されるように上記層の下に配される。
ゲートのこれらの２つの部分は、それぞれドレイ
ン電極とソース電極に電気的に接続される。この
後者の配列が、第１図に示される。
え、これは、絶縁用の基板６の上に配されると共
に、２つの電極の間に配設される。すなわち、ソ
ース電極（あるいはソース）２、ならびにドレイ
ン電極（あるいはドレイン）３との間に配置され
る。第３の電極、すなわちゲート電極は、半導体
の層から、誘電性の層４によつて絶縁される。こ
のゲート電極（あるいはゲート）は、（図面を参
照すると）半導体の層の下に、あるいは半導体の
層の上に配置され、そしてあるいは、該ゲート
は、２つの部分に分割されて、それぞれが、５１
に示されるように上記半導体の層のうえに、そし
て５２に示されるように上記層の下に配される。
ゲートのこれらの２つの部分は、それぞれドレイ
ン電極とソース電極に電気的に接続される。この
後者の配列が、第１図に示される。
こうしたトランジスタの動作が、以下で簡単に
記述される。
記述される。
−Ｌ、ｌ、ｄをそれぞれ、半導体のチヤネルの
長さ、巾ならびに高さとする。なお、長さｌは、
図面に示されないが、図面の面に直角な方向で測
定される。
長さ、巾ならびに高さとする。なお、長さｌは、
図面に示されないが、図面の面に直角な方向で測
定される。
−G1、G2をそれぞれ、下方のゲート部分なら
びに上方のゲート部分を現わすようにする。
びに上方のゲート部分を現わすようにする。
−VG1、VG2、VDをそれぞれ、ソースに対しG1、
G2ならびにドレインに供給される電圧とする。
G2ならびにドレインに供給される電圧とする。
−Ｖ（ｘ）を、半導体のチヤネルの横座標の軸
線の点ｘに存在する電位とする。
線の点ｘに存在する電位とする。
それから、n0は、半導体の平衡〔equilibrium〕
状態の電荷キヤリアの密度であり、そしてCiは、
絶縁用の層のひとつの面積単位当りのキヤパシテ
イであり、横座標の点ｘの電荷キヤリア密度は、
電子伝導性（electron conductivjty）をもつチ
ヤネルの場合、 ｎ（ｘ）＝n0＋ｎ（ｘ） に等しく、ここで、 ｎ（ｘ）＝−Ci／dq〔2V（ｘ）−（VG1＋VG2）〕 である。
状態の電荷キヤリアの密度であり、そしてCiは、
絶縁用の層のひとつの面積単位当りのキヤパシテ
イであり、横座標の点ｘの電荷キヤリア密度は、
電子伝導性（electron conductivjty）をもつチ
ヤネルの場合、 ｎ（ｘ）＝n0＋ｎ（ｘ） に等しく、ここで、 ｎ（ｘ）＝−Ci／dq〔2V（ｘ）−（VG1＋VG2）〕 である。
スレシヨールド電圧は、
VT＝−qdn0／Ci
によつて定義される。
この結果、
ｎ（ｘ）＝Ci／qd〔（VG1＋VG2−VT−2V（ｘ）〕
となる。
横座標の点ｘの伝導性は、かくして次の様に定
義される。
義される。
σ（ｘ）＝μCi／ｄ〔（VG1＋VG2
−2V（ｘ）〕
ここでμは、電荷キヤリアの移動性
（mobility）をあらわす。結論として、トランジ
スタを通つて流れる電流Ｉは、 Ｉ＝ldσ（ｘ）dV／dx である。これらから、 Ｉ＝lμCi〔（VG1＋VG2−VT）−2V（ｘ）〕 dV（ｘ）／dx となる。
（mobility）をあらわす。結論として、トランジ
スタを通つて流れる電流Ｉは、 Ｉ＝ldσ（ｘ）dV／dx である。これらから、 Ｉ＝lμCi〔（VG1＋VG2−VT）−2V（ｘ）〕 dV（ｘ）／dx となる。
この式をｘ＝ｏとｘ＝Ｌとの間で積分すると、
つぎの結果が得られる。
つぎの結果が得られる。
Ｉ＝ｌ／ＬμCi〔（VG1＋VG2−VT）VD−V2/D〕
この関係は、非飽和（non−saturated）状態
のトランジスタの動作を表現する。
のトランジスタの動作を表現する。
VD＞VG1＋VG2−VT／２
であると、トランジスタは、飽和（saturated）
状態に達する。電流はそれで、 Isat＝ｌ／ＬμCi（VG1＋VG2−VT）2／４ によつて定義される。
状態に達する。電流はそれで、 Isat＝ｌ／ＬμCi（VG1＋VG2−VT）2／４ によつて定義される。
第２図は、本発明によるバイポーラ素子の概略
的な断面図である。
的な断面図である。
本発明は、第１図を参照して前述された薄い層
のダブル（double）ゲートのトランジスタ構造
を、変形することを含む。２つのゲートは、もは
や互いに電気的に接続されていない。がしかしそ
れぞれは、ソースならびにドレインに接続されて
いる。かくして上方のゲート５１の電位は、ソー
ス２のそれと等しい。
のダブル（double）ゲートのトランジスタ構造
を、変形することを含む。２つのゲートは、もは
や互いに電気的に接続されていない。がしかしそ
れぞれは、ソースならびにドレインに接続されて
いる。かくして上方のゲート５１の電位は、ソー
ス２のそれと等しい。
事実、本発明によるバイポーラ素子は、半導体
の基体１によつて構成され、これは、２つの絶縁
用の層４、ソース電極２、ドレイン電極３ならび
にダブルゲートの電極の間にはさまれる。ダブル
ゲートの電極は、ソース２に電気的に接続される
ゲート部分５２を備え、加えてドレイン３に電気
的に接続されるゲート部分５１を備える。
の基体１によつて構成され、これは、２つの絶縁
用の層４、ソース電極２、ドレイン電極３ならび
にダブルゲートの電極の間にはさまれる。ダブル
ゲートの電極は、ソース２に電気的に接続される
ゲート部分５２を備え、加えてドレイン３に電気
的に接続されるゲート部分５１を備える。
半導体の基体１は、つぎの物質によつて構成さ
れる。すなわち、カドミニウムセレン化物
（selenide）CdSe、セレニウムSe、テルリウム
Te、鉛硫化物pbSならびにシリコンSiあるいは水
素添加された非晶質のシリコン〔amorphous
hydrogenated silicon）である。
れる。すなわち、カドミニウムセレン化物
（selenide）CdSe、セレニウムSe、テルリウム
Te、鉛硫化物pbSならびにシリコンSiあるいは水
素添加された非晶質のシリコン〔amorphous
hydrogenated silicon）である。
絶縁用の層４は、50μｍと500μｍとの間からな
る厚さを有する。
る厚さを有する。
ソースならびにドレインの電極２，３は、半導
体の基体すなわち層１と、満足すべきオームの
（ohmic）すなわち抵抗の接触をつくるように適
合される物質からなる。こうした物質は、モリブ
デンMo、クロームCr、金Au、インデウムIn、銅
Cu、銀Ag、カドミウムCdならびにこれらの合金
からなる金属グループから選択される。
体の基体すなわち層１と、満足すべきオームの
（ohmic）すなわち抵抗の接触をつくるように適
合される物質からなる。こうした物質は、モリブ
デンMo、クロームCr、金Au、インデウムIn、銅
Cu、銀Ag、カドミウムCdならびにこれらの合金
からなる金属グループから選択される。
本発明によるバイポーラ素子の動作条件は、つ
ぎの様に定義される。すなわち、VG1＝ｏ、VG2
＝VDである。これらの条件が、普通の状態なら
びに飽和された状態で、電流を定義する表現に導
入されると、たとえば第１図に示される先行技術
の電界効果トランジスタに関連して分析されたよ
うに導入されると、本発明によるバイポーラ素子
に関連して、普通の状態ならびに飽和された状態
で電流を定義する次の表現が得られる。
ぎの様に定義される。すなわち、VG1＝ｏ、VG2
＝VDである。これらの条件が、普通の状態なら
びに飽和された状態で、電流を定義する表現に導
入されると、たとえば第１図に示される先行技術
の電界効果トランジスタに関連して分析されたよ
うに導入されると、本発明によるバイポーラ素子
に関連して、普通の状態ならびに飽和された状態
で電流を定義する次の表現が得られる。
普通の動作条件では、
Ｉ＝ｌ／ＬμCi（−VTVD）
であり、
飽和された状態では、
Ｉ＝ｌ／ＬμCi（VD−VT）2／４
である。
本発明による部品に関して、もつとも利点ある
条件は、VTが正であるときに、有効であること
である。それで非飽和にされた状態は、物理的に
不可能である。というのは、当該状態が、負の抵
抗特性に対応するからである。
条件は、VTが正であるときに、有効であること
である。それで非飽和にされた状態は、物理的に
不可能である。というのは、当該状態が、負の抵
抗特性に対応するからである。
第３図は、本発明によるバイポーラ素子の特性
Ｉ（Ｖ）を説明する。
Ｉ（Ｖ）を説明する。
上記の特性曲線の負の部分は、この正の部分か
ら推論される。本発明による部品の対称構造によ
つてである。
ら推論される。本発明による部品の対称構造によ
つてである。
部品の明瞭な非直線性の特性により、後者は整
流用（commutating）の素子として使用される
ように配合される。とくに、実例として、限定の
意味ではなく、こうした部品は、マトリツクス形
のデイスプレイパネルに使用され得る。
流用（commutating）の素子として使用される
ように配合される。とくに、実例として、限定の
意味ではなく、こうした部品は、マトリツクス形
のデイスプレイパネルに使用され得る。
第４ａならびに第４ｂ図は、こうした応用の実
例を示す。
例を示す。
第４ａ図は、本発明による部品を使用する液晶
のマトリツクス形デイスプレイパネルの略示図で
ある。
のマトリツクス形デイスプレイパネルの略示図で
ある。
第４ｂ図は、本発明による部品を組み込む、こ
うした液晶のマトリツクス形デイスプレイの実施
例を説明する。
うした液晶のマトリツクス形デイスプレイの実施
例を説明する。
第４ａ図に示されるように、こうした液晶のマ
トリツクス形デイスプレイパネルは、ある数のラ
インの電極１１、ある数のカラムの電極１２、な
らびに液晶素子１３を備え、これらの動作用
（actuating）素子１４は、整流用の素子、たとえ
ば本発明によるバイポーラ素子１０と直列に接続
される。
トリツクス形デイスプレイパネルは、ある数のラ
インの電極１１、ある数のカラムの電極１２、な
らびに液晶素子１３を備え、これらの動作用
（actuating）素子１４は、整流用の素子、たとえ
ば本発明によるバイポーラ素子１０と直列に接続
される。
第４ｂ図は、こうしたデイスプレイパネルの実
施例、加えてその動作モードを説明する。
施例、加えてその動作モードを説明する。
この種のパネルは、ある方法で互いに固定され
た２つの平担で平行なプレートを備え、このある
方法とは、これらが、上記パネル間に液晶物質で
充たされる間隔を定めることである。
た２つの平担で平行なプレートを備え、このある
方法とは、これらが、上記パネル間に液晶物質で
充たされる間隔を定めることである。
上記プレートの第１のものは、２０で示される
が、ラインの電極１１、本発明による部品１０、
ならびに１３で全体が示される液晶の動作用の電
極を、支持する。
が、ラインの電極１１、本発明による部品１０、
ならびに１３で全体が示される液晶の動作用の電
極を、支持する。
第２のプレート２１は、カラムの電極１２を支
持する。
持する。
使用される液晶の電子光学効果によつて、この
技術分野に熟練する人に知られる必要な素子が、
加えられる。たとえば、プレートの表面に液晶を
並べるための配列層、光偏向子などであり、こう
した補助の素子は、図面には示されていない。
技術分野に熟練する人に知られる必要な素子が、
加えられる。たとえば、プレートの表面に液晶を
並べるための配列層、光偏向子などであり、こう
した補助の素子は、図面には示されていない。
ラインとカラムとの各交差に、ひとつの非直線
素子を備える、こうしたマトリツクス形のデイス
プレイ装置の動作モードは、良く知られている。
素子を備える、こうしたマトリツクス形のデイス
プレイ装置の動作モードは、良く知られている。
実例によつて、限定を意味しないが、動作のひ
とつの例は、バイナリイ情報のデイスプレイに関
連されて、以下に記述されよう。
とつの例は、バイナリイ情報のデイスプレイに関
連されて、以下に記述されよう。
この実例では、アドレツシングが１ラインづつ
順次に遂行される。
順次に遂行される。
すべてのラインは、連続的にひとつづつ順次
に、電位V1にされ、他方、すべての残りのライ
ンは、ゼロ電位に維持される。同時に、カラム
は、電位（−V1／２）か、あるいは電位（V1／
２）かにされる。
に、電位V1にされ、他方、すべての残りのライ
ンは、ゼロ電位に維持される。同時に、カラム
は、電位（−V1／２）か、あるいは電位（V1／
２）かにされる。
ラインとカラムとの間の電位差は、これらはマ
トリツクスで観察され得るが、つぎの如くであ
る。
トリツクスで観察され得るが、つぎの如くであ
る。
VL＝ｏ VC＝V1/2 VL−VC＝−V1/2
VL＝ｏ VC＝−V1/2 VL−VC＝V1/2
VL＝V1 VC＝V1/2 VL−VC＝V1/2
VL＝V1 VC＝−V1/2 VL−VC＝3V1/2
V1＝VTで、そして本発明による電界効果トラ
ンジスタの特性Ｉ（Ｖ）を示す第３図を参照する
と、明らかなことは、電流が最初の３つのケース
では流れず、これに反して第４のケースで流れる
ことである。述べられた条件が、充分に長い期間
のあいだ継続すると、液晶によつて構成されるコ
ンデンセータ自体は、液晶が励起されるのに選ば
れなければならない十分に高い電圧VT／２の電
圧の負荷となる。
ンジスタの特性Ｉ（Ｖ）を示す第３図を参照する
と、明らかなことは、電流が最初の３つのケース
では流れず、これに反して第４のケースで流れる
ことである。述べられた条件が、充分に長い期間
のあいだ継続すると、液晶によつて構成されるコ
ンデンセータ自体は、液晶が励起されるのに選ば
れなければならない十分に高い電圧VT／２の電
圧の負荷となる。
この装置によつて提供される可能性のひとつ
は、各列のにために、すべての極性を逆にするこ
とからなる。部品の電気特性の対称性に起因する
からである。
は、各列のにために、すべての極性を逆にするこ
とからなる。部品の電気特性の対称性に起因する
からである。
こうした動作条件のもとで、液晶は交流電圧に
よつて励起され、このことは、その寿命を著しく
増大する。
よつて励起され、このことは、その寿命を著しく
増大する。
本発明は、前述された実施例に限定されない。
多くの変形例ならびに変化例は、添付された特許
請求の範囲に定められたような、本発明の精神な
らびに展望の制限内で、この技術分野に熟練する
人によつて、着想され得よう。
多くの変形例ならびに変化例は、添付された特許
請求の範囲に定められたような、本発明の精神な
らびに展望の制限内で、この技術分野に熟練する
人によつて、着想され得よう。
第１図は、先行技術の電界効果トランジスタを
示す概略的な断面図である。第２図は、本発明に
よるバイポーラ素子の概略的な断面図である。第
３図は、本発明によるバイポーラ素子のＩ（Ｖ）
特性を示す。第４ａ図は、液晶をもつマトリツク
ス形のデイスプレイパネルを概略的に示し、本発
明による部品が備えられている。第４ｂ図は、液
晶をもつマトリツクス形のデイスプレイパネルの
実施例を示し、本発明による部品が備えられてい
る。 １……半導体の基体（層）、２……ソース（電
極）、３……ドレイン（電極）、４……絶縁用の
層、５１，５２……ゲート（部分）、６……絶縁
用の基板。
示す概略的な断面図である。第２図は、本発明に
よるバイポーラ素子の概略的な断面図である。第
３図は、本発明によるバイポーラ素子のＩ（Ｖ）
特性を示す。第４ａ図は、液晶をもつマトリツク
ス形のデイスプレイパネルを概略的に示し、本発
明による部品が備えられている。第４ｂ図は、液
晶をもつマトリツクス形のデイスプレイパネルの
実施例を示し、本発明による部品が備えられてい
る。 １……半導体の基体（層）、２……ソース（電
極）、３……ドレイン（電極）、４……絶縁用の
層、５１，５２……ゲート（部分）、６……絶縁
用の基板。
Claims (1)
- 【特許請求の範囲】 １ 第１と第２の絶縁層と、 第１と第２の絶縁層の間に挟まれている１つの
半導体と、 該半導体の片側に接続されているソース電極
と、 該半導体の、ソース電極が接続されている側と
反対の側に接続されているドレイン電極と、 前記第１の絶縁層の前記半導体が接合されてい
る表面と反対側の表面に接合され、かつドレイン
電極に接続されている第１のゲート電極と、 前記第２の絶縁層の前記半導体が接合されてい
る表面と反対側の表面に接合され、かつソース電
極と接合されている第２のゲート電極と、 前記第１と第２のゲート電極に挟まれた状態
の、前記半導体を含む第１と第２の絶縁層を支持
している絶縁用基板からなる非直線導電持性と双
方向ダイオードの特性を有するバイポーラ素子。 ２ 前記第１と第２の絶縁層は側端がそれぞれ同
一の平面上にあり、 前記ソース電極は、第２の絶縁層の一方の側面
に接して設けられた側部金属帯と、一方の端が該
側部金属帯に接続され、第１と第２の絶縁層の間
に延びて他方の端が前記半導体の端部に接合され
た接合部金属帯と、前記側部金属帯のある側の前
記絶縁用基板上にあり側部金属帯の端部に接続さ
れ、さらに絶縁用基板と第２の絶縁層の間に延び
前記第２のゲートと一体になつている底部金属帯
とからなり、 前記ドレイン電極は、第１と第２の絶縁層のソ
ース電極と反対側の側面上に接して設けられた側
部金属帯と、一方の端が該側部金属帯に接続さ
れ、第１と第２の絶縁層の間を少なくとも他方の
端が垂直面上で前記ソース電極の底部金属帯の端
部と一致するまで延びて前記半導体の一方の端部
と接合する接合部金属帯と、一方の端が側部金属
帯に接続され、第１の絶縁層上を少なくとも垂直
面でソース電極の接合部金属帯の半導体との接合
部の端部と一致するまで延びて第１のゲートと一
体になつている頭部金属帯と、ソース電極と反対
側の前記絶縁用基板上にあり一方の端が側部金属
帯に接続されている底部金属帯からなる特許請求
の範囲第１項に記載のバイポーラ素子。 ３ 前記絶縁層の高さが50μｍから500μｍまでの
間である特許請求の範囲第１項に記載のバイポー
ラ素子。 ４ 前記ソース電極がモリブデン製である特許請
求の範囲第１項に記載のバイポーラ素子。 ５ 前記ソース電極がクローム製である特許請求
の範囲第１項に記載のバイポーラ素子。 ６ 前記ドレイン電極がモリブデン製である特許
請求の範囲第１項に記載のバイポーラ素子。 ７ 前記ドレイン電極がクローム製である特許請
求の範囲第１項に記載のバイポーラ素子。 ８ ２つの平らで平行なプレートと、 前記２つのプレートに挟まれた液晶層と、前記
プレートの１つに固着された１群のライン電極
と、 前記プレートの他の１つに、前記ライン電極群
に直角に配列されて固着された１群のコラム電極
と、 第１と第２の絶縁層と、第１と第２の絶縁層の
間に挟まれている１つの半導体と、該半導体の片
側に接続されているソース電極と、該半導体のソ
ース電極が接続されている側と反対の側に接続さ
れているドレイン電極と、前記第１の絶縁層の前
記半導体が接合されている表面と反対側の表面に
接合され、かつドレイン電極と接合されている第
１のゲート電極と、前記第２の絶縁層の前記半導
体が接合されている表面と反対側の表面に接合さ
れ、かつソース電極と接合されている第２のゲー
ト電極と、前記第１と第２のゲート電極に挟まれ
た状態の前記半導体を含む第１と第２の絶縁層を
支持している絶縁用基板からなり、非直線導電特
性と双方向ダイオードの特性を有するバイポーラ
素子の整流子を通して、動作中差動電圧を接続
し、液晶セルを形成している前記ライン電極郡と
コラム電極群の対応する電極の交叉点郡とからな
るマトリツクス形液晶デイスプレイパネル。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8012596A FR2484141A1 (fr) | 1980-06-06 | 1980-06-06 | Element bipolaire a conduction non lineaire, et dispositif a commutation, de visualisation notamment, incorporant un tel element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5723276A JPS5723276A (en) | 1982-02-06 |
| JPH023550B2 true JPH023550B2 (ja) | 1990-01-24 |
Family
ID=9242779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8503081A Granted JPS5723276A (en) | 1980-06-06 | 1981-06-04 | Bipolar element and matrix type liquid crystal display panel |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4486767A (ja) |
| EP (1) | EP0041890B1 (ja) |
| JP (1) | JPS5723276A (ja) |
| DE (1) | DE3173052D1 (ja) |
| FR (1) | FR2484141A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2561423B1 (fr) * | 1984-03-16 | 1987-10-16 | Thomson Csf | Dispositif de visualisation a commande electrique |
| US4662719A (en) * | 1984-09-10 | 1987-05-05 | International Business Machines Corporation | Liquid crystal display and method for production |
| JPH0782168B2 (ja) * | 1985-07-03 | 1995-09-06 | 株式会社日立製作所 | 光スイツチ素子の駆動方法 |
| FR2604048B1 (fr) * | 1986-09-12 | 1989-06-09 | Thomson Cgr | Installation de radiologie a camera de television a element de prise de vues de faible remanence |
| JPH0215652A (ja) * | 1988-07-01 | 1990-01-19 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US5220316A (en) * | 1989-07-03 | 1993-06-15 | Benjamin Kazan | Nonlinear resistor control circuit and use in liquid crystal displays |
| JPH04233594A (ja) * | 1990-12-28 | 1992-08-21 | Seikosha Co Ltd | 音響信号合成回路 |
| JPH0643497A (ja) * | 1992-07-24 | 1994-02-18 | Sharp Corp | 液晶表示装置 |
| SE9904785D0 (sv) * | 1999-12-27 | 1999-12-27 | Abb Research Ltd | "A semiconductor device" |
| CN100527330C (zh) * | 2005-10-18 | 2009-08-12 | 中原工学院 | 带有三栅极发射体阴极控制电路的平板显示器及其制作工艺 |
| US7687870B2 (en) * | 2006-12-29 | 2010-03-30 | Panasonic Corporation | Laterally configured electrooptical devices |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3304469A (en) * | 1964-03-03 | 1967-02-14 | Rca Corp | Field effect solid state device having a partially insulated electrode |
| JPS5327937B2 (ja) * | 1971-10-23 | 1978-08-11 | ||
| US4065781A (en) * | 1974-06-21 | 1977-12-27 | Westinghouse Electric Corporation | Insulated-gate thin film transistor with low leakage current |
| US4204217A (en) * | 1976-10-18 | 1980-05-20 | Rca Corporation | Transistor using liquid crystal |
| US4112333A (en) * | 1977-03-23 | 1978-09-05 | Westinghouse Electric Corp. | Display panel with integral memory capability for each display element and addressing system |
| JPS54101285A (en) * | 1978-01-26 | 1979-08-09 | Nec Corp | Dual gate field effect transistor |
-
1980
- 1980-06-06 FR FR8012596A patent/FR2484141A1/fr active Granted
-
1981
- 1981-06-02 DE DE8181400879T patent/DE3173052D1/de not_active Expired
- 1981-06-02 EP EP81400879A patent/EP0041890B1/fr not_active Expired
- 1981-06-03 US US06/269,767 patent/US4486767A/en not_active Expired - Fee Related
- 1981-06-04 JP JP8503081A patent/JPS5723276A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| FR2484141A1 (fr) | 1981-12-11 |
| EP0041890B1 (fr) | 1985-11-27 |
| JPS5723276A (en) | 1982-02-06 |
| FR2484141B1 (ja) | 1984-05-25 |
| EP0041890A1 (fr) | 1981-12-16 |
| US4486767A (en) | 1984-12-04 |
| DE3173052D1 (en) | 1986-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3824003A (en) | Liquid crystal display panel | |
| US4470060A (en) | Liquid crystal display with vertical non-single crystal semiconductor field effect transistors | |
| US4723838A (en) | Liquid crystal display device | |
| US6781643B1 (en) | Active matrix liquid crystal display device | |
| USRE43079E1 (en) | Thin film transistors for liquid crystal displays | |
| US4251136A (en) | LCDs (Liquid crystal displays) controlled by thin film diode switches | |
| KR960015017A (ko) | 컬러표시장치 | |
| JPH023550B2 (ja) | ||
| JPH04213873A (ja) | 表示装置 | |
| JPH0313591B2 (ja) | ||
| US4787712A (en) | Active matrix liquid crystal display device having capacitive electrodes opposite the source buses | |
| KR970048830A (ko) | 박막트랜지스터 액정표시소자 및 그의 제조방법 | |
| JPS6190188A (ja) | 薄膜表示装置 | |
| DE68921049T2 (de) | Flüssigkristall-Auszeigevorrichtung. | |
| US5508765A (en) | Matrix-addressed type display device | |
| GB2065368A (en) | Thin film transistors | |
| US4094582A (en) | Liquid crystal matrix display device with transistors | |
| JPS61179486A (ja) | 半導体装置 | |
| JPH058808B2 (ja) | ||
| JPS589429B2 (ja) | マトリックス型液晶表示装置 | |
| US3436620A (en) | Tapered insulated gate field-effect transistor | |
| JPS6361671B2 (ja) | ||
| EP0480500B1 (en) | Distributed threshold voltage field effect transistor | |
| KR910006759A (ko) | 디스플레이 장치 | |
| JPH0786607A (ja) | 薄膜トランジスタ |