JPS6316755B2 - - Google Patents

Info

Publication number
JPS6316755B2
JPS6316755B2 JP2331281A JP2331281A JPS6316755B2 JP S6316755 B2 JPS6316755 B2 JP S6316755B2 JP 2331281 A JP2331281 A JP 2331281A JP 2331281 A JP2331281 A JP 2331281A JP S6316755 B2 JPS6316755 B2 JP S6316755B2
Authority
JP
Japan
Prior art keywords
pulse
refresh
compensation
applying
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2331281A
Other languages
English (en)
Other versions
JPS57136690A (en
Inventor
Hiroshi Kinoshita
Toshihiro Ooba
Jun Kawaguchi
Yoshiharu Kanetani
Hisashi Kamiide
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2331281A priority Critical patent/JPS57136690A/ja
Priority to US06/347,421 priority patent/US4485379A/en
Priority to DE3205653A priority patent/DE3205653C2/de
Publication of JPS57136690A publication Critical patent/JPS57136690A/ja
Publication of JPS6316755B2 publication Critical patent/JPS6316755B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

【発明の詳細な説明】
本発明は電圧印加によりEL発光を呈する薄膜
EL素子を用いた表示装置に関し、特に補償パル
スを印加して表示に於ける見易さの長期信頼性を
保証するために薄膜EL素子の特価回路より定ま
る条件式とパラメーターにより補償パルスを最適
化して印加するための駆動回路に関するものであ
る。 薄膜EL表示装置は、通常、電圧印加によりEL
(Electro Luminescence)発光する薄膜EL素子
を互いに交差する方向に配列された走査電極とデ
ータ電極間に介設することにより表示絵素を構成
し、走査電極に沿つて書き込みパルスVWを順次
走査により印加し、一画面の走査終了後パネル全
面にリフレツシユパルスVRを印加し交流駆動を
行なつている。同一走査電極上の各絵画の発光、
非発光の選定は変調電圧VMを予備充電すること
により、発光絵素にはVW+VMの書き込み電圧を
印加することにより行つている。これらの駆動方
法については特願昭52−121213号、特願昭52−
121214号、特願昭53−10093号、特願昭54−
110794号等に詳細な説明がなされている。 上述の駆動方法による表示装置において固定の
図形、文字等の表示パターンを長期発光表示させ
た場合、非発光状態に戻しても表示パターンが残
存する焼き付け現象を生じる。焼き付け現象が生
じた絵素についての測定結果は特願昭55−145014
号(特開昭57−67992号公報参照)に詳細な説明
がなされているが、焼き付け現象について要約す
れば次の様になる。 即ち、電圧−輝度特性によつて焼き付け現象を
説明すれば、第1図に示す様に時間経過に伴つて
特性曲線がAからBへ移行し発光開始電圧域の輝
度が増加して高電圧域の輝度が低下する現象であ
つて、リフレツシユ・パルスに対して書き込みパ
ルスの位相が近付くにつれて強くなる。この焼き
付け現象は補償パルスを印加することにより低減
される。 本発明は補償パルス波高値の減衰特性の測定結
果及び三層構造薄膜EL素子の等価回路により求
められる条件式より焼き付け現象を低減させるに
最適な補償パルスを定め薄膜EL素子に印加する
ことのできる新規有用な薄膜EL表示装置の駆動
回路を提供することを目的とするものである。 三層構造薄膜EL素子の等価回路を第2図に示
す。C1はY2O3等の誘電物質層、CE及びREはMn
等の活性物質をドープしたZnS層、C2はY2O3
の誘電物質層、C2はY2O3等の誘電物質層、R0
In2O3等から成る透明電極等の抵抗を各々等価的
に示したものである。又、三層構造薄膜EL素子
では第2図中のCEの両端電圧が発光開始電圧に
達すると、第3図にREの時間変化を示す様に、
REは急激にその値を低下させることが知られて
いる。このREの変化が焼き付け現象の原因にな
る。REの物理的意味は発光電圧により励起され
る電子の動きを表わしているものであり、RE
時間変化が収束する時間より書き込みパルス及び
リフレツシユパルス幅が小さく、この為、書き込
みパルスとリフレツシユパルスとの波高値及びパ
ルス幅及び立ち上り時間等における非対称性もし
くは書き込みパルスに対するリフレツシユパルス
の位相により電圧−輝度特性に変化をきたし、焼
き付け現象を生じさせる。非発光電圧を印加した
ときの薄膜EL素子はコンデンサーに近似でき、
これより第3図中に示す時間Tでリフレツシユパ
ルス又は書き込みパルスを印加した後、これとは
逆極性で非発光電圧の波高値を有する補償パルス
を時間tで印加し、補償パルス波高値の減衰特性
を求めればREを定めること及び減衰曲線を算出
することができ、最適な補償パルスを印加するこ
とが可能となる。 以下、書き込みパルスとリフレツシユパルスと
を比較的に短い時間をおいて印加する場合を例に
とつて、最適化した補償パルスの印加方法の1実
施例を説明する。 第4図に本実施例のタイミング図を示す。図中
のtは周期を示し、t=10t0とする。VW,VR
それぞれ書き込みパルスとリフレツシユパルスを
示す。波高値は等しいとする。VCW,VCRはそれ
ぞれ書き込み補償パルスとリフレツシユ補償パル
スを示す。同様に波高値は等しいとする。T1
T2,T3,T4はそれぞれ各パルスのパルス幅であ
る。第5図には第4図のタイミングで規定される
薄膜EL素子の駆動方式を等価回路とスイツチに
より模式的に示している。第5図に示す様に、
VW及びVRはTia、Tib(i=1、3)に区分され、
TiTia(i=1、3)である。VCW及びVCR
Tja、Tjb、Tjc(j=2、4)に区分されTj=Tjc
(j=2、4)である。 第5図においてはTjc(j=2、4)でREによ
つてのみ補償パルスの波高値が変化する様に示さ
れるが、実際には駆動回路及びC1,C2のリーク
抵抗や測定器等による変化が存在する。しかし、
これらの影響は小さく無視し得る程度のものであ
る。従つて、Tjc(j=2、4)期間での補償パ
ルスの波高値の変化はCEの両端電圧の変化を示
し、C1及びC2の両端電圧は一定であると近似さ
れる。これより、波高値の変化は第6図に示す
CE,REのみからなる回路において、CEの両端電
圧を求めることにより得られる。この回路におけ
る初期電圧をV0とすれば、CEの両端電圧VEは下
記(1)式より得られる。 CEREdVE/dt+VE=0 ……(1) REは第2図より下記(2)式で表わされると仮定
する。時間tは補償パルスの印加時をt=0とす
る。なお、以下指数関数のexpは単にeと標記す
る。 (RE-1=G+ge-kt ……(2) G、g、kは定数である。 (1)、(2)式より次の(3)式が得られる。 1/VEdVE=1/−CEREdt=−G+ge-kt/CEdt ∴VE=Ae-te〓e-kt、 α=G/CE、β=gk/CE 処期条件t=0でVE=V0より VE=V0e-〓e-te〓e-kt ……(3) α=G/CE ……(4) β=gk/CE ……(5) ここでC1及びC2の両端電圧をそれぞれV1,V2
とすれば、薄膜EL素子の両端電圧VELは下記(6)の
式となる。 VEL=V1+V2+V0e -〓e-dte〓e-kt ……(6) C1及びC2の容量は誘電体物質層の誘電率及び
膜厚から算出され、VELの初期電圧VI及び薄膜
EL素子の容量CELは測定できる。これよりV0及び
CEが計算できる。この結果を(9)式に示し、第7
図に(10)式の説明図を示した。 CEL=(1/C1+1/C2+1/CE-1 ……(7) C0=(1/C1+1/C2-1 ……(8) よつて 測定される補償パルスの波高値の変化は(6)式に
示すVELに相当する。従つて測定結果から(6)〜(9)
式を用いてV0を求め、α、β、kを定めること
ができる。第8図に実験結果と(6)式による減衰曲
線とを示した。実線及び波線は(6)式による計算結
果あつて、図中の〇及び×印は実験結果である。
なおVEW(P1)、VEW(P2)は共に書き込み補償パ
ルスを示し、VER(P1)、VER(P2)はリフレツシユ
補償パルスを示す。P1,P2は薄膜EL素子の両端
のリフレツシユパルス又は書き込みパルスの印加
方法すなわち薄膜EL素子の極性を示している。
第8図から実験結果と(6)式の計算結果が一致する
ことが示される。これは(1)、(2)式における仮定と
近似が充分正当であることを示すものである。 薄膜EL素子発光面積(S)、補償パルスの波高
値(V)、補償EL素子の極性(P0)をパラメータ
ーとして、実験結果より(4)、(5)式のα、β、kを
求め第8図に示す様に実験結果と対応し計算結果
と一致することを確認して、α、β、kを定めら
れる。この結果は下記にまとめることができる。 (A) 波高値(V)による、αβkの変化(S、Pは
一定) α、kは一定 βはVに反比例する。すなわち、β(V1)<
β(V2)、V1>V2 (B) 発光面積(S)によるαβkの変化(V、Pは
一定) α、kは一定 βはSに反比例する。すなわち、β(S1)<β
(S2)、S1>S2 (C) 極性(P0)によるαβkの変化(V、Sは一
定) α、kは一定 β(P1)<β(P2) 薄膜EL素子の焼き付け現象を電気的変化とし
て把える場合、補償パルスの波高値の変化を利用
するのが容易である。この波高値の変化及びこれ
より得られるα、β、kについては(3)式および上
記(A)、(B)、(C)に示した。(3)式においてe-tとe-
e〓e-ktに分ければ、(A)、(B)、(C)のいずれにおいて
もαが一定であることから、e-tはEL素子を損失
抵抗(1/G)としたコンデンサーとしたときに
生じる項であり、e-〓e〓e-ktはREを(2)式と定めたこ
とにより生じる項であることから、EL素子の発
光素子としての特性を示すものである。従つて焼
き付け現象に対応づけられる項はe-〓e〓e-ktであ
る。特願昭55−145014号で補償パルスにより焼き
付け現象が低減されることが説明されているが、
この効果は補償パルスによつてe-〓e〓e-ktの項がe-
に収束するため生じると考えられる。従つて、上
述したパラメータ(S)、(V)、(P0)を一定し
た条件において、補償パルスのパルス幅はe−
βeβe−ktを充分小さくする値に定めれば良い。
t→∞においてe-〓e〓e-kt→e-〓より定数Kを用いて
e-〓e〓e-ktKe-〓とすれば、焼き付け現象を低減さ
せるに必要な補償パルスの条件式となる。Kの値
は焼き付け現象の状態に応じて決定する必要があ
るが、Kを1に近い値に設定するほど補償パルス
の条件として厳しくなる。上記補償パルスの条件
式を(10)式に示す。 e-〓e+e-ktKe-〓より(Kは定数) e〓e-ktK 両辺の対数をとりtについて求めれば t−1/kln{1/βlnK} ……(10) となる。 又、書き込み補償パルス及びリフレツシユ補償
パルスを印加しているため、この二種の補償パル
スのバランスを保つ必要がある。これを表す条件
式は(2)式より求められる。すなわち、書き込み補
償パルスにおけるβをβ(W)とし、リフレツシ
ユ補償パルスにおけるβ(R)とすれば、RE各補
償パルスにおいて、(REW-1=GW+gWe-ktW及び
(RER -1=Gk+gRe-ktRとして、RER=REWが条件式
である。α、Kは(V)(S)(P)のパラメータ
が変化しても一定であることからGは定数であ
り、β∝gである。二種の補償パルスのバランス
に関する条件式は(11)式で表わされる。 G=GW=GR及びk=kW=kR (REW-1−(RER-1=gWe -ktW−gRe -ktR=0 ∵gWe-ktW=gRe-ktR 両辺の対数をとれば、 lngWe-ktW=lngRe-ktR ∴△t=tR−tW=1/klngR/gW よつて、 △t=tR−tW=(1/k)ln{β(R)/β(W)}……(11)
【表】 上述した(10)式、(11)式による条件式を用いれば焼
き付け現象を低減させる最適補償パルスを決定で
きる。以上の説明ではリフレツシユ・パルスと書
き込みパルスとの位相を第5図を例にしたため一
定として(11)式まで導出したが、薄膜EL素子の発
光面積(S)、補償パルスの波高値(V)、薄膜
EL素子の極性(Po)と同じく位相(Ph)はパラ
メーターとして扱え、(10)式(11)式は成立する。上記
説明を要約すれば次の様になる。三層構造薄膜
EL素子に補償パルスを印加したとき、第2図の
EL素子の等価回路中の抵抗REは(2)式で表わされ、
このときのCEの両端電圧VEは第6図の等価回路
によつて(1)〜(6)式が導出される。焼き付け現象を
表すものは、(2)式及び(3)式中のe-〓e-e-ktの項で
あり、これより補償パルスのパルス幅についての
条件式(10)、(11)が得られる。α、β、Kの各値は、
上記した(S)(V)(Po)(Ph)のパルメーター
より実験結果と(3)、(6)式より求められる。 上式の実施例は三層構造薄膜EL素子に最適な
補償パルスを印加することができる点に特徴があ
るが、薄膜EL素子の焼き付け現象の強弱につい
ての評価及び検討についても用いることができ
る。 第10図は本実施例のタイミングパルス波形図
である。書き込みパルスの波高値VW及びパルス
幅tW、リフレツシユパルスの波高値VR及びパル
ス幅tRは、VW=VR=230v、tW=tR=40μSecであ
る。書き込み及びリフレツシユ補償パルスの波高
値VCR、とVCW、そのパルス幅tCW,tCRについて
は、VCW=VCR=90v、tCW,tCRはパラメーターと
している。表1にパラメータとしたtCW及びtCR
値を示す。
【表】 周期T=8.3mSec、書き込みパルスとリフレツ
シユパルスとの位相差は、(1/10)Tである。一
方、この実施例でのEL素子のα、β、kは、α
16(Sec-1)β(W)0.08、β(R)0.15、k3×103
(Sec-1)である。このα、β、kより(10)、(11)式か
ら補償パルスのパルス幅を求めれば次の様にな
る。KはK=1.07とする。 tCW1/k|ln〔1/β(W)ln(1.07)〕=1/3.3×1
03|ln〔1/0.08ln(1.07)〕≒55×10-6(Sec) ∴tCW55μSec ……(12) tCR1/k|ln〔1/β(R)ln(1.07)〕=1/3.3×1
03|ln〔1/0.15ln(1.07)〕≒2.7×10-4(Sec) ∴tCR270μSec ……(13) △t=tCR−tCW=1/k〔lnβ(R)−lnβ(W)〕=1/3
×103〔ln(0.08)〕=210μSec……(14) (12)、(13)、(14)式より、tCR=300μSecとすれ
ば(10)及び(11)式を満たし、最適なパルス幅が求めら
れる。 計算より得られるパルス幅 tCW=90μSec、tCR=300μSec ……(15) 第9図に実施例による焼き付け現象を示す。第
9図Aにおいて横軸はエージング時間Tであり、
縦軸は発光開始電圧Vthからの変動△Vthを示す。
第9図Bにおいて横軸はエージング時間Tであ
り、縦軸は発光開始電圧Vthにおける輝度Bを示
す。第9図より明らかな如くtCW=100μSec、tCR
=300μSecの場合に、△Vth及び輝度Bが最小と
なり、焼き付け現象を著しく低減させており、計
算結果(15)と合致する。表・1における他の組
み合せ、例えば△、□等では焼き付け現象を余り
低減させることができないことが、第9図より明
らかであり本発明によつて適切な補償パルスの選
択が可能である。なおこの実施例の補償パルスの
印加と駆動方法は第5図と同様である。この補償
パルスを印加することにより三層構造薄膜EL表
示装置の焼き付き現象を低減し表示の見易さに関
する長期信頼性を保持することができる。またこ
の補償パルスの印加方法は、書き込みパルスとリ
フレツシユパルスとの位相差より生ずる焼き付き
現象以外に、それらの波高値及びパルス幅及び立
ち上り時間、そして薄膜EL素子の極性による非
対称性より生じる焼き付き現象にも用いることが
できる。しかしながら、(2)、(3)式の導出過程の条
件より補償パルスの波高値は薄膜EL素子の発光
開始電圧以下にしなければならない。 上記以外にメモリー効果を有する多層構造薄膜
EL素子としてEL層一絶縁層からなる二層構造薄
膜EL素子、EL層一絶縁層一EL層から成る三層
構造薄膜EL素子についても本発明を適用できる。 以上詳説した補償パルスの印加において、定電
流源とスイツチより成る定電流スイツチ回路によ
りデータ電極もしくは走査電極から薄膜EL素子
に一定時間充電し、これより一定時間EL表示素
子に充電電圧を保持させた後、走査電極とデータ
電極間に設けたスイツチによりこの電圧を放電さ
せることにより、補償パルスを印加する駆動回路
方式の1実施例について回路図を参照しながら以
下に説明する。 定電流Iによりコンデンサーを時間T充電した
場合に、コンデンサーの両端電圧VCは下記(2
−1)式で与えられる。コンデンサーの容量はC
とする。 Q=∫T 0Idt=T・I、Q=CVC ∴VC=TI/C ……(2−1) また、前述した如く補償パルス印加期間中にお
いてEL素子はコンデンサーとして扱うことがで
きる。第7図に示す様に薄膜EL素子の容量をCEL
とすれば、EL素子両端電圧VELは(2−1)式か
ら定電流Iを用いて得ることができる。すなわ
ち、VEL=TI/CEL……(2−2)である。 上記の結果と第11図に基いて、本実施例を説
明する。第11図においては定電流源をA、スイ
ツチをSW1,SW2及び薄膜EL表示素子の容量を
CEL両端電圧をVELで示している。時間T、定電
流源の定電流値をIとする。第11図AはVEL
O、SW1、SW2共にオフの状態である。T1時間
経過後SW2はオフのままで、SW1をオンにして定
電流IによつてT2時間充電しVEL=V0とする。こ
の状態を第11図Bに示す。次にT3時間SW1
びSW2をオフにしてCELの両端電圧をV0に保つ。
これを第11図Cに示す。そしてT4時間でSW1
をオフにしSW2をオンにしてCELの両端電圧V0
放電する。これを第11図Dに示す。ここでV0
=TI/CELである。第11図Eに第11図A〜D
による操作の結果、得られる薄膜EL表示素子の
両端電圧を示す。以上によりパルス幅T3、波高
値V0の補償パルスがEL表示素子に印加される。
第11図では薄膜EL表示素子のデーター電極あ
るいは走査電極のいずれか一つの電極より定電流
スイツチ回路によつて補償パルスを印加した場合
を例にしたが、第4図及び第5図の様に、データ
電極及び走査電極の両方から印加する場合も同様
である。第4図のタイミングによつてEL表示素
子を駆動するとき、補償パルスを本実施例の定電
流スイツチ回路によつて印加する場合、第5図に
おける電源E1を定電流源Aに変えることによつ
て行なうことができる。 本実施例は定電流スイツチ回路により薄膜EL
表示素子に一定期間充電させ、EL表示素子の両
端に必要な電圧を印加するため、(2−1)式あ
るいは第11図から明らかな様に充電時間Tによ
り両端電圧を自由に設定でき、従つて補償パルス
の波高値を必要に応じて変化できること、駆動回
路等の回路構成が簡素化されること等の特徴を有
している。 線順次走査によつて書き込みパルス電圧VW
印加し、一画面の終了後パネル全面に上記書き込
みパルスとは逆極性のリフレツシユ・パルス電圧
VRを印加することにより表示を行う表示装置に
おいて、一画面の走査終了後パネル全面にリフレ
ツシユ・パルスと同極性で発光を伴わない書き込
み補償パルスVCRとリフレツシユ・パルス印加
後、パネル全面にリフレツシユパルスと逆極性で
発光を伴わないリフレツシユ補償パルスVCRを表
示素子に印加する場合駆動回路の1実施例を第1
2図に示す。図中1及び2はそれぞれ書き込み及
びリフレツシユパルスと書き込み補償パルスの駆
動回路、3及び5は予備充電駆動回路、4はリフ
レツシユ補償パルス駆動回路、6は走査側スイツ
チング回路、7はデーター側スイツチング回路を
示す。8はEL表示素子を表し、Eijは走査電極と
データ電極の交差する点(i、j)の絵素を示し
ている。本実施例では定電流スイツチ回路にトラ
ンジスターの定電流特性を利用しているがこれに
ついて、第12図に基いて説明する。トランジス
ターは第13図Aに示す様に適当なベース電流を
定めることによつて定電流特性を示す。従つて第
13図Bに示す駆動回路でIBを適当に定めること
によつて定電流特性を得ることができるため、第
13図Cに示す様にCELの両端電圧を入力電圧VH
までの範囲で任意の値にパルス幅Tによつて設定
できる。又、当然ながらIB=0にすればトランジ
スターはオフとなるため、第13図Bの駆動回路
によつて定電流スイツチ回路となり第13図Cに
示す様にCEの両端電圧を設定できる。上述した
様にトランジスターによつて第11図における
SW2及び定電源Aの動作をさせており、第12図
の各駆動回路1,2,5が定電流スイツチ回路に
相当する。一方第11図の放電スイツチSW2は第
12図におけるスイツチ回路6,7である。以上
から本発明の駆動回路より補償パルスを印加した
薄膜EL表示素子の駆動は、本実施例についてて
要約すれば次の様になる。第12図中の駆動回路
1,2によつて、EL表示素子の走査電極Yijに沿
つて書き込みパルスVWを線順次走査により印加
し、一画面の走査終了後データー側スイツチ回路
7を全てオンにし、定電スイツチ回路1,2を適
当な時間動作させ薄膜EL表示素子に一定電圧を
保持させた後、スイツチ回路6,7を全てオンに
して放電させ、書き込み補償パルスVCWを薄膜
EL表示素子に印加する。そして、駆動回路1,
2によつてリフレツシユパルスを印加後、走査側
スイツチ回路6を全てオンにし、定電流スイツチ
回路5を一定時間動作させ、薄膜EL表示素子に
一定電圧を保持させた後、スイツチ回路6,7を
全てオンにして放電させてリフレツシユ補償パル
スVCRを薄膜EL表示素子に印加する。この回路構
成を用いることにより、上述した様に補償パルス
を印加する場合に、そのパルス幅及び波高値の設
定が容易となる上に、リフレツシユ駆動回路及び
書き込み駆動回路等によつて補償パルス駆動回路
を兼用することができるため、回路構成が簡素化
される等の優れた効果が得られる。 尚本発明は薄膜EL表示素子のほかに、プラズ
マデイスプレイなどの各種容量性素子の駆動回路
にても適用することが可能である。
【図面の簡単な説明】
第1図は薄膜EL素子の印加電圧対輝度特性を
示す説明図である。図中の実線は正常なEL素子
の輝度特性、破線は焼き付き現象を生じたEL素
子の輝度特性曲線である。第2図は薄膜EL表示
素子の等価回路図である。第3図は第2図に示す
抵抗Reの時間変化を示す説明図である。第4図
は補償パルスを印加したときのタイミング図であ
る。第5図は第4図のタイミングによる薄膜EL
表示素子の駆動方式の説明図である。第6図及び
第7図は薄膜EL表示素子の等価回路図である。
第8図は補償パルスの波高値の減衰曲線を示す説
明図である。第9図及び第10図は実施例による
補償パルスの効果を示す説明図である。第11図
は定電流スイツチによる補償パルスの印加方法の
説明図である。第12図は本発明の1実施を示す
駆動回路の回路構成図である。第13図は定電流
スイツチの説明図である。 1……書込みリフレツシユパルス駆動回路、2
……書込み補償パルス駆動回路、3,4……予備
充電駆動回路、5……リフレツシユ補償パルス駆
動回路、6……走査側スイツチング回路、7……
データー側スイツチング回路、8……薄膜EL表
示装置。

Claims (1)

  1. 【特許請求の範囲】 1 電圧印加により発光を呈する容量性発光層を
    互いに交差する方向に配列された走査電極とデー
    タ電極に介設することにより表示絵素を構成し、
    前記走査電極に沿つて線順次走査により書き込み
    パルスを印加し、一画面終了後パネル全面に書き
    込みパルスとは逆極性のリフレユ・パルスを印加
    することによりマトリツクス状の表示を実行する
    表示装置において、 一画面の走査終了後、リフレツシユ・パルス印
    加前にパネル全面にリフレツシユ・パルスと同極
    性で発光を伴わない書き込み補償パルス、リフレ
    ツシユ・パルス印加後パネル全面にリフレツシ
    ユ・パルスと逆極性で発光を伴わないリフレツシ
    ユ補償パルスを印加する手段、 パネルの走査電極端及びデータ電極端を開放し
    て前記各パルスの印加で前記走査電極又はデータ
    電極より前記パネルに充電された充電電荷をパネ
    ルに保持する保持手段、 及び前記パネルの走査電極端及びデータ電極端
    を短絡して前記充電電荷を放電する放電手段とを
    具備し、 前記補償パルス印加手段は、前記書き込みパル
    ス又はリフレツシユパルス印加用電源を共用する
    とともに、オン時間の制御により発光を伴わない
    波高値で充電するスイツチング素子を有し、 前記書き込み及びリフレツシユ補償パルスの値
    を、前記発光層に印加される両端電圧において、
    パネルの焼き付け現象に対応づけられる項をexp
    (−β)・exp{β・exp(−kt)}として、 パルス幅 t≧−(1/k)・ln{(1/β)・lnK} パルス幅の差 Δt=tR−tW=(1/k)・ln{β(R)/β(W)} ここでKは定数、β=gk/CE(g、kは定数、
    CEは発光層の容量)、tR、tWはそれぞれリフレツ
    シユ及び書き込み補償パルスのパルス幅、β
    (R)、β(W)はそれぞれリフレツシユ及び書き
    込み補償パルス印加の場合のβ値である。 に設定したことを特徴とする表示装置の駆動回
    路。
JP2331281A 1981-02-17 1981-02-18 Circuit for driving indicator Granted JPS57136690A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2331281A JPS57136690A (en) 1981-02-18 1981-02-18 Circuit for driving indicator
US06/347,421 US4485379A (en) 1981-02-17 1982-02-10 Circuit and method for driving a thin-film EL panel
DE3205653A DE3205653C2 (de) 1981-02-17 1982-02-17 Schaltungsanordnung zum Ansteuern einer Dünnfilm-EL-Anzeigetafel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2331281A JPS57136690A (en) 1981-02-18 1981-02-18 Circuit for driving indicator

Publications (2)

Publication Number Publication Date
JPS57136690A JPS57136690A (en) 1982-08-23
JPS6316755B2 true JPS6316755B2 (ja) 1988-04-11

Family

ID=12107066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2331281A Granted JPS57136690A (en) 1981-02-17 1981-02-18 Circuit for driving indicator

Country Status (1)

Country Link
JP (1) JPS57136690A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0229076A (ja) * 1988-07-18 1990-01-31 Nec Corp 周波数切替形電源同期テレビジョン方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0229076A (ja) * 1988-07-18 1990-01-31 Nec Corp 周波数切替形電源同期テレビジョン方式

Also Published As

Publication number Publication date
JPS57136690A (en) 1982-08-23

Similar Documents

Publication Publication Date Title
US4485379A (en) Circuit and method for driving a thin-film EL panel
KR100428260B1 (ko) 교류형 플라즈마 디스플레이 패널의 구동방법
JP2007057680A (ja) 画像表示装置、及び画像表示方法
JP2003177706A (ja) プラズマディスプレイパネル、その駆動装置及びその駆動方法
JPS5922953B2 (ja) 薄膜el表示装置の駆動装置
JP2023010960A5 (ja)
JP2620585B2 (ja) 表示装置の駆動方法および装置
JPH0916116A (ja) 電気泳動表示装置
JPS6316754B2 (ja)
JPS6316755B2 (ja)
EP1489588A2 (en) Method and apparatus for driving plasma display panel
JP2617924B2 (ja) エレクトロルミネセンス表示装置の製造方法
JP2728567B2 (ja) Elパネルのエージング方法
JPH01117296A (ja) 薄膜elパネルのエージング駆動方法
GB2105085A (en) Drive for thin-film electroluminescent display panel
JPH05119742A (ja) 液晶パネル駆動方法
KR100484650B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
EP0371798A3 (en) Method and apparatus for driving display device
JPH07191626A (ja) プラズマディスプレイパネルの駆動方法
JPS638479B2 (ja)
JPS59181393A (ja) ガス放電パネルの駆動方法
JPH0315755B2 (ja)
JP3602099B2 (ja) 平面表示装置の駆動装置
KR100498283B1 (ko) 금속-인슐레이터-금속 전계방출 디스플레이의 매트릭스 구조
JPS5828596B2 (ja) El素子の読出装置