JPS63166375A - 自動利得制御回路 - Google Patents

自動利得制御回路

Info

Publication number
JPS63166375A
JPS63166375A JP31535486A JP31535486A JPS63166375A JP S63166375 A JPS63166375 A JP S63166375A JP 31535486 A JP31535486 A JP 31535486A JP 31535486 A JP31535486 A JP 31535486A JP S63166375 A JPS63166375 A JP S63166375A
Authority
JP
Japan
Prior art keywords
circuit
peak
agc
output
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31535486A
Other languages
English (en)
Inventor
Hideyuki Hagino
萩野 秀幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP31535486A priority Critical patent/JPS63166375A/ja
Publication of JPS63166375A publication Critical patent/JPS63166375A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) この発明は、自動利得制御回路(以下、AGC回路と記
す)に関する。
(従来の技術) 第2図は従来のAGC回路の構成を示す回路図である。
図示のAGC回路は、電気・電子工学大百科事典(25
オ一デイオビデオ辻重夫編、電気書院)の第318真及
び第319頁に記載されているものである。
第2図のAGC回路においては、入力映像信号はゲイン
調節@路1ノを通った後、クランプ回路12に入力され
、同期信号が所定レベルにクランプされる。このクラン
プ出力は、加算回路13VC供給され、バククポーチの
ベテスタル期間に出力畳される。このパルスが重畳され
た映像信号は、ビーク検出回路14でビーク検出される
。この検出出力はフィルタ15によってゲイン制御信号
とされた後、ゲイン調節回路11に供給され、ゲイン調
節を行う。
上記AGC回路は、通常はペデスタル部に重畳されたパ
ルスを一定振幅とするようなシンクAGCとして動作す
る。これに対し、映像信号のレベルが大きく、これが重
畳したパルスよりも大きくなった場合には、その大きく
なったところを一定振幅とするようなビークAGCとし
て働く。
しかし、このように本来の映像信号とは別の信号の振幅
を調節する構成では、AGC精度が悪く、振幅の無調化
を図ることができない。また、このように全体のピーク
値を検出する構成では、シンクAGCとビークAGCと
のむ答を独立に設定することができない。
(発明が解決しようとする問題点) 以上述べたように従来のAGC回路においては、AGC
精度が悪く、振幅の無調化を図ることができないという
問題と、シンクAGCとビークAGCの応答を独立に設
定できないという問題があった。
そこでこの発明は、AGC精度が良く、振幅の無調化に
寄与することができ、かつ、シンクA()CとビークA
GCの応答を独立に設定することができるAGC回路を
提供することを目的とする。
〔発明の構成〕
(問題点を解決するための手段) 上記目的を達成するためにこの発明は、ゲイン調節及び
クランプ処理の済んだ映像信号のペデスタルレベルを所
定レベルと比較する手段、この映像信号のビークを検出
する手段、垂直走査周期でビーク検出出力が得られてい
るか否かを判定する判定手段、ピーク検出出力が得られ
ている場合は、1垂直走査期間ピーク検出出力を選択し
、得られていない場合は、1垂直走査期間レベル比較出
力を選択する手段、並びにこの選択出力からゲイン制御
信号を得るフィルタ手段とを備えるようにしたものであ
る。
(作用) 上記構成によれば、ピーク検出出力が得られる場合は、
ピーク検出出力が選択され、これによって1垂直走査期
間ゲイン調節がなされる。逆に、ピーク検出出力が得ら
れない場合は、レベル比較出力が選択され、これに従っ
て1垂直走査期間ゲイン調節がなされる。したがって、
ビークAGCとシンクA()Cの応答を独立に設定する
ことができる。また、シンクAGCは、映像信号のペデ
スタルレベルを直接基姑レベルと比較することKよって
なされるので、シンクAGCの検波精度を上げ、振幅の
U調比を図ることができる。
(実施例) 以下、図面を参照1−てこの発明の一実施例を詳細に説
明する。
第1図はこの発明の一実施例の構成を示す回路図である
。図において、入力映像信号はゲイン調節回路21にて
ゲイン調節を受けた後、クランプ回路22に供給され、
同期信号が所定レベルにフラングされる。このクランプ
出力はレベル比較回路23及びピーク検出回路24に供
給される。
レベル比較回路23は映像信号のパックポーチのペデス
タル期間に出力されるキーパルス(KP)K従って、パ
ックポーチのペデスタルレベルと基準レベルとを比較し
、前者が後者と同じか否かを判定する。この判定出力は
スイッチ25に一方入力として供給される。
ピーク検出回路24に入力されたクランプ出力は、ピー
ク検出され、その検出出力はスイッチ25に他方入力と
して供給されるとともに、スイッチ制御回路26に供給
される。このスイッチ制御回路26は映像信号の各垂直
走査期間ごとにピーク検出出力の有無を判定し、この判
定結果に従って、次の垂直走査期間にスイッチ25の接
続状態を切り換える制御信号を出力する。これにより、
スイッチ25は、ある垂直走査期間にピーク検出出力が
有りとの判定がなされると、次の垂直走査期間ではずっ
とピーク検出回路24のピーク検出出力を選択する。逆
に、ピーク検出出力が無しとの判定がなされると、レベ
ル比較回路23のレベル比較出力を選択する。
スイッチ25の選択出力は、フィルタ27を通してゲイ
ン制御信号とされた後、ゲイン調節回路21に与えられ
、そのゲインを調節する。ここで、ピーク検出出力有り
との判定出力が得られる垂直走査期間の次の垂直走査期
間では、フィルタ22の時定数は、ピーク検出回路24
のチャート/ディスチャージによつて決定される。逆に
ピーク検出出力無しとの判定出力が得られるフィールド
の次のフィールドでは、フィルタ27の時定数は、レベ
ル比較回路23のチャージ/ディスチャージによって決
定される。したがって、シンクAGCとピークAGCと
で応答を独立に設定することができる。
ここで、上記スイッチ制御回路26の構成及び動作を詳
細に説明する。
このスイッチ制御回路26は、2つのRSフリップフロ
ップ回路261.262,2つのDフリップフロップ回
路263,264.それにインバータ265とオア回路
266を有する。
上記ピーク検出回路24のピーク検出出力は、RSフリ
ップフロング回路261,262にセット入力として与
えられる。このR8フリップフロップ回路261.26
2のQ出力はそれぞれDフリップフロップ回路263.
264にデータ入力として供給される。これらDフリッ
プフロップ回路263,264のQ出力は、オア回路2
65を通してスイッチ25に1b1]御信号として与え
られる。
RSフリップフロップ回路26ノのリセット入力として
は、フィールド識別信号(FID)が与えられる。RS
フリップフロップ回路262のリセット入力としては、
信号(FID)をインバータ265で反転することによ
り得た信号(FID)が与えられる。Dフリップフロッ
プ回路262のクロック入力としては信号(FID)が
与えられ、クリア入力としては信号(FID)が与えら
れる。
D 7 +)ツブプロップ回路264のクロック入力と
しては信号(F”ID)が与えられ、クリア入力として
は、信号(FID)が与えられる。
上記フィールド識別信号(FID)は、例えば奇数フィ
ールドでハイレベル、偶数フィールドでロウレベルとな
るようなデユーティ50%の矩形波である。この信号(
FID)としては、例えばビデオチーブレコーダであれ
ば、ヘッドスイッチングパルスを利用することができる
このような構成においては、映像信号の振幅レベルが小
さく、ピーク検出回路24が働かないとき、RSフリッ
プフロツノ回路261.262のセット入力は常にロウ
レベルとなる。これによシ、そのQ出力も常にロウレベ
ルとなる。よって、Dフリップフロップ回路263,2
64のQ出力もロウレベルとなり、オア回路266の出
力もロウレベルとなる。このとき、スイッチ25はレベ
ル比較回路23の出力を選択する。したがって、この場
合、AGC回路はAGC精度のよいシンクAGCとして
働く。
一方、映像信号の振幅レベルが大きく、ピーク検出回路
24が働くときは、オア回路266の出力はハイレベル
となる。これにより、スイッチ25では、ピーク検出回
路24の出力が選択されるので、AGC回路はピークA
GCとして働く。
この場合、Dフリップフロップ回路263゜264のク
ロック入力である信号(FID)。
(FID)は1垂直走査期間分の位相差をもつので、オ
ア回路266の出力は1垂直走査期間ごとに更新され、
少なくとも1垂直走査期間は一定レベルに保持される。
これKより、スイッチ25も1垂直走査期間は、同一選
択状態に保持される。
また、映像信号のピークは、1垂直足食周期で検出され
るため、1垂直定食期間に1個でも検出される場合、次
の垂直走査期間には、AGC回路はピークAGCとして
働く。
以上詳述したこの実施例によれば、パックポーチのペデ
スタルレベルを直接検出してシンクAGCを行なってい
るので、シンクAGCの精度を上げることができ、振幅
の原調化を図ることができる。
また、スイッチ25は1フイ一ルド周期で接続状態が制
御される。したがって、シンクAGCとピークAGCは
同時に動作することはなく、別々に動作するため、その
応答も別々に設定することができる。
さらK、ピーク検出出力とレベル比較出力を択一的に選
択する構成なので、ピークAGC用ループとシンクAG
C用ループとでフィルタ27を兼用することができる。
これにより、回路全集積回路化する場合に、外付は部品
やビンの増大を防ぐことができる。
〔発明の効果〕
以上詳述したようにこの発明によれば、A GC精度が
良く、振幅の無稠化に寄与することができ、かつシンク
AGCとピークAGCの応答を独立に設定することがで
きるAGC回路を提供することができる。
【図面の簡単な説明】
第1因はこの発明の一実施例の構成を示すブロック図、
第2図は従来のAGC回路の構成を示すブロック図であ
る。 21・・・ゲイン調節回路、22・・・クランプ回路、
23・・・レベル比較回路、24・・・ピーク検出回路
、25・・・スイッチ、26・・・スイッチ制御回路、
27・・・フィルタ。

Claims (1)

  1. 【特許請求の範囲】 映像信号が入力され、該映像信号の振幅を一定にして出
    力するゲイン調節手段と、 このゲイン調節手段の出力信号の同期信号を所定レベル
    にクランプするクランプ手段と、 このクランプ手段の出力信号のペデスタル部のレベルを
    所定レベルと比較するレベル比較手段と、上記クランプ
    手段の出力信号のピークを検出するピーク検出手段と、 このピーク検出手段でピークが検出されているか否かを
    垂直走査周期で判定するピーク判定手段と、 このピーク判定手段によってピークが検出されていない
    と判定された場合は上記レベル比較手段の出力を1垂直
    走査期間選択し、ピークが検出されていると判定された
    場合は、上記ピーク検出手段の出力信号を1垂直走査期
    間選択する選択手段と、 この選択手段の出力信号から上記ゲイン調節手段のゲイ
    ン制御信号を得るフィルタ手段とを具備したことを特徴
    とする自動利得制御回路。
JP31535486A 1986-12-26 1986-12-26 自動利得制御回路 Pending JPS63166375A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31535486A JPS63166375A (ja) 1986-12-26 1986-12-26 自動利得制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31535486A JPS63166375A (ja) 1986-12-26 1986-12-26 自動利得制御回路

Publications (1)

Publication Number Publication Date
JPS63166375A true JPS63166375A (ja) 1988-07-09

Family

ID=18064404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31535486A Pending JPS63166375A (ja) 1986-12-26 1986-12-26 自動利得制御回路

Country Status (1)

Country Link
JP (1) JPS63166375A (ja)

Similar Documents

Publication Publication Date Title
US4119910A (en) Method and apparatus for detecting whether phase difference between two signals is constant
JPS63166375A (ja) 自動利得制御回路
EP0281169A1 (en) Line synchronising circuit in a picture display device
JP3137709B2 (ja) デジタル回路配置
KR920003713B1 (ko) 영상표시장치
JPH0413325A (ja) ビット位相同期回路
US4975774A (en) Art processor in a picture-in-picture system
JPH0659091B2 (ja) 同期信号発生回路
JP2586712B2 (ja) 非同期信号選択回路
JP3043014B2 (ja) 磁気記録再生装置
JP2536816Y2 (ja) タイミング発生回路
JP2929920B2 (ja) レベルディテクタ回路
JP2721691B2 (ja) 水平期間識別装置
JPS62110320A (ja) デジタルpll回路
JP3038795B2 (ja) 位相検出装置
JPH0733174Y2 (ja) デジタルデータのピーク検出・読み出し回路
JP2561240B2 (ja) クランプパルス発生回路
JPS63139492A (ja) Acc回路
JP2606665Y2 (ja) 電子回路
JPH0363883A (ja) ジグザグ・アドレス発生回路
JP2679471B2 (ja) クロック切替回路
JPH01135116A (ja) 入力断検出回路
JP3157423B2 (ja) 映像信号処理回路
KR100189549B1 (ko) 트래킹 장치
JPH0646145Y2 (ja) 位相同期ル−プ回路