JPS63164566A - Ｌｅｄアレイ装置 - Google Patents
Ｌｅｄアレイ装置Info
- Publication number
- JPS63164566A JPS63164566A JP61308239A JP30823986A JPS63164566A JP S63164566 A JPS63164566 A JP S63164566A JP 61308239 A JP61308239 A JP 61308239A JP 30823986 A JP30823986 A JP 30823986A JP S63164566 A JPS63164566 A JP S63164566A
- Authority
- JP
- Japan
- Prior art keywords
- led
- selector
- pulse
- information
- recording pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 claims description 3
- 238000003079 width control Methods 0.000 claims description 3
- 238000009966 trimming Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010291 electrical method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ファクシミリ、プリンタなどの電子写真記録
装置に用いられる記録光源としてのＬＥＤアレイ装置に
関し、特に駆動回路を内蔵するＬＥＤアレイ装置に関す
るものである。
装置に用いられる記録光源としてのＬＥＤアレイ装置に
関し、特に駆動回路を内蔵するＬＥＤアレイ装置に関す
るものである。
従来の技術
従来、ファクシミリ、プリンタなどの電子写真記録装置
の光源としては、半導体レーザ走査光学部、液晶シャヅ
タ、ＬＥＤプレイ装置などが用いられているが、中でも
、ＬＥＤアレイ装置については、小形化が可能、高信頼
性であること、小形装置用としては高速化が期待できる
こと、半導体製造技術の向上等によシ低価格化が期待で
きるという理由から、最も有望な装置として認められて
おシ、その適用は増加の傾向にある。
の光源としては、半導体レーザ走査光学部、液晶シャヅ
タ、ＬＥＤプレイ装置などが用いられているが、中でも
、ＬＥＤアレイ装置については、小形化が可能、高信頼
性であること、小形装置用としては高速化が期待できる
こと、半導体製造技術の向上等によシ低価格化が期待で
きるという理由から、最も有望な装置として認められて
おシ、その適用は増加の傾向にある。
従来のこの種のＬＥＤアレイ装置の一例は、高密度に１
列に配列された複数のＬＥＤ素子と、これらＬＥＤ素子
の電流値を決定するための抵抗アレイと、ＬＥＤ素子の
駆動回路と、ＬＥＤ素子からの発光を伝達する結像レン
ズとからなり、駆動回路はその一例を第２図に示すよう
に、シフトレジスタ１と、ラッチ回路２と、複数のドラ
イバ７とを有するものでめった。
列に配列された複数のＬＥＤ素子と、これらＬＥＤ素子
の電流値を決定するための抵抗アレイと、ＬＥＤ素子の
駆動回路と、ＬＥＤ素子からの発光を伝達する結像レン
ズとからなり、駆動回路はその一例を第２図に示すよう
に、シフトレジスタ１と、ラッチ回路２と、複数のドラ
イバ７とを有するものでめった。
そして、その動作はシフトクロックによって画像信号デ
ータはシフトレジスタ１に１列に整列すれ、次にラッチ
クロヅクによってシフトレジスタ１の出力Ｑ１〜Ｑ６４
がラッチ回路２にラッチされ、ドライバ７において、選
択信号イネイブルによって選択される時間ＬＥＤ駆動信
号ＬＥＤＩ〜ＬＥＤ６４を発生させて、６４個の各ＬＥ
Ｄ素子を駆動するものでめった。
ータはシフトレジスタ１に１列に整列すれ、次にラッチ
クロヅクによってシフトレジスタ１の出力Ｑ１〜Ｑ６４
がラッチ回路２にラッチされ、ドライバ７において、選
択信号イネイブルによって選択される時間ＬＥＤ駆動信
号ＬＥＤＩ〜ＬＥＤ６４を発生させて、６４個の各ＬＥ
Ｄ素子を駆動するものでめった。
そして、このＬＥＤアレイ装Ｎｕ、ＬＥＤｌ ｉ子を１
画素に対応させる構成となっているため、各ＬＥＤ素子
の間で、発光特性にばらつきが存在する場合は、画像上
に濃度のばらつきとなって現れる不具合がメジ、この不
具合を解消するために、ｉｌｌ ＬＥＤ素子の発光特
性によシ、抵抗アレイ内の抵抗値をトリミングして、駆
動電流を調節する０ （２）各ＬＥＤ素子駆動回路毎に、駆動イネイブらのデ
ータによシ駆動時間を制御する。
画素に対応させる構成となっているため、各ＬＥＤ素子
の間で、発光特性にばらつきが存在する場合は、画像上
に濃度のばらつきとなって現れる不具合がメジ、この不
具合を解消するために、ｉｌｌ ＬＥＤ素子の発光特
性によシ、抵抗アレイ内の抵抗値をトリミングして、駆
動電流を調節する０ （２）各ＬＥＤ素子駆動回路毎に、駆動イネイブらのデ
ータによシ駆動時間を制御する。
などの方法を用いて、各ＬＥＤ素子の発光量の均一化を
図っていた。
図っていた。
しかしながら、この（１）の方法による場合は、調節方
法として、 ａ、抵抗タップをボンディングによシ選択的に接続する
。
法として、 ａ、抵抗タップをボンディングによシ選択的に接続する
。
ｂ、レーザ照射によシ薄膜抵抗を溶融する。いわゆるレ
ーザトリミング。
ーザトリミング。
などを用いるが、ａ、ｂどちらの方法を採っても、制御
対象が微小なため、長時間を必要とし、かつ歩留如も悪
い。例えば密度１６本／ ｍｍ 、 Ｂ ４幅２５４
ｍｍの場合４０９６素子の抵抗プレイを全てトリミング
する場合には、１素子５秒で処理するとしても、５時間
以上の時間を必要とするという欠点があった。
対象が微小なため、長時間を必要とし、かつ歩留如も悪
い。例えば密度１６本／ ｍｍ 、 Ｂ ４幅２５４
ｍｍの場合４０９６素子の抵抗プレイを全てトリミング
する場合には、１素子５秒で処理するとしても、５時間
以上の時間を必要とするという欠点があった。
また（２）の方法による場合は、ＬＥＤ素子のばらつき
を電気的方法によシ補償するもので、製作時に余分な長
時間の工数を必要とせず、ばらつき補正を達成できるが
、駆動イネイブル端子として、ＬＥＤ素子数または分割
駆動の場合にはＬＥＤ素子数を分割数で割った数の信号
線を必要とする。
を電気的方法によシ補償するもので、製作時に余分な長
時間の工数を必要とせず、ばらつき補正を達成できるが
、駆動イネイブル端子として、ＬＥＤ素子数または分割
駆動の場合にはＬＥＤ素子数を分割数で割った数の信号
線を必要とする。
すなわち、少なくとも５０本程度以上の素線をもつケー
ブルを追加する必要がめるため、実装がしにくいという
欠点があった。
ブルを追加する必要がめるため、実装がしにくいという
欠点があった。
また、装置外に余分な制御回路を必要とするため、シス
テム全体の価格が上昇し、ＬＥＤアレイ装置の設計が複
雑になるという欠点があった。
テム全体の価格が上昇し、ＬＥＤアレイ装置の設計が複
雑になるという欠点があった。
発明が解決しようとする問題点
本発明の目的は、上記の欠点、すなわち各ＬＥＤ素子間
の発光特性のばらつき補正法のうち抵抗値のトリミング
を行う方法では、作業に長時間を必要とし、外部の制御
回路を用いる方法では、信号線の接続のための端子数が
多く、実装が困難にな夛、システム全体の価格が高く、
かつ装置の設計が複雑になるなどの問題点を解決したＬ
ＥＤアレイ装置を提供することにおる。
の発光特性のばらつき補正法のうち抵抗値のトリミング
を行う方法では、作業に長時間を必要とし、外部の制御
回路を用いる方法では、信号線の接続のための端子数が
多く、実装が困難にな夛、システム全体の価格が高く、
かつ装置の設計が複雑になるなどの問題点を解決したＬ
ＥＤアレイ装置を提供することにおる。
問題点を解決するための手段
本発明は上述の問題点を解決するために、高密度に配列
されたＬＥＤ素子と、ＬＥＤ素子の順電流値を決定する
ための抵抗アレイと、ＬＥＤ素子の駆動回路と、ＬＥＤ
素子からの発光を伝達する結像レンズとを有し、かつ、
駆動回路内にシフトレジスタと、第１のう９チ回路と、
ドライバと、記録パルス発生部、デコーダ、第２のラッ
チ回路およびセレクタとからなる記録パルス幅制御回路
とを有する構成を採用するものである。
されたＬＥＤ素子と、ＬＥＤ素子の順電流値を決定する
ための抵抗アレイと、ＬＥＤ素子の駆動回路と、ＬＥＤ
素子からの発光を伝達する結像レンズとを有し、かつ、
駆動回路内にシフトレジスタと、第１のう９チ回路と、
ドライバと、記録パルス発生部、デコーダ、第２のラッ
チ回路およびセレクタとからなる記録パルス幅制御回路
とを有する構成を採用するものである。
作用
本発明は上述のように構成したので、この駆動回路に各
ＬＥＤ素子の特性のばらつき情報が格納されたＲＯＭと
、シフトクロックを元にしたアドレスクロックを発生さ
せるカウンタとを接続することにより、カウンタからの
アドレスクロックを用いて、第２のラッチ回路は各アド
レスが受取るべきＲＯＭの情報をセレクタに送シ、また
記録パルス発生部は同じくカウンタのアドレスクロック
を用いて複数の種々の幅をもつパルスをセレクタに送シ
、ドライバは従来同様のシフトレジスタおよび第１のラ
ッチ回路からの各ＬＥＤの信号をセレクタからの選ばれ
たパルスによって出力するよ６一 うにする。
ＬＥＤ素子の特性のばらつき情報が格納されたＲＯＭと
、シフトクロックを元にしたアドレスクロックを発生さ
せるカウンタとを接続することにより、カウンタからの
アドレスクロックを用いて、第２のラッチ回路は各アド
レスが受取るべきＲＯＭの情報をセレクタに送シ、また
記録パルス発生部は同じくカウンタのアドレスクロック
を用いて複数の種々の幅をもつパルスをセレクタに送シ
、ドライバは従来同様のシフトレジスタおよび第１のラ
ッチ回路からの各ＬＥＤの信号をセレクタからの選ばれ
たパルスによって出力するよ６一 うにする。
実施例
次に本発明の実施例について図面を参照して説明する。
本発明の一実施例の駆動回路を示す第１図を参照すると
、本発明のＬＥＤアレイ装置の駆動回路８は、シフトレ
ジスタ１と、第１のラッチ回路２と、複数のドライバ７
とからなる従来回路に、第２のラッチ回路４と、記録パ
ルス発生部５と、デコーダ６と、セレクタ３とからなる
記録パルス幅制御回路が追加されたものでメジ、また外
部にＬＥＤ素子の特性のばらつき情報を格納するＲＯＭ
９と、シフトクロヅクからアドレスクロックを発生させ
るためのカウンタ１０が接続される。
、本発明のＬＥＤアレイ装置の駆動回路８は、シフトレ
ジスタ１と、第１のラッチ回路２と、複数のドライバ７
とからなる従来回路に、第２のラッチ回路４と、記録パ
ルス発生部５と、デコーダ６と、セレクタ３とからなる
記録パルス幅制御回路が追加されたものでメジ、また外
部にＬＥＤ素子の特性のばらつき情報を格納するＲＯＭ
９と、シフトクロヅクからアドレスクロックを発生させ
るためのカウンタ１０が接続される。
次に本実施例の動作について第１図を用いて説明する。
まず、カウンタ１０のアドレスに対応して、ＲＯＭ９の
情報が各第２のラッチ回路４に分配され、デコーダ６は
同じくアドレスクロックを用いラッチできるように選択
信号を発生し、受取られた情報（Ａ−Ｄ）はセレクタ３
に入力される。
情報が各第２のラッチ回路４に分配され、デコーダ６は
同じくアドレスクロックを用いラッチできるように選択
信号を発生し、受取られた情報（Ａ−Ｄ）はセレクタ３
に入力される。
セレクタ３では、入力された特性情報（Ａ−Ｄ）に従っ
て、記録パルス発生部５よシ発生されるパルス幅の異な
る種々のパルス（０１〜０１６）から１つを選択し、ド
ライバ７へ出力する。ドライバ７では入力されたパルス
によシ画信号がゲートされ、そのパルス幅の時間だけＬ
ＥＤがオンされる。
て、記録パルス発生部５よシ発生されるパルス幅の異な
る種々のパルス（０１〜０１６）から１つを選択し、ド
ライバ７へ出力する。ドライバ７では入力されたパルス
によシ画信号がゲートされ、そのパルス幅の時間だけＬ
ＥＤがオンされる。
第１表は、記録パルス発生部５の記録パルス幅の具体例
を示すものである。
を示すものである。
この第１表は、アドレスクロックを元にした入力（Ｉｌ
〜Ｉ５）を、アンド、オア、反転の操作をすることによ
り、Ｉｌの１／２周期をピッチとして、１６通シの幅を
もつパルスを発生している。
〜Ｉ５）を、アンド、オア、反転の操作をすることによ
り、Ｉｌの１／２周期をピッチとして、１６通シの幅を
もつパルスを発生している。
すなわち、１１はシフトクロヅク、Ｉ２．Ｉ３゜Ｉ４．
Ｉ５は夫々２，４，８．１６分周のクロックであシ、各
パルス幅はＩ５の周期の９／３２から２４／３２の１６
通シである。
Ｉ５は夫々２，４，８．１６分周のクロックであシ、各
パルス幅はＩ５の周期の９／３２から２４／３２の１６
通シである。
したがってＬＯＭ９に格納されたＬＥＤ素子の特性情報
にしたがって、ドライバ７は各ＬＥＤの一８＝ 第１表 記録パルスの一具体例 但し ＊＝アンド ＋＝オア ■＝反転値 記録パルス幅、すなわちオン時間を細かく調節すること
ができる。
にしたがって、ドライバ７は各ＬＥＤの一８＝ 第１表 記録パルスの一具体例 但し ＊＝アンド ＋＝オア ■＝反転値 記録パルス幅、すなわちオン時間を細かく調節すること
ができる。
なお本実施例では、ＲＯＭの情報を、各ＬＥＤ素子当シ
４ビヅトとし、１６通シのパルス幅を選択する場合を示
したが、素子当シの情報量をふやせば、よシ多くのパル
ス幅を選択でき、緻密な調節ができる。
４ビヅトとし、１６通シのパルス幅を選択する場合を示
したが、素子当シの情報量をふやせば、よシ多くのパル
ス幅を選択でき、緻密な調節ができる。
また、ＬＥＤアレイ装置を実用上問題ない程度にコンパ
クトに構成するためには、駆動回路８はＬＳＩ化される
必要があるが、本実施例の場合、追加回路はセレクタ３
が６４個、ラッチ回路４が６４個、デコーダ６が１個、
アンドゲート２１個。
クトに構成するためには、駆動回路８はＬＳＩ化される
必要があるが、本実施例の場合、追加回路はセレクタ３
が６４個、ラッチ回路４が６４個、デコーダ６が１個、
アンドゲート２１個。
オアゲート２１個、インバータ２個になっている。
従って、駆動回路８の集ｆ＊（ロ）路ＬＳＩの実装規模
は、従来の総ゲート数が約１０００に対してその約２．
５倍、総ゲート数で約２５００ゲートとなるが、全てデ
ィジタル回路であシ、基本セルによ多構成できるため、
このようなＬＳＩは容易に実現できる。また、ＲＯＭ９
と、カラ／り１０はＬＳＩに実装されないが、総計４個
程度のＩＣであシ、ＬＥＤプレイ装置内の同一基盤に実
装することが容易である。
は、従来の総ゲート数が約１０００に対してその約２．
５倍、総ゲート数で約２５００ゲートとなるが、全てデ
ィジタル回路であシ、基本セルによ多構成できるため、
このようなＬＳＩは容易に実現できる。また、ＲＯＭ９
と、カラ／り１０はＬＳＩに実装されないが、総計４個
程度のＩＣであシ、ＬＥＤプレイ装置内の同一基盤に実
装することが容易である。
発明の効果
以上に説明したように、本発明によれは、記録パルス発
生部と、デコーダと、第２のラヴテ回路と、セレクタと
からなる記録パルス制御回路を付加することによシ、従
来のような抵抗アレイのトリミングを行う必要がなく、
また外部制御回路を用いないため余分な外部端子４なく
すことができ、システム全体の価格を上げることなく、
また設計上多くの項目を考慮することなく、容易に各Ｌ
ＥＤ素子の発光のばらつきを補正できるという効果があ
る０
生部と、デコーダと、第２のラヴテ回路と、セレクタと
からなる記録パルス制御回路を付加することによシ、従
来のような抵抗アレイのトリミングを行う必要がなく、
また外部制御回路を用いないため余分な外部端子４なく
すことができ、システム全体の価格を上げることなく、
また設計上多くの項目を考慮することなく、容易に各Ｌ
ＥＤ素子の発光のばらつきを補正できるという効果があ
る０
第１図は本発明によるＬＥＤアレイ装置の一実施例のブ
ロック図、第２図は従来の一例のブロック図でｈる。 １・・・・・・シフトレジスタ、２・・・・・・第１の
ラッチ回５・・・・・・記録パルス発生部、６・・・・
・・デコーダ、７・・・・・・ドライバ、８・・・・・
・駆動回路、９・・・・・・Ｂ、ＯＭ、１０・・・・・
・カウンタ、Ｄ１〜Ｄ６４・・・・・・データ入力、Ｑ
１〜Ｑ６４・・・・・・データ出力、０１〜０１６・・
・・・・パルス幅の異なる記録パルス、Ａｌ〜Ａｌｌ、
Ａ−Ｆ。 ■１〜工５・・・・・・アドレスクロック。
ロック図、第２図は従来の一例のブロック図でｈる。 １・・・・・・シフトレジスタ、２・・・・・・第１の
ラッチ回５・・・・・・記録パルス発生部、６・・・・
・・デコーダ、７・・・・・・ドライバ、８・・・・・
・駆動回路、９・・・・・・Ｂ、ＯＭ、１０・・・・・
・カウンタ、Ｄ１〜Ｄ６４・・・・・・データ入力、Ｑ
１〜Ｑ６４・・・・・・データ出力、０１〜０１６・・
・・・・パルス幅の異なる記録パルス、Ａｌ〜Ａｌｌ、
Ａ−Ｆ。 ■１〜工５・・・・・・アドレスクロック。
Claims (1)
- 高密度に１列に配列された複数のＬＥＤ素子と、これら
のＬＥＤ素子の順電流値を決定するための抵抗アレイと
、同じくＬＥＤ素子からの発光を伝達する結像レンズと
、ＬＥＤ素子を駆動するためのシフトレジスタ、ラッチ
回路およびドライバを有する駆動回路とからなるＬＥＤ
アレイ装置において、前記駆動回路内に記録パルス発生
部と、デコーダと、第２のラッチ回路と、セレクタとか
らなり、記録パルス幅を制御することができる記録パル
ス幅制御回路を設けたことを特徴とするＬＥＤアレイ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61308239A JPS63164566A (ja) | 1986-12-26 | 1986-12-26 | Ｌｅｄアレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61308239A JPS63164566A (ja) | 1986-12-26 | 1986-12-26 | Ｌｅｄアレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63164566A true JPS63164566A (ja) | 1988-07-07 |
Family
ID=17978609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61308239A Pending JPS63164566A (ja) | 1986-12-26 | 1986-12-26 | Ｌｅｄアレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63164566A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005342933A (ja) * | 2004-06-01 | 2005-12-15 | Oki Data Corp | 光書き込みヘッドおよび光書き込みヘッド制御回路ならびに画像形成装置 |
| KR101523583B1 (ko) * | 2013-11-13 | 2015-05-28 | 이리소 일렉트로닉스 컴패니 리미티드 | 전기 커넥터 |
| WO2019221704A1 (en) * | 2018-05-15 | 2019-11-21 | Hewlett-Packard Development Company, L.P. | Moving light patterns creation |
-
1986
- 1986-12-26 JP JP61308239A patent/JPS63164566A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005342933A (ja) * | 2004-06-01 | 2005-12-15 | Oki Data Corp | 光書き込みヘッドおよび光書き込みヘッド制御回路ならびに画像形成装置 |
| KR101523583B1 (ko) * | 2013-11-13 | 2015-05-28 | 이리소 일렉트로닉스 컴패니 리미티드 | 전기 커넥터 |
| WO2019221704A1 (en) * | 2018-05-15 | 2019-11-21 | Hewlett-Packard Development Company, L.P. | Moving light patterns creation |
| US11234317B2 (en) | 2018-05-15 | 2022-01-25 | Hewlett-Packard Development Company, L.P. | Moving light patterns creation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4967192A (en) | Light-emitting element array driver circuit | |
| US4897639A (en) | Image forming method and apparatus | |
| JP3620310B2 (ja) | パルス発生装置および画像記録装置 | |
| JPS63280568A (ja) | 発光素子駆動回路 | |
| JP2816147B2 (ja) | 発光ダイオードアレイ用駆動回路 | |
| JPS63164566A (ja) | Ｌｅｄアレイ装置 | |
| JP3007745B2 (ja) | 表示装置の駆動回路 | |
| JPH05501684A (ja) | Ｌｅｄアレイ・プリンタ | |
| JPS6387078A (ja) | 中間調記録における階調性の調整方法 | |
| JPS59134985A (ja) | 画像形成装置 | |
| JPS6356469A (ja) | 発光ダイオ−ドアレイ用駆動装置 | |
| JPS62179963A (ja) | Ｌｅｄ書き込みヘツド | |
| JPH0221829Y2 (ja) | ||
| JPS63185271A (ja) | Ｌｅｄアレイ装置 | |
| JP2618062B2 (ja) | Ｌｅｄ駆動回路装置及びｌｅｄプリントヘッド | |
| JPH06297770A (ja) | プリントヘッド | |
| JP3487437B2 (ja) | パルス幅変調回路 | |
| JPS62227767A (ja) | サ−マルヘツド | |
| JPH021983Y2 (ja) | ||
| JP2003127462A (ja) | 光書込みヘッドの光量補正方法 | |
| JP2810490B2 (ja) | 熱転写型プリンタの発熱パルス作成方法 | |
| JPH11286136A (ja) | 光記録ヘッド用位置補正回路 | |
| JPS6028180B2 (ja) | 記録ヘツド | |
| JPH04339465A (ja) | Ｌｅｄプリンタ | |
| JPH04276467A (ja) | Ｌｅｄプリンタ |