JPS63159960A - 割込みタイミング制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 共通バスを介して性能の異なる上位装置と結合し、ディ
スク装置のデータ転送を制御するディスク制御装置では
、一度結合した上位装置とディスク装置のセットアンプ
完了により再結合するが、この再結合を要求する割込み
信号の送出タイミングが不適当であると、共通バスの占
有時間に無駄が発生するため、上位装置毎のタイミング
情報を初期設定時にメモ゛りに集め、このタイミング情
報で割込み信号送出タイミングを決定する。

〔産業上の利用分野〕

本発明は複数の上位装置に共通バスを介して接続される
ディスク制御装置に係り、特に一度選択された上位装置
に再結合してデータの転送を行う際の、上位装置に対す
る割込みタイミングを制御する割込みタイミング制御方
式に関する。

一般にディスクサブシステムはディスク制御装置に複数
のディスク装置が接続されて構成されており、上位装置
からディスク制御装置に目的とするディスク装置の選択
が指示され、データの転送が要求される。

この場合ディスク制御装置は一旦上位装置との結合を解
除し、指示されたディスク装置のセットアツプ完了によ
りデータ転送が可能となると、一度選択されて結合した
上位装置に対し、割込み信号を送出して再結合する。

ところで、この割込み信号を送出するタイミングは、割
込み信号送出後にディスク装置のヘッドが目的とするア
クセス位置に丁度さしかかるまでの時間の間に、上位装
置が目的とするアクセス位置とデータの授受を行うため
の前処理が、時間を持て余すことなく行われることが最
も望ましい。

この時間が多すぎると、上位装置は余分な時間を浪費し
、逆に少なすぎるとデータを転送するための前処理が完
了しないため、アクセス位置をオーバランしてしまい、
ディスクの回転待ちが発生と し、上位装置は更に多（の時間を浪費するこｌとなる。

〔従来の技術〕

第３図は従来の技術の一例を説明する図である。

第３図はディスク円板上のトラックを複数のセクタに分
割した磁気ディスク装置の場合を示し、■は磁気ヘッド
、■〜■はセクタパルス信号、■〜■はセクタである。

ディスク円板は矢印Ａの方向に回転しているものとし、
■が目的セクタであるとすると、例えばセクタパルス信
号■を磁気ヘッド■が読取った時、アクセス準備完了通
知のための割込み信号送出タイミングとしている。

従って、上位装置は矢印Ｂで示す範囲、即ちセクタパル
ス信号■と■の間の時間で、データ転送のための前処理
を完了させる必要がある。この時間はセクター個分回転
する時間に略等しい。

このように、従来はアクセス準備完了通知の割込み信号
を送出するタイミングは、ディスクサブシステム固有に
固定されていた。

〔発明が解決しようとする問題点〕

上記の如きディスクサブシステムを、例えばオフィスコ
ンピュータの如き性能の異なる上位装置が、共通バスを
経て共有する場合、アクセス準備完了通知の割込み発生
から、目的アクセス位置にヘッドがさしかかるまでの時
間が一定であるのに対し、上位装置が目的アクセス位置
のデータ転送を行うための前処理に要する時間は、性能
の差によりバラツキがある。

一般に割込み信号送出タイミングは、目的アクセス位置
をオーバランしないように設定されている。従って、性
能のより低い、即ちデータ転送の前処理により時間のか
かる上位装置のアクセスに対して、オーバランしないよ
うに設定されるため、性能のより高い上位装置のアクセ
スにおいては、割込み信号送出から目的アクセス位置に
ヘッドがさしかかるまでの時間に無駄が発生することと
なる。

これは、割込み信号の送出からデータ転送完了までの間
、上位装置とディスク制御装置の間のインタフェースが
占有されることから、共通バスに無駄な占有時間が発生
するという問題がある。

（問題点を解決するための手段〕 第１図は本発明の原理ブロック図である。

１〜３はオフィスコンピュータの如き複数の上位装置で
、夫々性能に差があるものとする。４〜６は複数のディ
スク制御装置で、配下にディスク制御装置４は複数のデ
ィスク装置７．８を接続しており、ディスク制御装置５
は複数のディスク装置９．１０を接続しており、ディス
ク制御装置６は複数のディスク装置１１．１２を接続し
て夫々制御している。

上位装置１〜３とディスク制′ａ装置４〜６の間は共通
バス１３で接続され、この共通バス１３に対する各装置
のインタフェースは小規模情報処理システムの共通イン
タフェースとして、ＳＣ３Ｉ（Ｓｍａｌｌ　Ｃｏｎ＋ｐ
ｕｔｅｒ　Ｓｙｓｔｅｍ　Ｉｎｔｅｒｆａｃｅ）等の自
由度の高いインタフェースが使用される。

ＳＣ３Ｉインタフェースでは、ディスク制御装置４〜６
は夫々上位装置１〜３を例えば機番により区別すること
が可能で、どの上位装置からも選択されて結合し、デー
タの転送を行うことが出来る。

ディスク制御装置４〜６は夫々アクセス準備完了通知の
割込みを発生させるタイミングに関する情報を格納する
メモリ１４と、上位装置１〜３からこのタイミング情報
を受信して、メモリ１４に書込み、上位装置１〜３に対
してどのタイミングで割込みを発生させるかを、該メモ
リ１４に格納されたタイミング情報に基づき決定す塩タ
イミング制御手段１５とを設けている。

システムの初期設定時に、ディスク制御装置４のタイミ
ング制御手段１５はｓｃｓ　ｔプロトコルにより上位装
置１．　２及び３から、共通バス１３を経て夫々の性能
に合致した最適なタイミングに関する情報を読取り、機
番別に区別してメモリ１４に記録する。同様にディスク
制御装置５及び６のタイミング制御手段１５もメモリ１
４に夫々上位装置１〜３のタイミング情報を記録する。

タイミング制御手段１５は上記のタイミング情報がメモ
リ１４に格納されると、このタイミング情報に基づき、
上位装置１〜３に対する割込み信号送出タイミングを設
定する構成とする。

〔作用〕

上記構成とすることにより、ディスク制御装置４〜６の
タイミング制御手段１５は、電源投入による初期設定時
に、上位装置１〜３に対して最適タイミングで割込み信
号を送出するタイミング情報を、メモリ１４に夫々収集
す、るため、このメモリ１４から読出したタイミング情
報に基づいて、一度結合した上位装置に対し、最適なタ
イミングで割込み信号を送出することが出来る。

〔実施例〕

第２図は本発明の一実施例を示す回路のブロック図であ
る。

第２図は第１図のディスク制御装置４〜６の詳細ブロッ
ク図を示す、システムの電源が投入され、システムの初
期設定が開始されると、マイクロプロセッサ１８はＲＯ
Ｍ１９からプログラムを読出して動作し、インタフェー
ス制御回路１６を経て、共通バス１３を介しＳＣ３Ｉの
プロトコルで上位装置１〜３と夫々メツセージを授受す
る。

上位装置１は例えば第３図に示すセクタパルス信号■の
位置で割込み信号を受ければ良く、上位装置２と３はセ
クタパルス信号■の位置で割込み信号を受ける必要があ
るとすると、上位装置１はタイミング情報の成るビット
を１”とし、上位装置２，３はタイミング情報の成るビ
ットを“Ｏ″として送出する。マイクロプロセッサ１８
はこのタイミング情報を上位装置の機番毎に区別してメ
モリ１４に格納する。

システムの初期設定が完了し、上位装置１がディスク装
置７をアクセスするため、ディスク制御装置４に対して
インタフェース制御回路１６を経て起動をかけると、マ
イクロプロセッサ１８はこの上位装置ｌの機番を読取り
、メモリ１４に格納されているタイミング情報を読出し
、割込み信号送出タイミングを示すビットが“１”であ
ることから、目的セクタから一つ前のセクタパルス信号
検出により、割込み信号を送出すれば良いことを知る。

ここでマイクロプロセッサ１８はフォーマット制御回路
１７を経てディスク装置７を起動し、目的セクタの存在
するトラックにヘッドの位置付けを行わせ、カウンタ２
０から入るセクタ番号を監視する。

カウンタ２０はインデックス信号でリセットされ、セク
タパルスにより順次カウントアツプする。

上位装置１から指示された目的セクタ番号が例えば３）
であるとすると、マイクロプロセッサ１８はセクタ番号
３０のセクタパルスを検出した時、インタフェース制御
回路１６を経て共通バス１３に上位装置１から選択され
たメツセージを付加した割込み信号を送出する。

上位装置１はこの割込み信号により自己が要求したディ
スク装置７との再結合であることを認識し、データ転送
の前処理を行い、略セクター個分の回転時間でこの前処
理を完了させ、データの書込みを行う場合はインタフェ
ース制御回路１６を経てデータを送出してくる。マイク
ロプロセッサ１８はフォーマット制御回路１７を制御し
、このデータに例えば位置情報やＥＣＣ等を付加させデ
ィスク装置７に送出させる。

又、データの読出しの場合は目的セクタのデータをディ
スク装置７に読出させ、フォーマット制御回路１７で位
置情報やＥＣＣ等を除去し、インタフェース制御回路１
６を経て上位装置１に送出させる。

上位装置２がディスク装置８をアクセスするため、ディ
スク制御装置４を起動した場合、マイクロプロセッサ１
８は上位装置２の機番を読取り、メモリ１４に格納され
ているタイミング情報を読出し、割込み信号送出タイミ
ングを示すビットが“０”あることから、目的セクタか
ら二つ前のセクタパルス信号検出により、割込み信号を
送出すれば良いことを知る。

ここでマイクロプロセッサ１８はフォーマット制御回路
１７を経てディスク装置８を起動し、目的セクタの存在
するトランクにヘッドの位置付けを行わせ、カウンタ２
１から入るセクタ番号を監視する。

カウンタ２１はインデックス信号でリセットされ、セク
タパルスにより順次カウントアツプする。

上位袋Ｗ１から指示された目的セクタ番号が例えば３）
であるとすると、マイクロプロセッサ１８はセクタ番号
２９のセクタパルスを検出した時、インタフェース制御
回路１６を経て上位装置１に割込み信号を送出する。

以後の動作は前記同様であるため省略する。

上記動作はタイミング情報に１ビツト使用した場合を説
明したが、上位装置１〜３の夫々タイミング情報が異な
る場合、２ビツト使用すれば良いことは勿論である。

〔発明の効果〕

以上説明した如く、本発明は上位装置に性能の差がある
場合、各上位装置に最適なタイミングで割込み信号を送
出するため、上位装置の性能差から発生する無駄なバス
占有を防止出来る。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す回路のブロック図、 第３図は従来の技術の一例を説明する図である。 図において、 １．２．３は上位装置、　４．５．６はディスク制御装
置、７〜１２はディスク装置、 １３は共通バス　　　　１４はメモリ、１５はタイミン
グ制御手段、 １６はインタフェース制御回路、 １７はフォーマット制御回路、 １８はマイクロプロセッサ、 １９はＲＯＭ、　　　　　２０．２１はカウンタである
。 声１　口

Claims (1)

1. 【特許請求の範囲】 共通バス（１３）を介して性能の異なる複数の上位装置
   （１）（２）（３）の一つと結合して動作し、配下のデ
   ィスク装置（７〜１２）と結合した上位装置（１）（２
   ）（３）との間のデータ転送を制御するディスク制御装
   置（４）（５）（６）において、 上位装置（１）（２）（３）に対する再結合のための割
   込み信号送出タイミング情報を上位装置毎に区別して記
   憶するメモリ（１４）と、 初期設定時に上位装置（１）（２）（３）と交信して各
   上位装置毎に再結合に最適な割込み信号送出タイミング
   情報を受信して該メモリ（１４）に格納し、上位装置（
   １）（２）（３）と再結合する際にはこのタイミング情
   報に基づき、割込み信号を送出するタイミング制御手段
   （１５）とを設け、 一度結合した上位装置と再結合する場合、前記メモリ（
   １４）から読出した該当上位装置のタイミング情報に基
   づき、選択されたディスク装置（７〜１２）の目的のア
   クセス位置をアクセスするのに最適なタイミングで割込
   み信号を送出することを特徴とする割込みタイミング制
   御方式。