JPH054690B2 - - Google Patents

Description

【発明の詳細な説明】 〔概要〕 共通バスを介して上位装置と結合して動作する
磁気デイスク制御装置が書込みデータ又は読出し
データを転送するため、上位装置に割込み信号を
送出して再結合を計る時、上位装置の応答速度が
上位装置の状況により変動し、且つその平均応答
速度も機種により異なる場合、磁気デイスク制御
装置が適切な割込みタイミングを決定することを
可能とする。

〔産業上の利用分野〕

本発明は割込み応答速度が変動し、且つその平
均応答速度が夫々異なる上位装置に共通バスを介
して接続される磁気デイスク装置に係り、特に一
度選択された上位装置に再結合してデータ転送を
行う際の、上位装置に対する最適な割込みタイミ
ングを決定する割込みタイミング制御方式に関す
る。

近年、小型で大容量のハードデイスク装置は、
オフイスコンピユータの如き小型コンピユータに
も、要求されるようになつてきた。これに伴い小
規模情報処理システムの共通インタフエースとし
て、SCSI（Small Computer System Interface）
等の自由度の高いインタフエースが一般化してき
た。

即ち、SCSIにおいては、複数のコンピユータ
と共通バスで接続された入出力装置が、どのコン
ピユータからも選択されてデータの送受を行うこ
とが可能である。

従つて、このようなインタフエースに接続され
る磁気デイスク制御装置は、多種多様な上位装置
に接続可能であることと、共通バスであるために
共通バスの占有率を可能な限り低くすることが要
求されている。

ところで、磁気デイスク制御装置においては、
磁気デイスク装置と書込み又は読出しデータの転
送を行うため、一度選択されて結合した上位装置
に対し、磁気デイスク装置のセツトアツプ完了に
より、割込み信号を送出して再結合する。

しかし、共通バスの制御を専用のプロセツサで
行わない小規模な上位装置では、磁気デイスク制
御装置の割込み信号送出に対して応答時間が変動
する。従つて、この割込み信号送出を、特別な手
段を具備することなく、上位装置に適したタイミ
ングで実施出来れば、共通バス上であらゆる装置
の組み合わせに効率良く対応出来るため、融通性
の高いシステムを容易に構成することが可能であ
る。

従つて、この割込みタイミングを割込み応答速
度が状況により変動し、且つその平均応答速度が
夫々異なる上位装置に対し最適値に設定する必要
がある。

〔従来の技術〕

従来の磁気デイスク制御装置では、上位装置か
ら指定された磁気デイスク装置のヘツドを、所定
のトラツクに位置付けするシーク動作を完了する
と、再度同一の上位装置に再結合するため、割込
み信号を送出するが、この割込みタイミングは、
固定若しくは上位装置から指定可能であつた。

〔発明が解決しようとする問題点〕

割込みタイミングが固定の場合は、接続される
上位装置は一種類であり、該上位装置の応答速度
の変動を考慮したタイミングであるため、種々の
平均応答速度を持つ上位装置に結合する時には、
平均応答速度の一番遅い上位装置を基準とした固
定値にするのが一般的である。

従つて、平均応答速度の速い上位装置と接続し
た時も、共通バスの使用効率が平均応答速度の遅
い上位装置と同等となり、性能の向上が望めない
という問題がある。

若し、この割込みタイミングを指定可能とする
には、上位装置には磁気デイスク制御装置に対し
て、最適タイミングを通知する手段を持ち、且
つ、磁気デイスク制御装置には、その通知に従つ
てタイミングを変更する手段を持つ必要がある。
このような手段を持たない小規模な上位装置と、
これに接続される小型磁気デイスク制御装置で
は、共に上記手段を新たに付加しなければ使用出
来ないという問題がある。

上位装置から指定可能の場合は、応答速度が状
況により変動し、且つその平均応答速度が種々の
値を持つ上位装置に接続しても、上位装置側で最
適な割込みタイミングを決定することが可能であ
るが、上位装置及び磁気デイスク制御装置双方
に、上記と同様にタイミング設定手段が具備され
ており、高価となるという問題がある。

〔問題点を解決するための手段〕

第１図は本発明の原理ブロツク図である。

複数の上位装置１〜３はSCSI等のインタフエ
ースを持つ共通バス１１を経て、磁気デイスク制
御装置４及び入出力制御装置５，６と接続され
る。この入出力制御装置５，６は磁気デイスク制
御装置でも良いし、他の入出力装置を制御する制
御装置でも良い。

磁気デイスク制御装置４にはバス１２を経て磁
気デイスク装置９，１０が接続され、例えば上位
装置１から磁気デイスク制御装置４が、磁気デイ
スク装置９に対するデータの書込み／読出し命令
を受けると、制御手段７は磁気デイスク装置９の
指示されたトラツクに、ヘツドを位置付けさせる
ため、一旦共通バス１１との結合を解き、ヘツド
の位置付けが終了すると、上位装置１に対し初期
設定されたタイミングで共通バス１１を経て割込
み信号の送出を行う。

計数手段８は磁気デイスク装置９，１０から送
出されるインデツクス信号とセクタ信号とによ
り、セクタ数を計数してから、制御手段７はこの
計数手段８の計数値から、データの書込み／読出
しを行う目的セクタまでの時間を計算し、このセ
クタにヘツドが到達する前の一定タイミングで、
即ち初期設定タイミングで上記の如く上位装置１
に割込みを行う。

上位装置１が応答した時点において、制御手段
７は上位装置毎に再結合回数を計数すると共に、
タイミングの検証を行い、タイミングの良否を判
定して再結合回数と共に記録する。そして、この
記録に基づき不良率を計数して閾値と比較し、閾
値をこえると、上記初期設定タイミングを補正す
る構成とする。

〔作用〕

上記構成とすることで、制御手段７は計数手段
８の計数値に基づき送出した割込みタイミングに
対する上位装置の応答速度の変動により、磁気デ
イスクの回転待ちの発生率と、余裕のありすぎる
状態の発生率とを検出することが可能となるた
め、この発生率を一定値以下に制御して性能低下
を防止することが出来る。

〔実施例〕

第２図は本発明の一実施例を示す回路のブロツ
ク図で、第１図磁気デイスク制御装置４の詳細ブ
ロツク図である。

共通バス１１を経て上位装置から命令やデータ
が送られて来る。マイクロプロセツサ２４は
ROM２５に格納されているプログラムを読出し
て動作し、ホストインタフエース制御回路２２を
制御して、命令を取り込んで解析し、データの書
込みであれば、ホストインタフエース制御回路２
２からデータを切替回路１８と１９に送出させ
る。

バツフア１６又は１７にバツフア制御回路１５
の制御により、このデータを切替回路１８を経て
バツフア１６に、又は切替回路１９を経てバツフ
ア１７に格納する。

マイクロプロセツサ２４はフオーマツト制御回
路２３を制御して、切替回路２０又は２１を経て
バツフア１６又は１７に格納されたデータを読出
させ、このデータに位置情報、シンクバイト、
ECC等を付加して端子Ａから磁気デイスク装置
に送出する。

マイクロプロセツサ２４は命令が読出しであれ
ば、磁気デイスク装置から端子Ａを経て入るデー
タを、フオーマツト制御回路２３を制御して、切
替回路２０又は２１を経てバツフア１６又は１７
に格納させる。そして、ホストインタフエース制
御回路２２を制御して、切替回路１８又は１９を
経てバツフア１６又は１７に格納されたデータを
共通バス１１に送出させる。

カウンタ２７，２８は第１図に示すバス１２に
接続される磁気デイスク装置９，１０に夫々対応
して接続され、カウンタ２７は端子Ｂから入るセ
クタパルスを計数し、インデツクスパルスにより
リセツトされることにより、ヘツドが現在位置し
ているセクタをマイクロプロセツサ２４に認識さ
せる。又カウンタ２８は端子Ｃから入るセクタパ
ルスを計数し、インデツクスパルスによりリセツ
トされることで、ヘツドの現在位置するセクタを
マイクロプロセツサ２４に認識させる。

マイクロプロセツサ２４は選択した磁気デイス
ク装置に対応するカウンタ２７又は２８の計数値
から、データの書込み／読出しを行うセクタを検
出し、フオーマツト制御回路２３に上記の如くデ
ータの送受を行わせる。

マイクロプロセツサ２４はデータの書込み／読
出しを指示されると、指定された磁気デイスク装
置のトラツクにヘツドを位置付けするため、前記
の如く一旦共通バス１１を切り離し、ヘツド位置
付け完了により、再度同一上位装置に割り込み信
号を送出して、再結合を行うが、この割り込みタ
イミングはRAM２６に各上位装置と各磁気デイ
スク装置毎に格納される。

第３図は再結合時の共通バス上の状態を説明す
る図である。

本例は共通バス１１をSCSIとし、上位装置か
ら１セクタの書込み命令が発行された場合を示
す。

マイクロプロセツサ２４はRAM２６内のテー
ブルを参照して、命令を発行した上位装置と、指
定された磁気デイスク装置に対応する割込みタイ
ミングをセクタ数で取り出す。

データを書込むセクタを第３図の番号０で示す
位置とし、指定の磁気デイスク装置はカウンタ２
７に対応するものとすれば、マイクロプロセツサ
２４は前記割込みタイミングのセクタ数を０から
引算し、この引算した値が例えば−６となつたと
すると、カウンタ２７の計数値がに示す如く−
６のセクタ番号を計数した時、割込み信号を共通
バス１１に送出させる。

即ち、上位装置からデータを書込むセクタ番号
番号を例えば41と指定されたとすると、カウンタ
２７が35（41−６＝35）番のセクタを計数した時、
ホストインタフエース制御回路２２を起動して、
共通バス１１を獲得し、続いて１バイトのメツセ
ージデータを転送するため、共通バス１１にリク
エスト信号を送出させる。

この１バイトのメツセージデータは磁気デイス
ク制御装置に接続された複数の磁気デイスク装置
の内、どの磁気デイスク装置からの再結合要求で
あるかを示す。

上位装置がこの１バイトのメツセージデータを
受理して応答する時間は、上位装置のプロセツサ
による処理が介入するため、プログラム構造によ
り異なり、特に共通バス１１の制御を専用のプロ
セツサで行わず、ホストプロセツサで行うよう
な、小規模な上位装置の場合、再結合要求をホス
トプロセツサが受付られる状態になる迄、メツセ
ージの受け渡しが開始されず、応答時間がホスト
プロセツサの状態の左右される。

〜のａは再結合を行うために、ホストイン
タフエース制御回路２２を起動し、共通バス１１
の使用権を得るのに要する時間、ｂは上位装置の
ホストプロセツサが再結合割込みを受付るまでの
待ち時間、ｃはホストプロセツサによるメツセー
ジの受領に要する時間、ｄは目的とするセクタ０
にライトすべきデータをマイクロプロセツサ２４
がバツフア１６又は１７に格納するのに要する時
間を夫々示す。

時間ｂがホストプロセツサの状態により、常に
変動するが時間ｃはホストプロセツサの処理速度
のみに依存するため、同一の上位装置であれば常
に一定である。

第３図は最も共通バス１１の使用効率が良い
状態を示し、番号−１でバツフア１６又は１７に
データが格納され、番号０でフオーマツト制御回
路２３により、磁気デイスク装置の目的セクタ
に、このデータが書込まれることを示す。

第３図は前記の如くホストプロセツサの状態
で変動する時間ｂが長くなつた場合を示し、割込
みタイミングがと同じならば、バツフア１６又
は１７にデータを格納した時、既にヘツドは磁気
デイスク装置の目的セクタを通り過ぎており、磁
気デイスクの回転待ちが発生する状態を示す。

第３図はの状態を改善するため、割込みタ
イミングを必要とするセクタ数だけ補正した場合
を示す。

第３図はの如く補正した後、次の再結合の
際、時間ｂが短縮された場合を示し、この時は共
通バス１１の使用効率が低下する。即ち３セクタ
分余分に共通バス１１を占有することとなる。

ここで、マイクロプロセツサ２４はデータの受
領が完了すると、カウンタ２７の値を読出して割
込みタイミングを検証し、磁気デイスクの回転待
ちが発生したの状態と、割込みタイミングに充
分な余裕のあるの状態の発生回数と、再結合を
行つた回数とを計数する。そして、この計数結果
をRAM２６に上位装置毎に記録する動作を行
う。

マイクロプロセツサ２４はこの記録が完了する
と、現時点での回転待ち発生率と、余裕のあつた
状態の発生率を算出し、予め定められた閾値と比
較する。そして、閾値を越えた場合、割込みタイ
ミングを例えば１セクタ分ずつ補正する。即ち、
補正量は＋１又は−１である。

このような操作を繰り返すことにより、応答時
間が大きく変動する上位装置に対し、回転待ち発
生率を閾値以下にすることが可能となり、又余裕
のありすぎる状態の補正により、再結合のタイミ
ングが不必要に速くなることも防止出来る。又更
に応答時間の変動しない上位装置に対しては、割
込みタイミングが常に最適状態に設定される。

第２図の実施例はバツフア１６と１７を使用す
るダブルバツフア構成としたが、シングルバツフ
ア構成でも、バツフア無しでも良い。

又カウンタ２７，２８はセクタパルスを利用し
ているが、バイトクロツクでも良い。

〔発明の効果〕

以上説明した如く、本発明は応答速度が変動す
る上位装置と結合する磁気デイスク制御装置にお
いて、割込みタイミング設定手段を設ける必要が
無く、回転待ちや余裕のありすぎる状態の発生率
を閾値以下にすることが可能で、共通バスの使用
効率を向上させるため、平均応答速度が夫々異な
る上位装置と結合しても性能低下を防止出来る。

【図面の簡単な説明】

第１図は本発明の原理ブロツク図、第２図は本
発明の一実施例を示す回路のブロツク図、第３図
は再結合時の共通バス上の状態を説明する図であ
る。 図において、１〜３は上位装置、４は磁気デイ
スク制御装置、５，６は入出力制御装置、７は制
御手段、８は計数手段、９，１０は磁気デイスク
装置、１５はバツフア制御回路、１６，１７はバ
ツフア、１８〜２１は切替回路、２２はホストイ
ンタフエース制御回路、２３はフオーマツト制御
回路、２４はマイクロプロセツサ、２５は
ROM、２６はRAM、２７，２８はカウンタで
ある。

Claims (1)

1. 【特許請求の範囲】 １ 単数又は複数の割込み信号に対する応答速度
   が変動する上位装置１〜３の一つと共通バスを介
   して論理的に結合して動作する磁気デイスク制御
   装置４において、 初期設定された割込みタイミングで割込み信号
   を上位装置に送出させ、上位装置からの応答時間
   を検出して、該割込みタイミングの良否を判定し
   て記録させ、該記録から磁気デイスクの回転待ち
   発生率と余裕のありすぎる状態の発生率とを求め
   る制御手段７と 磁気デイスク装置から入るヘツドの位置を示す
   信号を計数する計数手段８とを設け、 該計数手段８の計数値から算出される前記初期
   設定された割込みタイミングで上位装置に割込み
   信号を送出し、応答時間の長短に応じて発生する
   磁気デイスクの回転待ち発生率と、余裕のありす
   ぎる状態の発生率とを求め、予め定めた閾値を越
   えた場合、前記初期設定された割込みタイミング
   を補正する動作を繰り返すことを特徴とする割込
   みタイミング制御方式。