JP2000155737A

JP2000155737A - デ―タパケット受信装置

Info

Publication number: JP2000155737A
Application number: JP11204874A
Authority: JP
Inventors: Mark J Simms; マーク・ジェイ・シムズ; R Alexis Takasugi; アール・アレクシス・タカスギ
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1998-07-20
Filing date: 1999-07-19
Publication date: 2000-06-06
Also published as: EP0974910A2; US6161155A; EP0974910A3

Abstract

(57)【要約】【課題】本発明は、ブロックデータを受信装置のバッフ
ァメモリに書き込み、かつここから読み取る際に、ブロ
ックデータフォーマット情報を維持するための改良シス
テムでありながら、システムオーバヘッドあるいは回路
コストを低減するシステムを提供する。【解決手段】通信リンク上でデータパケットを受信する
ための装置は、インタフェース−コントロールユニット
４は、データパケットを受信し、これに応じて、データ
パケットの境界標識を判定し、データパケットおよび境
界標識をバッファメモリ８に書き込み、データパケット
と境界標識との間に論理リンクを形成するように実行さ
れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、通信リンク上で１
つの装置と別の装置との間でのデータ転送に関し、より
詳細には、ホストコンピュータと大容量記憶装置との間
でのデータ転送に関する。

【０００２】

【従来の技術】ホストコンピュータは、ある種の通信リ
ンク上で、ハードディスクドライブまたは磁気テープド
ライブ等の一以上の大容量記憶装置と併せて動作するこ
とが多い。さらに、データは、ブロック単位で通信リン
ク上をホストコンピュータと大容量記憶装置との間で転
送されることが多い。本適用の目的において、ブロック
に収納されるデータを本明細書では「ブロックデータ」
と称する。

【０００３】現行の通信リンク、例えば、小規模コンピ
ュータシステムインタフェース（ＳＣＳＩ）は、高速の
データ転送速度を支援する。このような高速のデータ転
送速度を利用するために、ホストコンピュータおよび大
容量記憶装置には、ともに、典型的に一または複数のバ
ッファメモリデバイス（バッファメモリ）が含まれる。
バッファメモリは、特定の通信リンクを用いることによ
り支援される高速のデータ転送速度で入ってくる(incom
ing)ブロックデータを受信し、一時的に記憶するために
使用される。ブロックデータが受信された後、該ブロッ
クデータは、次はバッファメモリから読み出され、処理
され得る。この目的においてバッファメモリを利用する
大容量記憶装置の例は、「Method and Apparatus for C
ontrolling Data Transfers through Multiple Buffers
（複数のバッファによるデータ転送を制御するための方
法および装置）」と題する米国特許第４，８４３，５４
４号に見出すことができる。

【０００４】ブロックデータを受信装置（すなわち、ホ
ストコンピュータ、あるいは大容量記憶装置）のバッフ
ァメモリに転送中、１つのブロックが終端し、別のブロ
ックが開始する境界は、ブロックデータのフォーマット
情報を維持するためにわかっていなければならない。こ
れは、各ブロック長が可変であるとともにブロック境界
がバッファメモリ内のどこにあってもよいため、複雑な
タスクとなり得る。このタスクを実現する従来技術のシ
ステムとして、マイクロプロセッサおよびソフトウェア
ルーチン、あるいは比較的複雑な状態機械（ステートマ
シーン）がある。これらの従来技術のシステムにより、
システムオーバヘッドが際立ってしまい、これによって
受信装置の性能レベルを低下させるか、あるいは、所望
の性能レベルに到達するために高価な制御回路が必要と
なる可能性がある。

【０００５】

【発明が解決しようとする課題】本発明は、ブロックデ
ータを受信装置のバッファメモリに書き込み、かつここ
から読み取る際に、ブロックデータフォーマット情報を
維持するための改良システムでありながら、システムオ
ーバヘッドあるいは回路コストを低減するシステムを提
供する。

【０００６】

【課題を解決するための手段】本発明は、受信装置によ
り使用可能であり、通信リンク上でデータパケットを受
信するための装置を含む。該装置は、バッファメモリ
と、該バッファメモリに接続されたインタフェース−コ
ントロールユニットとを含む。インタフェース−コント
ロールユニットは、データパケットを受信し、これに応
じて、データパケットの境界標識を判定し、データパケ
ットおよび境界標識をバッファメモリに書き込み、デー
タパケットと境界標識との間に論理リンクを形成するよ
うに実行される。

【０００７】また、本発明は、データパケットを受信
し、データパケットの境界情報に従ってデータパケット
を受信装置のバッファメモリに書き込む方法も含む。該
方法は、データパケットを通信リンク上で受信するステ
ップと、データパケットの境界標識を判定するステップ
と、データパケットと境界標識との間に論理リンクを形
成するように、データパケットおよび境界標識をバッフ
ァメモリに書き込むステップとを含む。該境界標識を用
いて、データパケットがブロック終結データパケットで
あるか、バースト終結データパケットであるか、その両
方であるかを示すことが可能である。該通信リンクをＳ
ＣＳＩ通信リンクにして、本発明を実施することができ
る。また、受信装置は、テープ記憶装置またはホストコ
ンピュータ等の大容量記憶装置としてもよい。

【０００８】

【発明の実施の形態】前述したように、ブロックデータ
を受信装置（すなわち、ホストコンピュータ、あるいは
大容量記憶装置）のバッファメモリに転送中、１つのブ
ロックが終端し、別のブロックが開始するその境界は、
ブロックデータのフォーマット情報を維持するためにわ
かっていなければならない。これは、各ブロック長が可
変であるとともにブロック境界がバッファメモリのどこ
にあったもよいため、複雑なタスクとなり得る。従来技
術に比べ、本発明は、このタスクを大幅に簡略化してい
る。

【０００９】図１は、本発明の第１の代表的な実施形態
を示す回路構成図である。図１を参照して、テープ記憶
装置３には、ホストコンピュータ（図示せず）が接続さ
れている。テープ記憶装置３は、ディジタルデータ記憶
装置（ＤＤＳ）規格（ＩＳＯ／ＩＥＣ規格１０７７７：
１９９１Ｅによって規定される）に準拠し、テープド
ライブ２４およびテープメカニズム２２を含む。

【００１０】ホストコンピュータは、当該技術において
周知の「高速広域(fast wide)」ＳＣＳＩ通信リンクで
あるＳＣＳＩバス２を介してテープドライブ２４に接続
される。なお、本発明は、他の種類の通信リンク（現在
既存のもの、または開発中のもの）によっても実装可能
であることに留意されたい。

【００１１】本適用の目的において、「データパケッ
ト」は、バイナリビット（ビット）のグループであっ
て、１ユニットとして通信リンク上で受信装置に転送さ
れる。データパケットにおけるビット数は、本発明を別
様に実施する毎に異なって画定することができる。これ
は、使用される通信リンクのタイプに一部左右される。
本実施形態において、データパケットは８ビット幅と規
定される。ＳＣＳＩバス２には１６本のパラレルデータ
線が含まれ、これにより、各データ転送中に２つのデー
タパケットを（並列に）転送可能である。

【００１２】ホストコンピュータおよびテープドライブ
２４は、典型的には、ブロック単位でデータ転送を行
う。各ブロックは、ＳＣＳＩバス２上で一連のデータ転
送を介して転送される。ブロック転送を完了する最後の
データパケットは、本明細書において「ブロック終端
（ＥＯＢ）データパケット」、あるいは「ＥＯＢデー
タ」と称する。なお、ＳＣＳＩプロトコルにより複数の
データ転送をバーストで行うことが可能となる。本実施
形態において、ホストコンピュータおよびテープドライ
ブ２４は、この機能性を利用してブロック転送を実行す
る。バーストでのデータ転送についての詳細は、当該技
術において周知であるため、テープドライブ２４および
ホストコンピュータについての動作の態様は、ここで詳
細には検討しない。

【００１３】図１において、テープドライブ２４は、本
発明を説明するために有用である４つの機能ブロックに
より表される。すなわち、「ＳＣＳＩインタフェースお
よびテープドライブコントロールユニット」（インタフ
ェース−コントロールユニット）４、カウンタ６、バッ
ファメモリ８、そして読み取り／書き込み回路１４であ
り、これらはすべて内部バス２６を介して相互接続され
ている。以下、さらに詳細に説明するように、インタフ
ェース−コントロールユニット４は、ＳＣＳＩバス２と
バッファメモリ８との間のインタフェースであるととも
に、カウンタ６および読み取り／書き込み回路１４の各
種態様を制御する。

【００１４】テープメカニズム２２は、第２の内部バス
１９を介して読み取り／書き込み回路１４に接続され、
さらに図１において以下の機能ブロックにより表され
る。すなわち、読み取り／書き込みヘッド（ヘッド）１
８、ヘッド１８の動きを制御するヘッドアクチュエータ
１６、そしてテープ２０である。これらの機能ブロック
の動作は、線形記録技術において周知であるため、その
動作については詳細に検討しない。

【００１５】テープ２０は、テープ記憶装置３の大容量
記憶媒体として機能する。前述のように、テープ記憶装
置３はＤＤＳ規格に準拠する。ＤＤＳ規格によると、ブ
ロックデータは、代表的な一連のデータグループでテー
プ２０に記憶される。また、各データグループには、関
連するインデックスファイルもテープ２０に記憶されて
いる。これらのデータグループに記憶されたデータのブ
ロック構造は、関連するインデックスファイルにおいて
マークを付けることにより表現される。ある特定のグル
ープがＥＯＢデータを含むことを示すマークを、本明細
書中において「ＥＯＢマーク」と称する。

【００１６】バッファメモリ８には、一連の記憶レジス
タ（以下、単に記憶レジスタと称する）３２が含まれ、
その代表的なもののみ図１に示す。記憶レジスタ３２の
各記憶レジスタは、２つのデータパケットおよび２つの
境界標識（データパケット毎に１つ）を受け取ることが
できる。境界標識の目的については、詳細を以下に説明
する。

【００１７】インタフェース−コントロールユニット４
は、バッファメモリ入力ポインタ（入力ポインタ）およ
びバッファメモリ出力ポインタ（出力ポインタ）を用い
ることによって、バッファメモリ８へのデータの流れお
よびバッファメモリ８から出たデータの流れを管理す
る。入力ポインタは、データのバッファメモリ８への書
き込み動作（バッファ書き込み動作）中にデータを受け
取るのに適切な記憶レジスタを識別するために使用され
る。出力ポインタは、データのバッファメモリ８からの
読み取り動作（バッファ読み取り動作）中にデータを読
み取るのに適切な記憶レジスタを識別するために使用さ
れる。

【００１８】図１に描かれたこのような機能ブロックの
予備的説明により、ブロックを転送するためのテープ記
憶装置３およびホストコンピュータの動作を次に説明す
る。

【００１９】ホストコンピュータからテープ記憶装置３
へのブロック転送をセットアップするために、ホストコ
ンピュータとインタフェース−コントロールユニット４
との間で所定のパラメータ（ＳＣＳＩプロトコルにより
規定される）がＳＣＳＩバス２上で交換される。ホスト
コンピュータからインタフェース−コントロールユニッ
ト４に伝達される、これらのパラメータの１つは、ブロ
ック転送中に伝送されるデータパケットの数である。イ
ンタフェース−コントロールユニット４は、カウンタ６
に制御信号を内部バス２６を介して送信することによっ
て該パラメータに応答し、これに応じてカウンタ６を予
めセットする。本実施形態において、カウンタ６はハー
ドウェア回路であるが、別の実施形態においては、ソフ
トウェアルーチンにより該カウンタを実施することも可
能である。

【００２０】テープドライブ２４とホストコンピュータ
が作動可能であると（レディ状態にあると）、ホストコ
ンピュータは、ＳＣＳＩバス２上で一連のデータ転送を
介してテープ記憶装置３にブロックデータの転送を開始
する。通常のデータ転送中、２つのデータパケット（合
計２バイトのブロックデータを含む）は、ＳＣＳＩバス
２の１６本のデータ線で伝送され、それぞれインタフェ
ース−コントロールユニット４により受信される。ＳＣ
ＳＩプロトコルによると、何れか１つのデータ転送にお
ける第１のデータパケットは、ＳＣＳＩバス２のＤ０〜
Ｄ７のデータ線でホストコンピュータにより伝送され、
第２のデータパケットは、Ｄ８〜Ｄ１５のデータ線でホ
ストコンピュータにより伝送される。

【００２１】各データ転送後、インタフェース−コント
ロールユニット４は、受信されたばかりのデータパケッ
トのうち何れか１つがＥＯＢデータパケットであるかど
うかをチェックする。本実施形態において、これは、イ
ンタフェース−コントロールユニット４が、各データパ
ケットを受信する毎に１つずつカウンタ６を減少させ、
次いでカウント値がゼロになったかどうかをチェックす
ることにより達成される。ゼロになっていれば、対応す
るデータパケットがＥＯＢデータパケットであると判定
される。なお、これは、ＥＯＢデータパケットを判定し
うる唯一の方法である。本発明から逸脱せずに、他の手
法（当該技術において現在知られている、または開発中
のもの）も使用することができる。

【００２２】ＥＯＢの判定が行われると、次に、２つの
データパケットそれぞれについての境界標識もまた判定
される。これらの２つの境界標識が判定された後、２つ
のデータパケットおよび各データパケットの境界標識が
バッファメモリ８に書き込まれる。これは、各データパ
ケットおよびその境界標識が後のバッファ読み取り動作
時に識別可能となるように行われる。本適用の目的にお
いて、これを本明細書中ではデータパケットとその境界
標識との間に「論理リンク」を形成すると称する。論理
リンクは、１組の編成規則に従って各バッファ書き込み
動作を実行することにより形成される。本実施形態にお
いて、境界標識は、１ビット幅であり、論理的にリンク
されたデータパケットのブロック終端状態を示すために
使用される。すなわち、境界標識を用いて、その論理的
にリンクされたデータパケットがＥＯＢデータパケット
であるかどうかを判定する。

【００２３】当業者であれば理解されるように、データ
パケットとその境界標識との間に論理リンクを形成する
ために使用し得る編成規則は幾通りも存在する。本発明
は、その最も広義の意味において、これらのうちどの特
定のものにも限定されない。本実施形態において使用さ
れる該１組の編成規則は、図１に示され、以下の通りで
ある。

【００２４】１．第１のコラム１２（８ビット幅）は、
Ｄ０〜Ｄ７のデータ線上で受信されたデータパケット用
に確保される。

【００２５】２．第２のコラム１３（同様に８ビット
幅）は、Ｄ８〜Ｄ１５のデータ線上で受信されたデータ
パケット用に確保される。

【００２６】３．第３のコラム１５（１ビット幅）は、
同一の記憶レジスタに記憶されるとともに第１のコラム
１２に配置されるデータパケットに論理的にリンクされ
る境界標識用に確保される。

【００２７】４．第４のコラム１０（１ビット幅）は、
同一の記憶レジスタに記憶されるとともに第２のコラム
１３に配置されるデータパケットに論理的にリンクされ
る境界標識用に確保される。

【００２８】なお、「コラム」という言葉は、本実施形
態に使用される編成規則を伝えるためにのみ用いられる
ことに留意されたい。何れかの特定バッファメモリの物
理的指向またはメモリアーキテクチャに本発明を限定す
ることを意味するものではない。

【００２９】本実施形態において使用される編成規則を
さらに説明するために例を示す。ある特定のデータ転送
中に「データパケットＡ」と「データパケットＢ」を受
信したと仮定する。データパケットＡは、Ｄ０〜Ｄ７の
データ線上で受信され、データパケットＢは、Ｄ８〜Ｄ
１５のデータ線上で受信された。これらのデータパケッ
トを受信した後、データパケットＢは、インタフェース
−コントロールユニット４によりＥＯＢデータパケット
であると判定された。データパケットＡおよびデータパ
ケットＢをバッファメモリ８に書き込む前に、入力ポイ
ンタは、第１の記憶レジスタ３３を指していた。これに
より、図示のように、データパケットＡおよびデータパ
ケットＢは、第１の記憶レジスタ３３に書き込まれた。
また、データパケットＢがＥＯＢデータパケットである
と判定されたので、第１の記憶レジスタ３３の第４のコ
ラム１０に示すように（図１の「ＥＯＢ」により表現さ
れる）ビットがセットされる。このビットは、データパ
ケットＢの境界標識であり、第４のコラム１０に配置さ
れているので（上記の規則番号４を参照）、これにより
データパケットＢに論理的にリンクされる。この結果、
データパケットＢがＥＯＢデータパケットであることが
理解される。

【００３０】前述したこれらの同一編成規則は、後続す
るデータ転送すべてに適用される。この結果、後に記憶
レジスタからデータのバッファ読み取り動作が行われる
と、記憶レジスタに記憶される各データパケット、およ
び各データパケットについての境界標識は容易に検索可
能であり、正確に解釈することができる。これについて
は、詳細を後述する。

【００３１】データ転送の実行後（または実行中）、読
み取り／書き込み回路１４によりバッファメモリ８から
データが読み取られ、テープ２０に記憶される。読み取
り／書き込み回路１４は、制御信号に応答してバッファ
読み取り動作を実行するが、この信号を本明細書中では
「読み取り制御信号」と称する。読み取り制御信号は、
内部バス２６上でインタフェース−コントロールユニッ
ト４から読み取り／書き込み回路１４に伝送される。読
み取り制御信号は、バッファ読み取り動作を実行するこ
とを読み取り／書き込み回路１４に通知する。バッファ
読み取り動作中、出力ポインタにより識別される記憶レ
ジスタからデータが読み取られ、前述した編成規則に従
って解釈される。例えば、出力ポインタが第２の記憶レ
ジスタ３５を現在指し、対応する読み取り制御信号がイ
ンタフェース−コントロールユニット４により生成さ
れ、読み取り／書き込み回路１４に伝送されると仮定す
る。読み取り／書き込み回路１４は、これに、第２の記
憶レジスタ３５のコンテンツを読み取ることにより以下
のように応答する。すなわち、データパケットＣは、第
２の記憶レジスタ３５からの最初に処理すべきデータパ
ケットであり、データパケットＣについての（第３のコ
ラム１５から読み取られる）境界標識がセットされるの
で、データパケットＣは、ＥＯＢデータパケットである
と判定される。さらに、データパケットＤ（第４のコラ
ム１０に配置されるその境界標識がセットされていな
い）は、ＥＯＢデータパケットでないとして解釈され
る。読み取り／書き込み回路１４は、この情報を、ＤＤ
Ｓ規格に従ってこれらのデータパケットをテープ２０に
適宜記憶するのに適する信号に変換することにより応答
する。

【００３２】図２には、本発明の別の代表的な実施形態
を説明する論理図を示す。典型的には、図２に示される
ステップは、通信リンクを介する送信装置からのブロッ
クデータの転送に応答して、受信装置により実行され
る。受信装置は、図２に示されるステップを、データの
ブロック全体を転送するまで反復することができる。な
お、本実施形態は多数の方法で実装することが可能であ
る。例えば、受信装置は、ホストコンピュータとしても
よく、あるいは大容量記憶装置としてもよい。同様に、
送信装置もまた、例えばホストコンピュータであっても
よく、または大容量記憶装置であってもよい。

【００３３】受信装置には、図１に示されるものと同様
のインタフェース−コントロールユニットが含まれる。
しかしながら、本実施形態において、インタフェース−
コントロールユニットは、データパケットをバッファメ
モリに書き込む前に（１つではなく）２つのデータ送信
を受信するように適合される。さらに、バッファメモリ
の各記憶レジスタは、４つのデータパケットおよび４つ
の境界標識を受信するような大きさとなっている。

【００３４】次に、図２に転じると、受信装置は、送信
装置から受信装置にブロック転送が開始されると、図２
に示されるステップの実行を開始する。ブロックデータ
は、送信装置と受信装置との間の通信リンク上での一連
のデータ転送を介して受信装置に転送される。通常、デ
ータ転送中に２つのデータパケットが伝送される。

【００３５】受信装置は、２つのデータ転送の結果、デ
ータパケットをまず受信する（ステップ１０２）。デー
タパケットを受信後、受信装置は、データパケットのう
ちの何れか１つがＥＯＢデータパケットであるかどうか
を判定する（ステップ１０４）。この判定を行った後、
データパケット毎に境界標識も判定される（ステップ１
０６）。各データパケットおよびその境界標識を受信装
置のバッファメモリに書き込み、論理リンクを形成する
（ステップ１０８）。前述したように、これは、バッフ
ァ書き込み動作毎に従う一組の編成ルールを使用するこ
とにより達成される。この結果、後のバッファ読み取り
動作中に、各データパケットおよびその境界標識が検索
可能となり、それぞれが識別可能となる。実行すべき追
加のデータ転送があれば（判定ステップ１１０）、全ブ
ロックが転送されるまで前述したステップを反復する。

【００３６】図３には、（図２に示される）本実施形態
に使用可能な一組の編成規則を説明するために用いられ
る。この場合、２つのデータパケットをデータ転送毎に
受信すると仮定する。図３は、記憶レジスタ６６を有す
るバッファメモリ６８を示すが、図３にはこの代表的部
分のみを示す。記憶レジスタ６６の各記憶レジスタは、
４つのデータパケットおよび４つの境界標識を受信する
ことが可能である。ステップ１０８を実行する都度、ス
テップ１０２を実行した結果受信するデータパケット
と、ステップ１０６を実行することにより判定される境
界標識は、入力ポインタによって識別される１つの記憶
レジスタにすべて書き込まれる。さらに、ステップ１０
８を実行する都度、以下の編成規則に従う。

【００３７】１．第１のコラム５０に記憶されたデータ
パケットは、同一の記憶レジスタの第５のコラム５８に
記憶された境界標識に論理的にリンクされる。

【００３８】２．第２のコラム５２に記憶されたデータ
パケットは、同一の記憶レジスタの第６のコラム６０に
記憶された境界標識に論理的にリンクされる。

【００３９】３．第３のコラム５４に記憶されたデータ
パケットは、同一の記憶レジスタの第７のコラム６２に
記憶された境界標識に論理的にリンクされる。

【００４０】４．第４のコラム５６に記憶されたデータ
パケットは、同一の記憶レジスタの第８のコラム６４に
記憶された境界標識に論理的にリンクされる。

【００４１】先に示したように、バッファ書き込み動作
毎にこれらの編成規則に従うことにより、各データパケ
ットおよびその標識を検索および識別可能とするバッフ
ァ読み取り動作が後に実行可能となる。

【００４２】上述した代表的な実施形態から明らかであ
るように、本発明は、ブロックデータを受信装置のバッ
ファメモリに書き込み、かつここから読み取る際に、ブ
ロックデータフォーマット情報を維持するための改良シ
ステムを提供する。これは、同一タスクを実現する従来
技術のシステムに関連するシステムオーバヘッドまたは
高価格の回路を伴わずに実現されている。この結果、本
発明により、改良されたデータ処理性能を有するか、あ
るいは低価格であるか、またはその両方である受信装置
を実現することができる。さらに、本発明は、既存の送
信装置の変形を必要とすることなく、受信装置において
実装可能である。

【００４３】また、境界標識には、論理的にリンクされ
たデータパケットに関する追加情報もまた含まれている
ことにも留意されたい。例えば、境界標識を用いて、論
理的にリンクされたデータパケットがある特定のバース
トの開始であるか、あるいは終端であるかを示すことも
可能である。本適用の目的において、この種の境界標識
を本明細書では論理的にリンクされたデータパケットの
バースト境界状態を示すものと称する。これは、例えば
パリティエラーの結果、ある特定のバーストを再試行し
なければならない場合には、有用となることがある。次
に、バーストは、境界標識情報に応じて再送信され、適
正なバッファメモリに配置される。ここでも、従来技術
のシステムに関連するシステムオーバヘッドを伴うこと
なくすべてが実現される。これは、バーストの開始およ
び終端がバッファメモリのどこに配置されているかを見
張るタスクが、バッファメモリ自体から（境界標識を読
み取ることによって）検索可能となることによる。

【００４４】上記の説明が、本発明の単なる例示に過ぎ
ないことは理解されるはずである。当業者であれば、本
発明から逸脱することなく様々な代替例および変形例を
案出することができる。従って、本発明は、添付の特許
請求の範囲に含まれるこれらの代替例、変形例および改
変をすべて包含するように意図されている。

【００４５】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。

【００４６】（実施態様１）受信装置（３）において、
データパケットを通信リンク（２）上で受信するための
装置であって、（ａ）バッファメモリ（８）と、（ｂ）
前記バッファメモリ（８）に接続されたインタフェース
−コントロールユニット（４）であって、前記インタフ
ェース−コントロールユニット（４）は、前記通信リン
ク（２）上で前記データパケットを受信し、これに応じ
て、前記データパケットの境界標識を判定し、前記デー
タパケットおよび前記境界標識を前記バッファメモリ
（８）に書き込み、前記データパケットと前記境界標識
との間に論理リンクを形成する、とを有する受信装置。

【００４７】（実施態様２）前記境界標識は、前記デー
タパケットのブロック終端状態を示す、実施態様１に記
載の受信装置。

【００４８】（実施態様３）前記境界標識は、前記デー
タパケットのバースト境界状態を示す、実施態様２に記
載の受信装置。

【００４９】（実施態様４）前記通信リンク（２）は、
ＳＣＳＩバスを備える、実施態様１、２または３に記載
の受信装置。

【００５０】（実施態様５）前記受信装置（３）は、テ
ープ記憶装置を備える、実施態様１、２、３または４に
記載の受信装置。

【００５１】（実施態様６）データパケットを受信し、
前記データパケットの境界情報に従って前記データパケ
ットを受信装置（３）のバッファメモリ（８）に書き込
むための装置であって、（ａ）前記データパケットを通
信リンク（２）上で受信する手段（４）と、（ｂ）前記
受信手段に接続された、前記データパケットの境界標識
を判定する手段（４）と、（ｃ）前記データパケットと
前記境界標識との間に論理リンクを形成するように、前
記データパケットおよび前記境界標識を前記バッファメ
モリ（８）の記憶レジスタに書き込む手段（４）とを有
する装置。

【００５２】（実施態様７）データパケットを受信し、
前記データパケットの境界情報に従って前記データパケ
ットを受信装置（３）のバッファメモリ（８）に書き込
む方法であって、（ａ）前記データパケットを通信リン
ク（２）上で受信するステップ（１０２）と、（ｂ）前
記データパケットの境界標識を判定するステップ（１０
６）と、（ｃ）前記データパケットと前記境界標識との
間に論理リンクを形成するように、前記データパケット
および前記境界標識を前記バッファメモリに書き込むス
テップ（１０８）とを含む方法。

【００５３】（実施態様８）前記境界標識は、前記デー
タパケットのブロック終端状態を示す、実施態様７に記
載の方法。

【００５４】（実施態様９）前記境界標識は、前記デー
タパケットのバースト境界状態を示す、実施態様８に記
載の方法。

【００５５】（実施態様１０）前記受信装置は、大容量
記憶装置を備える、実施態様７、８または９に記載の方
法。

【００５６】

【発明の効果】以上のように、本発明を用いると、ブロ
ックデータを受信装置のバッファメモリに書き込み、か
つここから読み取る際に、ブロックデータフォーマット
情報を維持するための改良システムを提供することがで
きる。これは、同一タスクを実現する従来技術のシステ
ムに関連するシステムオーバヘッドまたは高価格の回路
を伴わずに実現されている。この結果、本発明により、
改良されたデータ処理性能を有するか、あるいは低価格
であるか、またはその両方である受信装置を実現するこ
とができる。さらに、本発明は、既存の送信装置の変形
を必要とすることなく、受信装置において実装可能であ
る。

【図面の簡単な説明】

【図１】本発明の代表的な実施形態を表す回路構成図で
ある。

【図２】本発明の代替の表現を表す論理図である。

【図３】１組の編成規則の一実施に従って編成されるバ
ッファメモリを示すブロック図である。

【符号の説明】

２：通信リンク３：受信装置４：インタフェース−コントロールユニット６：カウンタ８：バッファメモリ１０：第４のコラム１２：第１のコラム１３：第２のコラム１４：読み取り／書き込み回路１５：第３のコラム１６：ヘッドアクチュエータ１８：ヘッド１９：第２の内部バス２０：テープ２２：テープメカニズム２４：テープドライブコントローラ２６：内部バス３２：一連の記憶レジスタ３３：第１の記憶レジスタ３５：第２の記憶レジスタ

Claims

【特許請求の範囲】

【請求項１】受信装置において、データパケットを通信
リンク上で受信するための装置であって、（ａ）バッファメモリと、（ｂ）前記バッファメモリに接続されたインタフェース
−コントロールユニットであって、前記インタフェース
−コントロールユニットは、前記通信リンク上で前記デ
ータパケットを受信し、これに応じて、前記データパケ
ットの境界標識を判定し、前記データパケットおよび前
記境界標識を前記バッファメモリに書き込み、前記デー
タパケットと前記境界標識との間に論理リンクを形成す
る、とを有する受信装置。