JPH07248987A - データ転送制御方法 - Google Patents
データ転送制御方法Info
- Publication number
- JPH07248987A JPH07248987A JP6039500A JP3950094A JPH07248987A JP H07248987 A JPH07248987 A JP H07248987A JP 6039500 A JP6039500 A JP 6039500A JP 3950094 A JP3950094 A JP 3950094A JP H07248987 A JPH07248987 A JP H07248987A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- read
- byte
- invalid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】下位装置18から一度に送られるデータの有効性
がデータ転送後に判明するＷＩＤＥ ＳＣＳＩなどのイ
ンタフェースにおけるデータ転送制御方法に関し，奇数
バイト転送等により無効データが送られてきても中間装
置10によりメモリのデータ破壊を防止できるようにする
ことを目的とする。 【構成】下位装置18からのデータ転送後，データの有効
性が判明するまで無効データを含む可能性のある最低限
のデータを中間装置10のデータバッファ12に残してお
き，データ転送後の下位装置18からのメッセージによっ
て無効データの有無を判断し，無効データがある場合に
はデータ転送を終了し，無効データを上位装置16へ送ら
ないで中間装置10内で棄却する。無効データがない場合
には中間装置10内に残しておいたデータを上位装置16へ
送り，データ転送を終了する。
がデータ転送後に判明するＷＩＤＥ ＳＣＳＩなどのイ
ンタフェースにおけるデータ転送制御方法に関し，奇数
バイト転送等により無効データが送られてきても中間装
置10によりメモリのデータ破壊を防止できるようにする
ことを目的とする。 【構成】下位装置18からのデータ転送後，データの有効
性が判明するまで無効データを含む可能性のある最低限
のデータを中間装置10のデータバッファ12に残してお
き，データ転送後の下位装置18からのメッセージによっ
て無効データの有無を判断し，無効データがある場合に
はデータ転送を終了し，無効データを上位装置16へ送ら
ないで中間装置10内で棄却する。無効データがない場合
には中間装置10内に残しておいたデータを上位装置16へ
送り，データ転送を終了する。
Description
【０００１】
【産業上の利用分野】本発明は，例えばＷＩＤＥ ＳＣ
ＳＩインタフェース等において奇数バイト転送が起きて
もメモリのデータ破壊を防止できるようにしたデータ転
送制御方法に関する。
ＳＩインタフェース等において奇数バイト転送が起きて
もメモリのデータ破壊を防止できるようにしたデータ転
送制御方法に関する。
【０００２】
【従来の技術】小型コンピュータの周辺機器へのアクセ
ス方法を規格化したものとして，ＳＣＳＩ（Ｓｍａｌｌ
Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃ
ｅ）が広く用いられている。このデータバス幅は１バイ
トであるが，近年のコンピュータの高機能化，高性能化
からデータバス幅が２バイトであるＷＩＤＥ ＳＣＳＩ
という規格も提案されている。
ス方法を規格化したものとして，ＳＣＳＩ（Ｓｍａｌｌ
Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃ
ｅ）が広く用いられている。このデータバス幅は１バイ
トであるが，近年のコンピュータの高機能化，高性能化
からデータバス幅が２バイトであるＷＩＤＥ ＳＣＳＩ
という規格も提案されている。
【０００３】ＷＩＤＥ ＳＣＳＩバスを使用するシステ
ムで，Ｉ／Ｏデバイス側からホストコンピュータへの転
送（リード動作）を行なった場合に，ＳＣＳＩインタフ
ェースでは奇数バイト転送が起こる場合がある。このと
き，Ｄａｔａ Ｉｎフェーズにおいて２バイトのバス幅
の関係上，最後のデータと一緒に無効なデータも送られ
る。しかし，それを受け取る側ではそのときには無効デ
ータが一緒に転送されていることは分からず，その後に
Ｍｅｓｓａｇｅフェーズになった時，初めて最後のデー
タと一緒に無効なデータが送られてきたことがＩｇｎｏ
ｒｅメッセージで分かる。
ムで，Ｉ／Ｏデバイス側からホストコンピュータへの転
送（リード動作）を行なった場合に，ＳＣＳＩインタフ
ェースでは奇数バイト転送が起こる場合がある。このと
き，Ｄａｔａ Ｉｎフェーズにおいて２バイトのバス幅
の関係上，最後のデータと一緒に無効なデータも送られ
る。しかし，それを受け取る側ではそのときには無効デ
ータが一緒に転送されていることは分からず，その後に
Ｍｅｓｓａｇｅフェーズになった時，初めて最後のデー
タと一緒に無効なデータが送られてきたことがＩｇｎｏ
ｒｅメッセージで分かる。
【０００４】
【発明が解決しようとする課題】従来，ＷＩＤＥ ＳＣ
ＳＩ規格のような下位装置から一度に送られるデータ
（バス幅依存）の有効性がデータ転送後に判明するイン
タフェースでは，下位装置から上位装置にデータ転送を
行う場合に，最後に送られてきた無効データにより，メ
モリ等の上位装置でデータ破壊を起こす場合があった。
ＳＩ規格のような下位装置から一度に送られるデータ
（バス幅依存）の有効性がデータ転送後に判明するイン
タフェースでは，下位装置から上位装置にデータ転送を
行う場合に，最後に送られてきた無効データにより，メ
モリ等の上位装置でデータ破壊を起こす場合があった。
【０００５】本発明は上記問題点の解決を図り，中間装
置において下位装置からの有効データだけを上位装置へ
転送することにより，メモリ等の上位装置におけるデー
タ破壊の防止を可能にすることを目的とする。
置において下位装置からの有効データだけを上位装置へ
転送することにより，メモリ等の上位装置におけるデー
タ破壊の防止を可能にすることを目的とする。
【０００６】
【課題を解決するための手段】図１は本発明の原理を説
明するための図である。図１において，１０はチャネル
装置等の中間装置，１１は下位装置と中間装置のインタ
フェースの制御を行うＳＣＳＩバス制御部，１２はデー
タバッファ（以下，ＤＢＳという），１３は中間装置内
のバス制御を行うＤＢＳ制御部，１４は上位装置と中間
装置との間のバスの制御を行う上位インタフェース制御
部，１５は中間装置内のＤＭＡバス，１６はメモリ等の
上位装置，１７は上位インタフェース，１８は入出力装
置（Ｉ／Ｏ装置）等の下位装置，１９は２バイト幅のイ
ンタフェースであるＷＩＤＥ ＳＣＳＩバスを表す。
明するための図である。図１において，１０はチャネル
装置等の中間装置，１１は下位装置と中間装置のインタ
フェースの制御を行うＳＣＳＩバス制御部，１２はデー
タバッファ（以下，ＤＢＳという），１３は中間装置内
のバス制御を行うＤＢＳ制御部，１４は上位装置と中間
装置との間のバスの制御を行う上位インタフェース制御
部，１５は中間装置内のＤＭＡバス，１６はメモリ等の
上位装置，１７は上位インタフェース，１８は入出力装
置（Ｉ／Ｏ装置）等の下位装置，１９は２バイト幅のイ
ンタフェースであるＷＩＤＥ ＳＣＳＩバスを表す。
【０００７】ＷＩＤＥ ＳＣＳＩバス１９のインタフェ
ースは，下位装置１８から送られる２バイトのバス幅に
依存するデータの有効性がＤａｔａ Ｉｎフェーズでは
分からず，その後のＭｅｓｓａｇｅフェーズに判明す
る。本発明はこのようなＷＩＤＥ ＳＣＳＩにおける奇
数バイト転送で，最後のデータと一緒に無効なデータが
送られてきたときに，中間装置１０により有効データだ
けを上位インタフェース１７を介して上位装置１６へ転
送するものである。
ースは，下位装置１８から送られる２バイトのバス幅に
依存するデータの有効性がＤａｔａ Ｉｎフェーズでは
分からず，その後のＭｅｓｓａｇｅフェーズに判明す
る。本発明はこのようなＷＩＤＥ ＳＣＳＩにおける奇
数バイト転送で，最後のデータと一緒に無効なデータが
送られてきたときに，中間装置１０により有効データだ
けを上位インタフェース１７を介して上位装置１６へ転
送するものである。
【０００８】以下，ＷＩＤＥ ＳＣＳＩの例について説
明するが，本発明はこれに限らず，データの有効性がデ
ータ転送後に判明するインタフェースに対して同様に適
用することができる。
明するが，本発明はこれに限らず，データの有効性がデ
ータ転送後に判明するインタフェースに対して同様に適
用することができる。
【０００９】ＷＩＤＥ ＳＣＳＩバス１９のバス幅は２
バイトであり，奇数バイトの転送では，最後のデータと
一緒に１バイトの無効データが送られてくる。ＳＣＳＩ
バス制御部１１は，ＷＩＤＥ ＳＣＳＩバス１９を介し
て下位装置１８から送られてきたデータを，無効データ
を含めてＤＢＳ１２に格納する。
バイトであり，奇数バイトの転送では，最後のデータと
一緒に１バイトの無効データが送られてくる。ＳＣＳＩ
バス制御部１１は，ＷＩＤＥ ＳＣＳＩバス１９を介し
て下位装置１８から送られてきたデータを，無効データ
を含めてＤＢＳ１２に格納する。
【００１０】請求項１記載の発明では，無効データを含
めＤＢＳ１２に格納されたデータの格納量ｋに対し，デ
ータの有効性が判定されるまでは（ｋ−ｎ＋１）をＤＢ
Ｓ１２の有効格納量とし，有効性が判定された以降は無
効データの有無に応じた補正値により（ｋ−補正値）を
ＤＢＳ１２の有効格納量として切り替え，この有効格納
量の値がＤＢＳ１２の読み出し単位のｍ以上になったと
きに，ＤＢＳ１２からデータを読み出して，上位インタ
フェース１７を介して上位装置１６へ転送する。
めＤＢＳ１２に格納されたデータの格納量ｋに対し，デ
ータの有効性が判定されるまでは（ｋ−ｎ＋１）をＤＢ
Ｓ１２の有効格納量とし，有効性が判定された以降は無
効データの有無に応じた補正値により（ｋ−補正値）を
ＤＢＳ１２の有効格納量として切り替え，この有効格納
量の値がＤＢＳ１２の読み出し単位のｍ以上になったと
きに，ＤＢＳ１２からデータを読み出して，上位インタ
フェース１７を介して上位装置１６へ転送する。
【００１１】また，請求項２記載の発明では，無効デー
タを含めＤＢＳ１２に格納されたデータの格納量が，
（ｍ＋ｎ−１）以上になったときに，ＤＢＳ１２からデ
ータを読み出して上位装置１６に転送する。なお，ｍは
データバッファの読み出し単位，すなわちＤＭＡバス１
５のバス幅である。
タを含めＤＢＳ１２に格納されたデータの格納量が，
（ｍ＋ｎ−１）以上になったときに，ＤＢＳ１２からデ
ータを読み出して上位装置１６に転送する。なお，ｍは
データバッファの読み出し単位，すなわちＤＭＡバス１
５のバス幅である。
【００１２】請求項３記載の発明では，無効データを含
めＤＢＳ１２に格納されたデータの格納量ｋが，ＤＢＳ
１２の読み出し単位のｍ，すなわちＤＭＡバス１５のバ
ス幅以上になったときに，ＤＢＳ１２からデータを読み
出す回路を持ち，最初の読み出しデータに対しては１バ
イトのみ上位装置１６に転送し，残り（ｍ−１）バイト
は以降のＤＢＳ１２からの読み出しまでレジスタに保持
し，２回目以降のデータ読み出しの際には前記レジスタ
に保持している未送出バイト（ｍ−１）をシフトし，読
み出したデータの１バイトを連結して上位装置１６に転
送するとともに，前記レジスタに残りの新しい未送出バ
イト（ｍ−１）を保持し，以降は同様な動作で上位装置
１６へのデータ転送を繰り返す。
めＤＢＳ１２に格納されたデータの格納量ｋが，ＤＢＳ
１２の読み出し単位のｍ，すなわちＤＭＡバス１５のバ
ス幅以上になったときに，ＤＢＳ１２からデータを読み
出す回路を持ち，最初の読み出しデータに対しては１バ
イトのみ上位装置１６に転送し，残り（ｍ−１）バイト
は以降のＤＢＳ１２からの読み出しまでレジスタに保持
し，２回目以降のデータ読み出しの際には前記レジスタ
に保持している未送出バイト（ｍ−１）をシフトし，読
み出したデータの１バイトを連結して上位装置１６に転
送するとともに，前記レジスタに残りの新しい未送出バ
イト（ｍ−１）を保持し，以降は同様な動作で上位装置
１６へのデータ転送を繰り返す。
【００１３】
【作用】従来技術の問題点は，Ｍｅｓｓａｇｅフェーズ
になる前に下位装置１８から転送されてきたデータに無
効データがあるかないかを判断できないことである。判
断できないまま，上位装置１６へデータ転送をしてしま
うために，上位装置１６でデータ破壊を起こしてしまう
ことがある。
になる前に下位装置１８から転送されてきたデータに無
効データがあるかないかを判断できないことである。判
断できないまま，上位装置１６へデータ転送をしてしま
うために，上位装置１６でデータ破壊を起こしてしまう
ことがある。
【００１４】そこで本発明では，Ｍｅｓｓａｇｅフェー
ズになるまで最低限のデータを中間装置１０のＤＢＳ１
２に残しておき，Ｍｅｓｓａｇｅフェーズになってから
無効データの有無を判断し，無効データがある場合には
データ転送を終了し，無効データを上位装置１６へ送ら
ないで中間装置１０内で棄却することを行う。また，無
効データがない場合には中間装置１０内に残しておいた
データを上位装置１６へ送り，データ転送を終了させ
る。
ズになるまで最低限のデータを中間装置１０のＤＢＳ１
２に残しておき，Ｍｅｓｓａｇｅフェーズになってから
無効データの有無を判断し，無効データがある場合には
データ転送を終了し，無効データを上位装置１６へ送ら
ないで中間装置１０内で棄却することを行う。また，無
効データがない場合には中間装置１０内に残しておいた
データを上位装置１６へ送り，データ転送を終了させ
る。
【００１５】以上のような制御のために，特に請求項１
記載の発明では，ＤＢＳ１２に格納されたデータのう
ち，無効データを含む可能性のある量を引いた分を転送
可能なデータ量として上位装置１６へ転送する制御を行
う。
記載の発明では，ＤＢＳ１２に格納されたデータのう
ち，無効データを含む可能性のある量を引いた分を転送
可能なデータ量として上位装置１６へ転送する制御を行
う。
【００１６】また，請求項２記載の発明では，ＤＢＳ１
２に格納されたデータ量が，ＤＢＳ１２からの読み出し
単位であるＤＭＡバス１５のバス幅と，無効データを含
む可能性のある量の和以上になったときに，上位装置１
６へ転送する制御を行う。
２に格納されたデータ量が，ＤＢＳ１２からの読み出し
単位であるＤＭＡバス１５のバス幅と，無効データを含
む可能性のある量の和以上になったときに，上位装置１
６へ転送する制御を行う。
【００１７】また，請求項３記載の発明では，ＤＢＳ１
２から読み出したデータのうち，有効データであること
が保証される分だけを順次シフトしながら上位装置１６
へ転送する制御を行う。
２から読み出したデータのうち，有効データであること
が保証される分だけを順次シフトしながら上位装置１６
へ転送する制御を行う。
【００１８】
〔第１の実施例〕図２は第１の実施例のブロック図，図
３は第１の実施例のファームウェア制御フローチャー
ト，図４は第１の実施例の動作タイムチャートを示す。
３は第１の実施例のファームウェア制御フローチャー
ト，図４は第１の実施例の動作タイムチャートを示す。
【００１９】図２において図１と同符号のものは図１に
示すものに対応し，２１はＤＢＳ１２のライトアドレス
カウンタ（ＤＢＳＷＡ），２２はＤＢＳ１２のリードア
ドレスカウンタ（ＤＢＳＲＡ），２３はＷＩＤＥ ＳＣ
ＳＩバス１９のバス幅ｎ（ｎ＝２）から１を減算する減
算回路，２４はＤＢＳ１２のライトアドレスＷＡから
（ｎ−１）した値がセットされるレジスタ，２５は最終
転送ＬＡＳＴの報告を指示するビット，２７はＤＢＳ１
２の残りバイトカウントＲＢＣを計算する減算回路，２
８はＬＡＳＴ送出判定回路であって，上位インタフェー
ス制御部１４に対して最終転送ＬＡＳＴを報告するも
の，２９はバイトマーク（ＢＹＴＥ ＭＡＲＫ）作成回
路であって，１回の転送の有効バイト数を報告するも
の，３０はＥＭ／ＦＬ制御回路であって，ＤＢＳ１２の
状態が空（ＥＭＰＴＹ）か満（ＦＵＬＬ）かを制御して
いる回路，３１は転送許可判定回路であって，上位イン
タフェース制御部１４に対して転送許可フラグ（ＤＴＯ
Ｋ）を立てるか立てないかを制御する回路，３２は最終
データが無効か有効かを切替え条件としているマルチプ
レクサ，３３はデータが最後いくつ無効であるかをセッ
トする補正値レジスタ，３４はライトアドレスＷＡから
無効データ分の補正値を減算する減算回路，３５はライ
トアドレスＷＡをインクリメントする加算回路，３６は
リードアドレスＲＡをインクリメントする加算回路，３
７はＤＢＳ１２へのライト動作またはリード動作によっ
てライトアドレスＷＡとリードアドレスＲＡとを切り替
えるマルチプレクサを表す。
示すものに対応し，２１はＤＢＳ１２のライトアドレス
カウンタ（ＤＢＳＷＡ），２２はＤＢＳ１２のリードア
ドレスカウンタ（ＤＢＳＲＡ），２３はＷＩＤＥ ＳＣ
ＳＩバス１９のバス幅ｎ（ｎ＝２）から１を減算する減
算回路，２４はＤＢＳ１２のライトアドレスＷＡから
（ｎ−１）した値がセットされるレジスタ，２５は最終
転送ＬＡＳＴの報告を指示するビット，２７はＤＢＳ１
２の残りバイトカウントＲＢＣを計算する減算回路，２
８はＬＡＳＴ送出判定回路であって，上位インタフェー
ス制御部１４に対して最終転送ＬＡＳＴを報告するも
の，２９はバイトマーク（ＢＹＴＥ ＭＡＲＫ）作成回
路であって，１回の転送の有効バイト数を報告するも
の，３０はＥＭ／ＦＬ制御回路であって，ＤＢＳ１２の
状態が空（ＥＭＰＴＹ）か満（ＦＵＬＬ）かを制御して
いる回路，３１は転送許可判定回路であって，上位イン
タフェース制御部１４に対して転送許可フラグ（ＤＴＯ
Ｋ）を立てるか立てないかを制御する回路，３２は最終
データが無効か有効かを切替え条件としているマルチプ
レクサ，３３はデータが最後いくつ無効であるかをセッ
トする補正値レジスタ，３４はライトアドレスＷＡから
無効データ分の補正値を減算する減算回路，３５はライ
トアドレスＷＡをインクリメントする加算回路，３６は
リードアドレスＲＡをインクリメントする加算回路，３
７はＤＢＳ１２へのライト動作またはリード動作によっ
てライトアドレスＷＡとリードアドレスＲＡとを切り替
えるマルチプレクサを表す。
【００２０】本実施例において，ＤＭＡバス１５のバス
幅ｍは４バイトであるとする。ＤＢＳ１２へのデータの
書き込み，およびＤＢＳ１２からのデータの読み出し
は，それぞれＤＢＳＷＡ２１のアドレスと，ＤＢＳＲＡ
２２のアドレスとによって行われる。動作は以下のとお
りである。
幅ｍは４バイトであるとする。ＤＢＳ１２へのデータの
書き込み，およびＤＢＳ１２からのデータの読み出し
は，それぞれＤＢＳＷＡ２１のアドレスと，ＤＢＳＲＡ
２２のアドレスとによって行われる。動作は以下のとお
りである。
【００２１】(1) 下位装置１８からのデータ転送によ
り，ＤＢＳＷＡ２１の更新を行う。減算回路２３を使用
して，ＤＢＳＷＡ２１の出力値であるライトアドレスＷ
Ａから１（この例ではｎ−１＝２−１＝１）を引く減算
を行い，結果の（ＷＡ−１）をレジスタ２４にセットす
る。
り，ＤＢＳＷＡ２１の更新を行う。減算回路２３を使用
して，ＤＢＳＷＡ２１の出力値であるライトアドレスＷ
Ａから１（この例ではｎ−１＝２−１＝１）を引く減算
を行い，結果の（ＷＡ−１）をレジスタ２４にセットす
る。
【００２２】(2) また，上位装置１６への転送は，ＤＢ
ＳＲＡ２２のリードアドレスによってＤＢＳ１２からデ
ータを読み出すことにより行い，ＤＢＳＲＡ２２の更新
を行う。この際に，ＤＭＡバス１５のバス幅ｍ（ｍ＝４
〔バイト〕）以上，ＤＢＳ１２の残りバイトカウントＲ
ＢＣがあるかどうかをチェックしながら転送を行う。マ
ルチプレクサ３２は，最終転送ＬＡＳＴの報告前には，
図示の×側を選択するようになっており，残りバイトカ
ウントＲＢＣは，レジスタ２４の出力とＤＢＳＲＡ２２
の出力の減算の結果である。これは減算回路２７によっ
て計算される。
ＳＲＡ２２のリードアドレスによってＤＢＳ１２からデ
ータを読み出すことにより行い，ＤＢＳＲＡ２２の更新
を行う。この際に，ＤＭＡバス１５のバス幅ｍ（ｍ＝４
〔バイト〕）以上，ＤＢＳ１２の残りバイトカウントＲ
ＢＣがあるかどうかをチェックしながら転送を行う。マ
ルチプレクサ３２は，最終転送ＬＡＳＴの報告前には，
図示の×側を選択するようになっており，残りバイトカ
ウントＲＢＣは，レジスタ２４の出力とＤＢＳＲＡ２２
の出力の減算の結果である。これは減算回路２７によっ
て計算される。
【００２３】(3) 残りバイトカウントＲＢＣがｍバイト
以下になったならば，上位装置１６への転送を止め，フ
ァームウェアから最終転送ＬＡＳＴの報告を指示するビ
ット２５がセットされるのを待つ。ファームウェアは，
データの有効性を判定したならば補正値レジスタ３３に
補正値（０または１）をセットしてから，ビット２５に
最終転送ＬＡＳＴの指示をセットする。この指示がセッ
トされたならば，下位装置１８からの転送は終了であ
る。
以下になったならば，上位装置１６への転送を止め，フ
ァームウェアから最終転送ＬＡＳＴの報告を指示するビ
ット２５がセットされるのを待つ。ファームウェアは，
データの有効性を判定したならば補正値レジスタ３３に
補正値（０または１）をセットしてから，ビット２５に
最終転送ＬＡＳＴの指示をセットする。この指示がセッ
トされたならば，下位装置１８からの転送は終了であ
る。
【００２４】(4) ビット２５に最終転送ＬＡＳＴの指示
がセットされたタイミングで，マルチプレクサ３２を減
算回路３４の出力側（図示の○側）に倒す。そして，そ
の時点のライトアドレスＷＡから補正値を引いた結果を
もとに，有効バイト数を示すバイトマーク（以下，ＢＭ
と記す）を，バイトマーク作成回路２９によって作成
し，上位インタフェース制御部１４を介してデータと一
緒に上位装置１６へ転送する。ここで，最後のデータが
有効であれば，補正値は０であるので，そのまま減算回
路２７の演算結果からＢＭを作成し，データと一緒に上
位装置１６へ転送する。さらに，下位装置１８からの転
送は終了しているので，ＬＡＳＴ送出判定回路２８によ
って作成した最終転送（ＬＡＳＴ）を示す信号も一緒に
出力する。なお，バイトマーク作成回路２９が残りバイ
トカウントＲＢＣから作成するＢＭには，００，０１，
１０，１１の４パターンがあり，００は４バイト，０１
は１バイト，１０は２バイトと，１１は３バイト有効で
あることを示す。
がセットされたタイミングで，マルチプレクサ３２を減
算回路３４の出力側（図示の○側）に倒す。そして，そ
の時点のライトアドレスＷＡから補正値を引いた結果を
もとに，有効バイト数を示すバイトマーク（以下，ＢＭ
と記す）を，バイトマーク作成回路２９によって作成
し，上位インタフェース制御部１４を介してデータと一
緒に上位装置１６へ転送する。ここで，最後のデータが
有効であれば，補正値は０であるので，そのまま減算回
路２７の演算結果からＢＭを作成し，データと一緒に上
位装置１６へ転送する。さらに，下位装置１８からの転
送は終了しているので，ＬＡＳＴ送出判定回路２８によ
って作成した最終転送（ＬＡＳＴ）を示す信号も一緒に
出力する。なお，バイトマーク作成回路２９が残りバイ
トカウントＲＢＣから作成するＢＭには，００，０１，
１０，１１の４パターンがあり，００は４バイト，０１
は１バイト，１０は２バイトと，１１は３バイト有効で
あることを示す。
【００２５】上記転送制御において，さらにＥＭ／ＦＬ
制御回路３０によりＤＢＳ１２の空／満を判定し，その
結果に応じて転送許可判定回路３１により転送可否を上
位インタフェース制御部１４に通知する制御も行う。
制御回路３０によりＤＢＳ１２の空／満を判定し，その
結果に応じて転送許可判定回路３１により転送可否を上
位インタフェース制御部１４に通知する制御も行う。
【００２６】この第１の実施例では，ファームウェアは
図３に示すような制御を行う。まず，ステップＳ１０に
おいて，リード動作の開始によりデータ転送を起動す
る。ステップＳ１１では，下位装置（Ｉ／Ｏ装置）１８
からメッセージを受け取る。メッセージを受け取ったな
らば，ステップＳ１２において最後のデータが無効かど
うかを判定し，無効であればステップＳ１３により補正
値レジスタ３３に１をセットする。有効であればステッ
プＳ１４により補正値レジスタ３３に０をセットする。
最後に，ステップＳ１５において最終転送の報告を指示
するビット２５にＬＡＳＴをセットする。
図３に示すような制御を行う。まず，ステップＳ１０に
おいて，リード動作の開始によりデータ転送を起動す
る。ステップＳ１１では，下位装置（Ｉ／Ｏ装置）１８
からメッセージを受け取る。メッセージを受け取ったな
らば，ステップＳ１２において最後のデータが無効かど
うかを判定し，無効であればステップＳ１３により補正
値レジスタ３３に１をセットする。有効であればステッ
プＳ１４により補正値レジスタ３３に０をセットする。
最後に，ステップＳ１５において最終転送の報告を指示
するビット２５にＬＡＳＴをセットする。
【００２７】この動作タイムチャートは，例えば図４に
示すようになる。ＤＢＳＷＡ２１の値は，下位装置１８
からのデータ転送によって４バイトずつインクリメント
される。なお，ＷＩＤＥ ＳＣＳＩバス１９のバス幅は
２バイトであるが，ここではデータをＳＣＳＩバス制御
部１１において保持することにより４バイト単位でＤＢ
Ｓ１２への書き込みが行われる。最初，補正値は０であ
る。残りバイトカウントＲＢＣは，ライトアドレスＷＡ
−１からリードアドレスＲＡを引いた値であり，これが
４バイト以上になると，転送許可フラグ（ｆｌａｇ）が
ＯＮになり，ＤＢＳＲＡ２２からのリードアドレスＲＡ
によって，ＤＢＳ１２から上位インタフェース制御部１
４へデータが読み出される。これに伴い，残りバイトカ
ウントＲＢＣは減少する。バイトマーク（ＢＭ）は“０
０”が４バイト有効，“１１”が３バイト有効であるこ
とを示す。下位装置１８からの転送が奇数バイト転送の
場合には，データ転送後のメッセージによりファームウ
ェアによって補正値が１にセットされ，最終転送におい
てデータ出力とともに，有効バイト数が奇数バイトであ
ることを示すバイトマークの出力と，ＬＡＳＴを示す信
号の出力が行われる。
示すようになる。ＤＢＳＷＡ２１の値は，下位装置１８
からのデータ転送によって４バイトずつインクリメント
される。なお，ＷＩＤＥ ＳＣＳＩバス１９のバス幅は
２バイトであるが，ここではデータをＳＣＳＩバス制御
部１１において保持することにより４バイト単位でＤＢ
Ｓ１２への書き込みが行われる。最初，補正値は０であ
る。残りバイトカウントＲＢＣは，ライトアドレスＷＡ
−１からリードアドレスＲＡを引いた値であり，これが
４バイト以上になると，転送許可フラグ（ｆｌａｇ）が
ＯＮになり，ＤＢＳＲＡ２２からのリードアドレスＲＡ
によって，ＤＢＳ１２から上位インタフェース制御部１
４へデータが読み出される。これに伴い，残りバイトカ
ウントＲＢＣは減少する。バイトマーク（ＢＭ）は“０
０”が４バイト有効，“１１”が３バイト有効であるこ
とを示す。下位装置１８からの転送が奇数バイト転送の
場合には，データ転送後のメッセージによりファームウ
ェアによって補正値が１にセットされ，最終転送におい
てデータ出力とともに，有効バイト数が奇数バイトであ
ることを示すバイトマークの出力と，ＬＡＳＴを示す信
号の出力が行われる。
【００２８】〔第２の実施例〕図５は第２の実施例のブ
ロック図，図６は第２の実施例のファームウェア制御フ
ローチャート，図７は第２の実施例の動作タイムチャー
トを示す。
ロック図，図６は第２の実施例のファームウェア制御フ
ローチャート，図７は第２の実施例の動作タイムチャー
トを示す。
【００２９】図５において図１と同符号のものは図１に
示すものに対応し，４１はＤＢＳ１２のライトアドレス
カウンタ（ＤＢＳＷＡ），４２はＤＢＳ１２のリードア
ドレスカウンタ（ＤＢＳＲＡ），４３は最終転送ＬＡＳ
Ｔの報告を指示するビット，４４は最終データが有効か
無効かを示すビット，４５はＬＡＳＴ送出判定回路であ
って，上位インタフェース制御部１４に対して最終転送
ＬＡＳＴを報告するもの，４６はＤＢＳ１２の残りバイ
トカウントＲＢＣを計算する減算回路，４７はバイトマ
ーク（ＢＹＴＥ ＭＡＲＫ）作成回路であって，１回の
転送の有効バイト数を報告するもの，４８はＥＭ／ＦＬ
制御回路であって，ＤＢＳ１２の状態が空（ＥＭＰＴ
Ｙ）か満（ＦＵＬＬ）かを制御している回路，４９は転
送許可判定回路であって，上位インタフェース制御部１
４に対して転送許可フラグ（ＤＴＯＫ）を立てるか立て
ないかを制御する回路，５０はＤＭＡバス１５のバス幅
とＷＩＤＥ ＳＣＳＩバス１９のバス幅の和から１を引
いた値をファームウェアがセットするレジスタ，５１は
減算回路４６で求めた残りバイトカウントＲＢＣとレジ
スタ５０の値との大小を比較する比較回路，５２はライ
トアドレスＷＡをインクリメントする加算回路，５３は
リードアドレスＲＡをインクリメントする加算回路，５
４はＤＢＳ１２へのライト動作またはリード動作によっ
てライトアドレスＷＡとリードアドレスＲＡとを切り替
えるマルチプレクサを表す。
示すものに対応し，４１はＤＢＳ１２のライトアドレス
カウンタ（ＤＢＳＷＡ），４２はＤＢＳ１２のリードア
ドレスカウンタ（ＤＢＳＲＡ），４３は最終転送ＬＡＳ
Ｔの報告を指示するビット，４４は最終データが有効か
無効かを示すビット，４５はＬＡＳＴ送出判定回路であ
って，上位インタフェース制御部１４に対して最終転送
ＬＡＳＴを報告するもの，４６はＤＢＳ１２の残りバイ
トカウントＲＢＣを計算する減算回路，４７はバイトマ
ーク（ＢＹＴＥ ＭＡＲＫ）作成回路であって，１回の
転送の有効バイト数を報告するもの，４８はＥＭ／ＦＬ
制御回路であって，ＤＢＳ１２の状態が空（ＥＭＰＴ
Ｙ）か満（ＦＵＬＬ）かを制御している回路，４９は転
送許可判定回路であって，上位インタフェース制御部１
４に対して転送許可フラグ（ＤＴＯＫ）を立てるか立て
ないかを制御する回路，５０はＤＭＡバス１５のバス幅
とＷＩＤＥ ＳＣＳＩバス１９のバス幅の和から１を引
いた値をファームウェアがセットするレジスタ，５１は
減算回路４６で求めた残りバイトカウントＲＢＣとレジ
スタ５０の値との大小を比較する比較回路，５２はライ
トアドレスＷＡをインクリメントする加算回路，５３は
リードアドレスＲＡをインクリメントする加算回路，５
４はＤＢＳ１２へのライト動作またはリード動作によっ
てライトアドレスＷＡとリードアドレスＲＡとを切り替
えるマルチプレクサを表す。
【００３０】本実施例の動作は以下のとおりである。 (1) 下位装置１８からのデータ転送により，ＤＢＳＷＡ
４１を更新する。また，上位装置１６への転送により，
ＤＢＳＲＡ４２を更新する。減算回路４６は，ＤＢＳＷ
Ａ４１の値からＤＢＳＲＡ４２の値を減算し，ＤＢＳ１
２の残りバイトカウントＲＢＣを常時求める。
４１を更新する。また，上位装置１６への転送により，
ＤＢＳＲＡ４２を更新する。減算回路４６は，ＤＢＳＷ
Ａ４１の値からＤＢＳＲＡ４２の値を減算し，ＤＢＳ１
２の残りバイトカウントＲＢＣを常時求める。
【００３１】(2) 求めた残りバイトカウントＲＢＣと，
レジスタ５０の値とを比較回路５１により比較する。こ
のとき，残りバイトカウントＲＢＣの値が大きければ，
転送許可を上位インタフェース制御部１４に対して出力
するが，レジスタ５０の値，すなわち（ＤＭＡバス１５
のバス幅ｍ）＋（ＷＩＤＥ ＳＣＳＩバス１９のバス幅
ｎ）−１の値のほうが大きい場合には，転送許可を出さ
ない。この転送許可の通知は，転送許可判定回路４９に
より制御する。
レジスタ５０の値とを比較回路５１により比較する。こ
のとき，残りバイトカウントＲＢＣの値が大きければ，
転送許可を上位インタフェース制御部１４に対して出力
するが，レジスタ５０の値，すなわち（ＤＭＡバス１５
のバス幅ｍ）＋（ＷＩＤＥ ＳＣＳＩバス１９のバス幅
ｎ）−１の値のほうが大きい場合には，転送許可を出さ
ない。この転送許可の通知は，転送許可判定回路４９に
より制御する。
【００３２】(3) 上記(2) の制御を行いつつ，ファーム
ウェアが最終転送の報告を指示するビット４３および最
終データが有効か無効かを示すビット４４に，データを
ライトするのを待つ。これらのビット４４，４５にデー
タがライトされるまでは，ＤＢＳ１２内には少なくとも
常にバス幅以上のデータがあることになる。
ウェアが最終転送の報告を指示するビット４３および最
終データが有効か無効かを示すビット４４に，データを
ライトするのを待つ。これらのビット４４，４５にデー
タがライトされるまでは，ＤＢＳ１２内には少なくとも
常にバス幅以上のデータがあることになる。
【００３３】(4) ファームウェアによりビット４４，４
５にデータがライトされたならば，残りバイトカウント
ＲＢＣと，ビット４５が示す最終データが有効か無効か
の情報とによって，バイトマーク作成回路４７により有
効バイト数を示すＢＭを作成し，データと一緒に上位装
置１６に対して最終転送を行う。このとき，ＬＡＳＴ送
出回路４５で作成した最終転送（ＬＡＳＴ）を示す信号
も一緒に出力する。
５にデータがライトされたならば，残りバイトカウント
ＲＢＣと，ビット４５が示す最終データが有効か無効か
の情報とによって，バイトマーク作成回路４７により有
効バイト数を示すＢＭを作成し，データと一緒に上位装
置１６に対して最終転送を行う。このとき，ＬＡＳＴ送
出回路４５で作成した最終転送（ＬＡＳＴ）を示す信号
も一緒に出力する。
【００３４】この第２の実施例では，ファームウェアは
図６に示すような制御を行う。まず，ステップＳ２０に
おいて，リード動作の開始によりデータ転送を起動す
る。ステップＳ２１では，Ｉ／Ｏ装置等の下位装置１８
からメッセージを受け取る。メッセージを受け取ったな
らば，ステップＳ２２において最後のデータが無効かど
うかを判定し，無効であればステップＳ２３により最終
データが有効か無効かを示すビット４４に１（無効）を
セットする。最後に，ステップＳ２４において最終転送
の報告を指示するビット４３にＬＡＳＴをセットする。
図６に示すような制御を行う。まず，ステップＳ２０に
おいて，リード動作の開始によりデータ転送を起動す
る。ステップＳ２１では，Ｉ／Ｏ装置等の下位装置１８
からメッセージを受け取る。メッセージを受け取ったな
らば，ステップＳ２２において最後のデータが無効かど
うかを判定し，無効であればステップＳ２３により最終
データが有効か無効かを示すビット４４に１（無効）を
セットする。最後に，ステップＳ２４において最終転送
の報告を指示するビット４３にＬＡＳＴをセットする。
【００３５】この動作タイムチャートは，例えば図７に
示すようになる。ＤＢＳＷＡ４１の値は，下位装置１８
からのデータ転送によって４バイトずつインクリメント
される。なお，ＷＩＤＥ ＳＣＳＩバス１９のバス幅は
２バイトであるが，ここではデータをＳＣＳＩバス制御
部１１において保持することにより４バイト単位でＤＢ
Ｓ１２への書き込みが行われる。
示すようになる。ＤＢＳＷＡ４１の値は，下位装置１８
からのデータ転送によって４バイトずつインクリメント
される。なお，ＷＩＤＥ ＳＣＳＩバス１９のバス幅は
２バイトであるが，ここではデータをＳＣＳＩバス制御
部１１において保持することにより４バイト単位でＤＢ
Ｓ１２への書き込みが行われる。
【００３６】初期化時にファームウェアによりレジスタ
５０にセットされる値は，ｍ＋ｎ−１＝４＋２−１＝５
である。これにより，ＤＢＳ１２の残りバイトカウント
ＲＢＣが５以上になると，転送許可フラグ（ｆｌａｇ）
がＯＮになり，ＤＢＳＲＡ４２によるリードアドレスに
よって，ＤＢＳ１２から上位インタフェース制御部１４
へデータが読み出される。これに伴い，残りバイトカウ
ントＲＢＣは減少する。ＢＭ（ＢＹＴＥ ＭＡＲＫ）は
“００”で４バイト有効であることを示す。下位装置１
８からの転送が奇数バイト転送の場合には，データ転送
後のメッセージによりファームウェアによって最終デー
タが無効であることが通知され，最終転送においてデー
タ出力とともに，有効バイト数が奇数バイト（例えば３
バイト）であることを示すバイトマークの出力と，ＬＡ
ＳＴを示す信号の出力が行われる。
５０にセットされる値は，ｍ＋ｎ−１＝４＋２−１＝５
である。これにより，ＤＢＳ１２の残りバイトカウント
ＲＢＣが５以上になると，転送許可フラグ（ｆｌａｇ）
がＯＮになり，ＤＢＳＲＡ４２によるリードアドレスに
よって，ＤＢＳ１２から上位インタフェース制御部１４
へデータが読み出される。これに伴い，残りバイトカウ
ントＲＢＣは減少する。ＢＭ（ＢＹＴＥ ＭＡＲＫ）は
“００”で４バイト有効であることを示す。下位装置１
８からの転送が奇数バイト転送の場合には，データ転送
後のメッセージによりファームウェアによって最終デー
タが無効であることが通知され，最終転送においてデー
タ出力とともに，有効バイト数が奇数バイト（例えば３
バイト）であることを示すバイトマークの出力と，ＬＡ
ＳＴを示す信号の出力が行われる。
【００３７】〔第３の実施例〕図８は第３の実施例のブ
ロック図，図９および図１０は第３の実施例の動作説明
図，図１１は第３の実施例のファームウェア制御フロー
チャート，図１２は第３の実施例の動作タイムチャート
を示す。
ロック図，図９および図１０は第３の実施例の動作説明
図，図１１は第３の実施例のファームウェア制御フロー
チャート，図１２は第３の実施例の動作タイムチャート
を示す。
【００３８】図８において図１と同符号のものは図１に
示すものに対応し，６１はＤＢＳ１２のライトアドレス
カウンタ（ＤＢＳＷＡ），６２はＤＢＳ１２のリードア
ドレスカウンタ（ＤＢＳＲＡ），６３は最終転送ＬＡＳ
Ｔの報告を指示するビット，６４は最終データが有効か
無効かを示すビット，６５は下位装置１８からのデータ
転送の始まりを報告するビット，６６はＬＡＳＴ送出判
定回路であって，上位インタフェース制御部１４に対し
て最終転送ＬＡＳＴを報告するもの，６７はＤＢＳ１２
の残りバイトカウントＲＢＣを計算する減算回路，６８
はバイトマーク（ＢＹＴＥ ＭＡＲＫ）作成回路であっ
て，１回の転送の有効バイト数を報告するもの，６９は
転送許可判定回路であって，上位インタフェース制御部
１４に対して転送許可フラグ（ＤＴＯＫ）を立てるか立
てないかを制御する回路，７０および７１はデータ送出
する際にバイト位置をそろえ，ＤＭＡバス１５に送出す
るためのレジスタ，７２はＤＢＳ１２のライトイネーブ
ル（ＷＥ）およびアウトイネーブル（ＯＥ）を制御する
ＷＥ．ＯＥ作成回路，７３はライトアドレスＷＡをイン
クリメントする加算回路，７４はリードアドレスＲＡを
インクリメントする加算回路，７５はＤＢＳ１２へのラ
イト動作またはリード動作によってライトアドレスＷＡ
とリードアドレスＲＡとを切り替えるマルチプレクサを
表す。
示すものに対応し，６１はＤＢＳ１２のライトアドレス
カウンタ（ＤＢＳＷＡ），６２はＤＢＳ１２のリードア
ドレスカウンタ（ＤＢＳＲＡ），６３は最終転送ＬＡＳ
Ｔの報告を指示するビット，６４は最終データが有効か
無効かを示すビット，６５は下位装置１８からのデータ
転送の始まりを報告するビット，６６はＬＡＳＴ送出判
定回路であって，上位インタフェース制御部１４に対し
て最終転送ＬＡＳＴを報告するもの，６７はＤＢＳ１２
の残りバイトカウントＲＢＣを計算する減算回路，６８
はバイトマーク（ＢＹＴＥ ＭＡＲＫ）作成回路であっ
て，１回の転送の有効バイト数を報告するもの，６９は
転送許可判定回路であって，上位インタフェース制御部
１４に対して転送許可フラグ（ＤＴＯＫ）を立てるか立
てないかを制御する回路，７０および７１はデータ送出
する際にバイト位置をそろえ，ＤＭＡバス１５に送出す
るためのレジスタ，７２はＤＢＳ１２のライトイネーブ
ル（ＷＥ）およびアウトイネーブル（ＯＥ）を制御する
ＷＥ．ＯＥ作成回路，７３はライトアドレスＷＡをイン
クリメントする加算回路，７４はリードアドレスＲＡを
インクリメントする加算回路，７５はＤＢＳ１２へのラ
イト動作またはリード動作によってライトアドレスＷＡ
とリードアドレスＲＡとを切り替えるマルチプレクサを
表す。
【００３９】本実施例において，ＤＭＡバス１５のバス
幅ｍは４バイトであるとする。ＤＢＳ１２へのデータの
書き込み，およびＤＢＳ１２からのデータの読み出し
は，それぞれＤＢＳＷＡ６１のアドレスと，ＤＢＳＲＡ
６２のアドレスとによって行われる。本実施例では，フ
ァームウェアにより最初の転送のときにビット６５に転
送の始まり（ＦＩＲＳＴ）がセットされ，最後の転送の
ときにはビット６３に最終転送（ＬＡＳＴ）の指示がセ
ットされる。動作は以下のとおりである。
幅ｍは４バイトであるとする。ＤＢＳ１２へのデータの
書き込み，およびＤＢＳ１２からのデータの読み出し
は，それぞれＤＢＳＷＡ６１のアドレスと，ＤＢＳＲＡ
６２のアドレスとによって行われる。本実施例では，フ
ァームウェアにより最初の転送のときにビット６５に転
送の始まり（ＦＩＲＳＴ）がセットされ，最後の転送の
ときにはビット６３に最終転送（ＬＡＳＴ）の指示がセ
ットされる。動作は以下のとおりである。
【００４０】(1) ファームウェアはビット６５にＦＩＲ
ＳＴをセットする。そして，下位装置１８からのデータ
転送が開始される。以下，図９および図１０を参照しな
がら説明する。データの転送は，図９（Ａ）に示すよう
に，１回目の転送をＦＩＲＳＴ，２回目の転送をＭｉｄ
ｄｌｅ１，３回目以降の転送をＭｉｄｄｌｅ２，そして
最後の転送をＬＡＳＴとする。基本的には４バイト転送
であるが，ＦＩＲＳＴは１バイト転送，ＬＡＳＴは残り
の有効バイトの転送となる。
ＳＴをセットする。そして，下位装置１８からのデータ
転送が開始される。以下，図９および図１０を参照しな
がら説明する。データの転送は，図９（Ａ）に示すよう
に，１回目の転送をＦＩＲＳＴ，２回目の転送をＭｉｄ
ｄｌｅ１，３回目以降の転送をＭｉｄｄｌｅ２，そして
最後の転送をＬＡＳＴとする。基本的には４バイト転送
であるが，ＦＩＲＳＴは１バイト転送，ＬＡＳＴは残り
の有効バイトの転送となる。
【００４１】(2) まず，下位装置１８から４バイトデー
タａ〜ｄが転送されてきたならば，ＤＢＳ１２に格納す
る。上位装置１６がデータ転送の準備ができたならば，
ＦＩＲＳＴ転送では，図９（Ｂ）に示すようにＤＢＳ１
２からレジスタ７０にデータａ〜ｄを読み出し，さらに
レジスタ７１に移す。
タａ〜ｄが転送されてきたならば，ＤＢＳ１２に格納す
る。上位装置１６がデータ転送の準備ができたならば，
ＦＩＲＳＴ転送では，図９（Ｂ）に示すようにＤＢＳ１
２からレジスタ７０にデータａ〜ｄを読み出し，さらに
レジスタ７１に移す。
【００４２】(3) ビット６５によりＦＩＲＳＴが指示さ
れているので，バイトマーク作成回路６８によりＢＭを
０１にし，上位装置１６に対して１バイトのデータａだ
けを転送する。データｂ〜ｄはレジスタ７１に保持して
おく。
れているので，バイトマーク作成回路６８によりＢＭを
０１にし，上位装置１６に対して１バイトのデータａだ
けを転送する。データｂ〜ｄはレジスタ７１に保持して
おく。
【００４３】(4) 次に，下位装置１８からデータｅ〜ｈ
が転送されてきたときに，図９（Ｃ）にＭｉｄｄｌｅ１
転送として示すように，レジスタ７１でシフト操作等を
行い，ｂ〜ｅのデータをＤＭＡバス１５に載せて転送す
る。ＢＭは００で４バイト有効とする。
が転送されてきたときに，図９（Ｃ）にＭｉｄｄｌｅ１
転送として示すように，レジスタ７１でシフト操作等を
行い，ｂ〜ｅのデータをＤＭＡバス１５に載せて転送す
る。ＢＭは００で４バイト有効とする。
【００４４】(5) その後，図９（Ｄ）に示すように，レ
ジスタ７０に残っているデータｆ〜ｈをレジスタ７１へ
移し，新しいデータｉ〜ｌが来たならばＭｉｄｄｌｅ１
転送におけるデータｂ〜ｅの転送と同様に，Ｍｉｄｄｌ
ｅ２転送によりデータｆ〜ｉを上位装置１６へ転送す
る。このＭｉｄｄｌｅ２転送を，ビット６３がＬＡＳＴ
を示すまで繰り返す。
ジスタ７０に残っているデータｆ〜ｈをレジスタ７１へ
移し，新しいデータｉ〜ｌが来たならばＭｉｄｄｌｅ１
転送におけるデータｂ〜ｅの転送と同様に，Ｍｉｄｄｌ
ｅ２転送によりデータｆ〜ｉを上位装置１６へ転送す
る。このＭｉｄｄｌｅ２転送を，ビット６３がＬＡＳＴ
を示すまで繰り返す。
【００４５】(6) ビット６３がＬＡＳＴを示したなら
ば，図１０に示すＬＡＳＴ転送に移る。中間装置１０に
はデータｊ〜ｌ（これには無効データを含むことがあ
る）が残っている。ＬＡＳＴ転送では，まず図１０
（Ａ）に示すようにデータｊ〜ｌをレジスタ７０からレ
ジスタ７１へ移す。もし，ファームウェアからビット６
４によって指示された有効データがデータｌまでの場合
には，図１０（Ｂ）に示すように，データｊ〜ｌの頭を
そろえ，バイトマークＢＭを１１の３バイト有効にし
て，最終転送を行う。一方，有効データがｋ（または
ｊ）までの場合には，図１０（Ｃ）に示すように最後の
データを切り捨て，不要なデータはＤＭＡバス１５に載
せないでバイトマークＢＭを１０（または０１）にして
最終転送を行う。
ば，図１０に示すＬＡＳＴ転送に移る。中間装置１０に
はデータｊ〜ｌ（これには無効データを含むことがあ
る）が残っている。ＬＡＳＴ転送では，まず図１０
（Ａ）に示すようにデータｊ〜ｌをレジスタ７０からレ
ジスタ７１へ移す。もし，ファームウェアからビット６
４によって指示された有効データがデータｌまでの場合
には，図１０（Ｂ）に示すように，データｊ〜ｌの頭を
そろえ，バイトマークＢＭを１１の３バイト有効にし
て，最終転送を行う。一方，有効データがｋ（または
ｊ）までの場合には，図１０（Ｃ）に示すように最後の
データを切り捨て，不要なデータはＤＭＡバス１５に載
せないでバイトマークＢＭを１０（または０１）にして
最終転送を行う。
【００４６】この第３の実施例では，ファームウェアは
図１１に示すような制御を行う。まず，ステップＳ３０
において，リード動作の開始によりデータ転送の始まり
を報告するビット６５に１をセットする。そしてステッ
プＳ３１によりデータ転送を起動する。ステップＳ３２
では，下位装置（Ｉ／Ｏ装置）１８からメッセージを受
け取る。メッセージを受け取ったならば，ステップＳ３
３において最後のデータが無効かどうかを判定し，無効
であればステップＳ３４により最終データが有効か無効
かを示すビット６４に１（無効）をセットする。最後
に，ステップＳ３５において最終転送の報告を指示する
ビット６３にＬＡＳＴをセットする。
図１１に示すような制御を行う。まず，ステップＳ３０
において，リード動作の開始によりデータ転送の始まり
を報告するビット６５に１をセットする。そしてステッ
プＳ３１によりデータ転送を起動する。ステップＳ３２
では，下位装置（Ｉ／Ｏ装置）１８からメッセージを受
け取る。メッセージを受け取ったならば，ステップＳ３
３において最後のデータが無効かどうかを判定し，無効
であればステップＳ３４により最終データが有効か無効
かを示すビット６４に１（無効）をセットする。最後
に，ステップＳ３５において最終転送の報告を指示する
ビット６３にＬＡＳＴをセットする。
【００４７】この動作タイムチャートは，例えば図１２
に示すようになる。ＤＢＳＷＡ６１の値は，下位装置１
８からのデータ転送によって４バイトずつインクリメン
トされる。バイトマークは，最初，０１であり１バイト
有効としておく。残りバイトカウントＲＢＣがｎバイト
以上あれば転送許可フラグをＯＮにし転送を行う。２回
目以降はバイトマークを００の４バイト有効とする。最
終転送では，データ出力とともに，有効バイト数が奇数
バイトであることを示すバイトマークの出力と，ＬＡＳ
Ｔを示す信号の出力が行われる。
に示すようになる。ＤＢＳＷＡ６１の値は，下位装置１
８からのデータ転送によって４バイトずつインクリメン
トされる。バイトマークは，最初，０１であり１バイト
有効としておく。残りバイトカウントＲＢＣがｎバイト
以上あれば転送許可フラグをＯＮにし転送を行う。２回
目以降はバイトマークを００の４バイト有効とする。最
終転送では，データ出力とともに，有効バイト数が奇数
バイトであることを示すバイトマークの出力と，ＬＡＳ
Ｔを示す信号の出力が行われる。
【００４８】
【発明の効果】以上説明したように，本発明によれば，
奇数バイト転送等があっても上位装置でのデータ破壊を
防止することができ，エラーの誘発，システムダウン等
を防いで信頼性を向上させることができる。また，中間
装置で処理するので，上位装置におけるデータ破壊のた
めの対処は不要である。
奇数バイト転送等があっても上位装置でのデータ破壊を
防止することができ，エラーの誘発，システムダウン等
を防いで信頼性を向上させることができる。また，中間
装置で処理するので，上位装置におけるデータ破壊のた
めの対処は不要である。
【図１】本発明の原理を説明するための図である。
【図２】第１の実施例のブロック図である。
【図３】第１の実施例のファームウェア制御フローチャ
ートである。
ートである。
【図４】第１の実施例の動作タイムチャートである。
【図５】第２の実施例のブロック図である。
【図６】第２の実施例のファームウェア制御フローチャ
ートである。
ートである。
【図７】第２の実施例の動作タイムチャートである。
【図８】第３の実施例のブロック図である。
【図９】第３の実施例の動作説明図である。
【図１０】第３の実施例の動作説明図である。
【図１１】第３の実施例のファームウェア制御フローチ
ャートである。
ャートである。
【図１２】第３の実施例の動作タイムチャートである。
１０ 中間装置 １１ ＳＣＳＩバス制御部 １２ データバッファ（ＤＢＳ） １３ ＤＢＳ制御部 １４ 上位インタフェース制御部 １５ ＤＭＡバス １６ 上位装置 １７ 上位インタフェース １８ 下位装置 １９ ＷＩＤＥ ＳＣＳＩバス
Claims (3)
- 【請求項１】 下位装置(18)から送られるバス幅ｎに依
存するデータの有効性がデータ転送後に判明するインタ
フェースを持ち，下位装置(18)からの有効データだけを
上位装置(16)へ転送する中間装置(10)におけるデータ転
送制御方法において，無効データを含めデータバッファ
(12)に格納された下位装置(18)からのデータの格納量ｋ
に対し，データの有効性が判定されるまでは（ｋ−ｎ＋
１）をデータバッファ(12)の有効格納量とし，有効性が
判定された以降は無効データの有無に応じた補正値によ
り（ｋ−補正値）をデータバッファ(12)の有効格納量と
して切り替え，この有効格納量の値がデータバッファ(1
2)の読み出し単位のｍ以上になったときに，データバッ
ファ(12)からデータを読み出して上位装置(16)に転送す
ることを特徴とするデータ転送制御方法。 - 【請求項２】 下位装置(18)から送られるバス幅ｎに依
存するデータの有効性がデータ転送後に判明するインタ
フェースを持ち，下位装置(18)からの有効データだけを
上位装置(16)へ転送する中間装置(10)におけるデータ転
送制御方法において，無効データを含めデータバッファ
(12)に格納された下位装置(18)からのデータの格納量
が，（ｍ＋ｎ−１）〔ただし，ｍはデータバッファの読
み出し単位〕以上になったときに，データバッファ(12)
からデータを読み出して上位装置(16)に転送することを
特徴とするデータ転送制御方法。 - 【請求項３】 下位装置(18)から送られるバス幅ｎに依
存するデータの有効性がデータ転送後に判明するインタ
フェースを持ち，下位装置(18)からの有効データだけを
上位装置(16)へ転送する中間装置(10)におけるデータ転
送制御方法において，無効データを含めデータバッファ
(12)に格納された下位装置(18)からのデータの格納量ｋ
が，データバッファ(12)の読み出し単位のｍ以上になっ
たときに，データバッファ(12)からデータを読み出す回
路を持ち，最初の読み出しデータに対しては１バイトの
み上位装置(16)に転送し，残り（ｍ−１）バイトは以降
のデータバッファ(12)からの読み出しまでレジスタに保
持し，２回目以降のデータ読み出しの際には前記レジス
タに保持している未送出バイト（ｍ−１）をシフトし，
読み出したデータの１バイトを連結して上位装置(16)に
転送するとともに，前記レジスタに残りの新しい未送出
バイト（ｍ−１）を保持し，以降は同様な動作で上位装
置(16)へのデータ転送を繰り返すことを特徴とするデー
タ転送制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6039500A JPH07248987A (ja) | 1994-03-10 | 1994-03-10 | データ転送制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6039500A JPH07248987A (ja) | 1994-03-10 | 1994-03-10 | データ転送制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07248987A true JPH07248987A (ja) | 1995-09-26 |
Family
ID=12554773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6039500A Withdrawn JPH07248987A (ja) | 1994-03-10 | 1994-03-10 | データ転送制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07248987A (ja) |
-
1994
- 1994-03-10 JP JP6039500A patent/JPH07248987A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2846837B2 (ja) | 障害を早期検出するためのソフトウェア制御方式のデータ処理方法 | |
| US20080209420A1 (en) | Processing system, storage device, and method for performing series of processes in given order | |
| JPH07281840A (ja) | ２重化ディスク記録装置 | |
| EP1253520B1 (en) | Apparatus for issuing command for high-speed serial interface | |
| GB2388934A (en) | System for detecting runt block data transfers | |
| JP2001331377A (ja) | 再生エラーの処理方法及びこれを用いたディスク装置 | |
| JPH07248987A (ja) | データ転送制御方法 | |
| US7913028B2 (en) | Data processing system having multiplexed data relaying devices, data processing aparatus having multiplexed data relaying devices, and a method of incorporating data relaying devices in data processing system having multiplexed data relaying devices | |
| JP2000155737A (ja) | デ―タパケット受信装置 | |
| US5623630A (en) | Data processor with application program buffer to cache buffer copy capability to prevent mismatches | |
| JP3236166B2 (ja) | キャッシュ制御方法および情報処理装置 | |
| JP3162459B2 (ja) | データ処理装置 | |
| JPH09319644A (ja) | 情報処理装置 | |
| JPS6240736B2 (ja) | ||
| JPS6292053A (ja) | 直接メモリアクセス転送制御方式 | |
| US6804728B2 (en) | I/O control device and I/O control method | |
| JP2604604B2 (ja) | スタック制御装置 | |
| JP2979962B2 (ja) | 障害検出システム | |
| JP2906739B2 (ja) | 記憶装置 | |
| JP3484707B2 (ja) | 非同期データ転送制御装置 | |
| JPS63292356A (ja) | Ｄｍａ制御装置 | |
| JPS6141430B2 (ja) | ||
| JPH0315217B2 (ja) | ||
| JPS5985560A (ja) | フアイル管理装置 | |
| JPH06259374A (ja) | 入出力バス制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |