JPS63159958A

JPS63159958A - デ−タ保護方式

Info

Publication number: JPS63159958A
Application number: JP61309494A
Authority: JP
Inventors: Nobukazu Kirigatani; 桐ケ谷　信和
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1986-12-24
Filing date: 1986-12-24
Publication date: 1988-07-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕ユーザデータを一時的に記憶するメモリの主電源が停止
した時、記憶内容を保持するため電池電源でバックアッ
プする場合、主電源の停止時に発生するノイズでメモリ
の記憶内容が破壊されないように、主電源の送出する電
圧の低下を即座に検出し、メモリに対する書込み信号を
遮断するようにした。

〔産業上の利用分野〕

本発明は計算機システムの入出力制御装置に係り、特に
入出力装置から入力するデータを一時記憶するメモリの
内容を保護するデータ保護方式に関する。

近年、計算機システムでは主記憶と入出力装置との間の
データ転送において、共通バスの占有時間を短縮するた
め、入出力装置を制御する入出力制御装置にメモリを設
け、ユーザデータを一時該メモリに書込み、このメモリ
から読出したデータを転送している。

ところで、入出力制御装置では該メモリに電源を供給し
ている主電源が故障するか、商用電源の停電事故により
、電源供給が停止した場合に備え、メモリの記憶内容を
保持するため、電池電源によりバックアップを行ってい
るものがある。

しかし、メモリへの電源供給が停止し電池電源によるバ
ックアップが開始される際に、メモリ内容に影響が及ば
ないことが必要である。

〔従来の技術〕

第４図は従来の技術を説明するブロック図で、第５図は
第４図の動作を説明するタイムチャートである。

１はメモリアクセス制御回路に設けられ、メモリ２にデ
ータを書込む際に、メモリ２をイネーブルとする書込み
信号ＷＰを送出するドライバ、２はユーザデータを記憶
するメモリ、３は主電源である。

主電源３は第５図の矢印Ａ及びＢで示す不安定領域を除
き、第５図■のＴ、に示す範囲内の如く、安定した電圧
が送出可能となると、■のＴ２に示す範囲でパワーレデ
ィ信号をドライバｌに送出する。

ドライバｌはこのパワーレディ信号が送出されている間
は、書込み信号ＷＰをメモリ２に送出することが可能で
、電源の立ち上がりや立ち下がり時のノイズが発生する
不安定領域では、メモリ２をイネーブルとする書込み信
号ｗｐの送出を阻止する。

従って、メモリ２にノイズにより誤ったデータの書込ま
れることが防止される。

〔発明が解決しようとする問題点〕

上記の方法では主電源３により作成されたパワーレディ
信号を利用して、メモリ２に誤ったデータの書込みを防
止しているため、主電源３の電源停止のシーケンスは正
常に行われなければならない、しかし、主電源３の故障
や商用電源の停電事故時には、パワーレディ信号が保証
出来なくなる可能性があり、ドライバ１の出力をノイズ
発生時に完全に遮断することが出来ないという問題があ
る。

電源停止時にメモリ２に書込んでいるデータは、例え破
壊されてもエラー報告後のりトライ等により救済される
が、メモリ２のアドレス線にもノイズが発生するため、
既に書込みが完了しているデータ領域が破壊されること
があり、この場合はエラー報告後のりトライでは救済す
ることが出来ない。

〔問題点を解決するための手段〕

第１図は本発明の原理ブロック図である。

主電源３からは電圧Ｖ、が、電池電源７からはその内部
で作成された基準電圧Ｖ、が、夫々比較回路６に送出さ
れる。比較回路６はこの電圧Ｖ。

と基準電圧Ｖ、とを比較し、電圧ｖ３が基準電圧ｖＩ＋
に対し所定値を越えて低下しない間は、遮断回路５に書
込み信号ＷＰを通過させる信号を送出し、所定値を越え
て低下すると、遮断回路５に書込み信号ｗｐを遮断する
信号を送出する。

メモリアクセス制御回路４は書込み信号ＷＰを遮断回路
５に送出する。そして、メモリ２にアドレスバスを経て
アドレスを、データバスを経てデータを送出する。遮断
回路５は主電源３が正常な電圧ｖ３を送出している間、
書込み信号ｗｐをメモリ２に送出するため、このデータ
の書込みが可能であり、主電源３の電圧Ｖ、が基準電圧
Ｖ８から所定値を越えて低下した時は、書込み信号ｗｐ
が遮断されるため、ノイズ発生時のメモリ２に対する書
込みは阻止される。

〔作用〕

上記の如く構成することにより、比較回路６は電池電源
７が送出する基準電圧Ｖ、より、所定値を越えて主電源
３の送出する電圧ｖ３が低下した時、遮断回路５にメモ
リ２をイネーブルとする書込み信号ＷＰを阻止させるた
め、メモリ２の書込みが完了しているデータ領域が破壊
されることを防止出来る。

〔実施例〕

第２図は本発明の一実施例を示す回路のブロック図で、
第３図は第２図の動作を説明するタイムチャートである
。

第１図に示すメモリアクセス制御回路４から書込み信号
ｗｐがＡＮＤ回路８に入力する。主電源３が送出する電
圧■、が比較回路６とダイオード１０に人力し、同時に
比較回路６の動作電源として供給される。又、ダイオー
ドｌＯを経てメモリ２とＡＮＤ回路８の動作電源として
も供給される。

電池１４は抵抗１１と１２により基準電圧Ｖ、を作成し
て比較回路６に送出する。比較回路６は第３図■に示す
如く電圧■、と基準電圧Ｖ、とを比較し、同一ならば第
３図■に示す如く、λＮＤ回路８に１”を送出する。従
って、ＡＮＤ回路８は書込み信号ＷＰをメモリ２に送出
する。

第３図■に示す時間Ｔりで電圧■３の電圧が低下し始め
、基準電圧Ｖ、より所定値を越えて低下すると、即ち、
電圧ｖＦ以下となった時間Ｔ、で、比較回路６は第３図
■に示す如く、“０”をＡＮＤ回路８に送出する。従っ
て、ＡＮＤ回路８は書込み信号ｗｐの送出を阻止する。

電池１４からはダイオード９と抵抗１３を経てメモリ２
とＡＮＤ回路８に動作電源が供給されるため、メモリ２
は記憶を保持することが出来る。しかし、比較回路６は
ダイオード１０により電池１４からの電流が阻止される
ため、動作を停止し電圧ｖ３が再び供給されるまで、０
”をＡＮＤ回路８に送出したままとなる。′ 〔発明の効果〕以上説明した如く、本発明は主電源の電圧低下を即座に
検出し、メモリに対する書込み信号を遮断するため、主
電源の故障や商用電源の停電事故等により発生するノイ
ズによる、メモリ内の既に書込みが完了したユーザデー
タの破壊を防止出来る。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の一実施例を示す回路のブロック図、第３図は第２図の動作を説明するタイムチャート、第４
図は従来の技術を説明するブロック図、第５図は第４図
の動作を説明するタイムチャートである。図において、１はドライバ、　　　２はメモリ、３は主電源、　　　４はメモリアクセス制御回路、５は
遮断回路、　　６は比較回路、７は電池電源、　　８はＡＮＤ回路、９．１０はダイオード、１１．１２．１３は抵抗、１４
は電池である。＄２回の１ｊ作１歯叱明する夕４ベチャート＄３図

Claims

【特許請求の範囲】

メモリ（２）と、該メモリ（２）に対するデータの書込
み／読出しの制御を行うメモリアクセス制御回路（４）
と、該メモリ（２）とメモリアクセス制御回路（４）に
動作電源を供給する主電源（３）と、該主電源（３）の
停止時にメモリ（２）の動作電源を供給する電池電源（
７）と、該主電源（３）が送出する電圧と該電池電源（
７）が作成する基準電圧とを比較する比較回路（６）と
、該比較回路（６）の比較結果に基づき、前記メモリア
クセス制御回路（４）がメモリ（２）に送出する書込み
信号を制御する遮断回路（５）とを備えて成り、該比較
回路（６）が該主電源（３）の送出する電圧が、前記電
池電源（７）が送出する基準電圧より、所定値を越えて
低下したことを検出した時、該遮断回路（５）に指示し
てメモリアクセス制御回路（４）の送出する書込み信号
を遮断することを特徴とするデータ保護方式。