JPH06161908A - メモリ制御装置 - Google Patents
メモリ制御装置Info
- Publication number
- JPH06161908A JPH06161908A JP4318291A JP31829192A JPH06161908A JP H06161908 A JPH06161908 A JP H06161908A JP 4318291 A JP4318291 A JP 4318291A JP 31829192 A JP31829192 A JP 31829192A JP H06161908 A JPH06161908 A JP H06161908A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- backup
- memory
- cpu
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、バックアップ用電源の異常に
より、バックアップ用ＲＡＭに保持されたデータの一部
に異常が発生するような事態でも、システムの誤動作を
確実に防止することができるメモリ制御装置を提供する
ことにある。 【構成】メイン電源４の供給停止時に、バックアップ用
ＲＡＭ３はバックアップ用バッテリ５が供給される。バ
ッテリ電圧検出回路７はバックアップ用バッテリ５の電
源電圧を検出する。メイン電源４の供給時に、ＣＰＵ１
はバックアップ用電源電圧の電圧値が正常値であるか否
かを判定し、異常の場合にはバックアップ用ＲＡＭ３に
保持されたデータの全てをクリアする。
より、バックアップ用ＲＡＭに保持されたデータの一部
に異常が発生するような事態でも、システムの誤動作を
確実に防止することができるメモリ制御装置を提供する
ことにある。 【構成】メイン電源４の供給停止時に、バックアップ用
ＲＡＭ３はバックアップ用バッテリ５が供給される。バ
ッテリ電圧検出回路７はバックアップ用バッテリ５の電
源電圧を検出する。メイン電源４の供給時に、ＣＰＵ１
はバックアップ用電源電圧の電圧値が正常値であるか否
かを判定し、異常の場合にはバックアップ用ＲＡＭ３に
保持されたデータの全てをクリアする。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータシステム
において、メイン電源の供給停止時にシステムのデータ
を保持するためのバックアップ用ＲＡＭをチェックする
機能を備えたメモリ制御装置に関する。
において、メイン電源の供給停止時にシステムのデータ
を保持するためのバックアップ用ＲＡＭをチェックする
機能を備えたメモリ制御装置に関する。
【０００２】
【従来の技術】従来、例えばワードプロセッサ等のコン
ピュータシステムには、システムのメイン電源（例えば
ＡＣ電源）がオフされて、電源供給が停止状態になった
ときに、システムの継続的データ処理に必要な各種デー
タを保持するためのバックアップ用ＲＡＭ（リード／ラ
イトメモリ）が設けられている。
ピュータシステムには、システムのメイン電源（例えば
ＡＣ電源）がオフされて、電源供給が停止状態になった
ときに、システムの継続的データ処理に必要な各種デー
タを保持するためのバックアップ用ＲＡＭ（リード／ラ
イトメモリ）が設けられている。
【０００３】バックアップ用ＲＡＭは、システムの起動
時にはメイン電源により動作するが、メイン電源の供給
が停止されると、バックアップ用電源が供給されてデー
タを保持する。バックアップ用電源は例えば充電方式の
バッテリである。
時にはメイン電源により動作するが、メイン電源の供給
が停止されると、バックアップ用電源が供給されてデー
タを保持する。バックアップ用電源は例えば充電方式の
バッテリである。
【０００４】システムのＣＰＵ（中央処理ユニット）
は、メイン電源の供給が復帰すると、バックアップ用Ｒ
ＡＭから保持されたデータを読出し、システムの停止状
態直前のデータ処理を継続することができる。
は、メイン電源の供給が復帰すると、バックアップ用Ｒ
ＡＭから保持されたデータを読出し、システムの停止状
態直前のデータ処理を継続することができる。
【０００５】ここで、システムのＣＰＵは、バックアッ
プ用ＲＡＭの信頼性を維持するために、システムの起動
時にバックアップ用ＲＡＭのチェック処理を実行してい
る。具体的には、バックアップ用ＲＡＭに予めチェック
用ＩＤ情報を記憶し、このチェック用ＩＤ情報を読出し
て異常がなければ、バックアップ用ＲＡＭは正常である
と判定するチェック処理を行なう。
プ用ＲＡＭの信頼性を維持するために、システムの起動
時にバックアップ用ＲＡＭのチェック処理を実行してい
る。具体的には、バックアップ用ＲＡＭに予めチェック
用ＩＤ情報を記憶し、このチェック用ＩＤ情報を読出し
て異常がなければ、バックアップ用ＲＡＭは正常である
と判定するチェック処理を行なう。
【０００６】
【発明が解決しようとする課題】従来では、システムの
ＣＰＵは、予め記憶したチェック用ＩＤ情報を利用し
て、バックアップ用ＲＡＭが正常であるか異常であるか
のチェック処理を実行している。しかしながら、メイン
電源の供給停止時にバックアップ用電源電圧が低下し
て、正常なレベルの電源電圧がバックアップ用ＲＡＭに
供給されない事態が発生したときに、チェック用ＩＤ情
報のみをチェックする方式では不十分である。即ち、チ
ェック用ＩＤ情報は正常であるが、システムに必要なデ
ータの一部が破壊されているような事態が発生する可能
性がある。
ＣＰＵは、予め記憶したチェック用ＩＤ情報を利用し
て、バックアップ用ＲＡＭが正常であるか異常であるか
のチェック処理を実行している。しかしながら、メイン
電源の供給停止時にバックアップ用電源電圧が低下し
て、正常なレベルの電源電圧がバックアップ用ＲＡＭに
供給されない事態が発生したときに、チェック用ＩＤ情
報のみをチェックする方式では不十分である。即ち、チ
ェック用ＩＤ情報は正常であるが、システムに必要なデ
ータの一部が破壊されているような事態が発生する可能
性がある。
【０００７】このような事態では、システムのＣＰＵは
バックアップ用ＲＡＭに保持されたデータを使用してデ
ータ処理を実行する場合に、一部が破壊されたデータを
利用することになるため、システムの誤動作を起こす可
能性がある。
バックアップ用ＲＡＭに保持されたデータを使用してデ
ータ処理を実行する場合に、一部が破壊されたデータを
利用することになるため、システムの誤動作を起こす可
能性がある。
【０００８】本発明の目的は、バックアップ用電源の異
常により、バックアップ用ＲＡＭに保持されたデータの
一部に異常が発生するような事態でも、システムの誤動
作を確実に防止することができるメモリ制御装置を提供
することにある。
常により、バックアップ用ＲＡＭに保持されたデータの
一部に異常が発生するような事態でも、システムの誤動
作を確実に防止することができるメモリ制御装置を提供
することにある。
【０００９】
【課題を解決するための手段】本発明は、コンピュータ
システムのバックアップ用ＲＡＭであるメモリ手段を制
御するメモリ制御装置において、バックアップ用電源電
圧の電圧値が正常値であるか否かを判定する判定手段と
判定結果が異常の場合にはメモリ手段に保持されたデー
タを初期状態にするメモリ制御手段を備えた装置であ
る。
システムのバックアップ用ＲＡＭであるメモリ手段を制
御するメモリ制御装置において、バックアップ用電源電
圧の電圧値が正常値であるか否かを判定する判定手段と
判定結果が異常の場合にはメモリ手段に保持されたデー
タを初期状態にするメモリ制御手段を備えた装置であ
る。
【００１０】
【作用】本発明では、メイン電源の供給停止時に、メモ
リ手段はバックアップ用電源が供給される。判定手段
は、バックアップ用電源電圧を検出し、バックアップ用
電源電圧の電圧値が正常値であるか否かを判定する。メ
イン電源の供給時に、メモリ制御手段は、判定結果が異
常の場合にはメモリ手段に保持されたデータを初期状態
にする。
リ手段はバックアップ用電源が供給される。判定手段
は、バックアップ用電源電圧を検出し、バックアップ用
電源電圧の電圧値が正常値であるか否かを判定する。メ
イン電源の供給時に、メモリ制御手段は、判定結果が異
常の場合にはメモリ手段に保持されたデータを初期状態
にする。
【００１１】
【実施例】以下図面を参照して本発明の実施例を説明す
る。
る。
【００１２】図１は本発明に係わるコンピュータシステ
ムの要部を示すブロック図であり、図２は本発明の第１
の実施例の動作を説明するためのフローチャートであ
り、図３は本発明の第２の実施例の動作を説明するため
のフローチャートである。
ムの要部を示すブロック図であり、図２は本発明の第１
の実施例の動作を説明するためのフローチャートであ
り、図３は本発明の第２の実施例の動作を説明するため
のフローチャートである。
【００１３】本システムは、システムの中央処理ユニッ
トであるＣＰＵ１、メモリコントローラ２、バックアッ
プ用ＲＡＭ３およびメイン電源４を備えている。ＣＰＵ
１は、通常のデータ処理以外に、本発明に係わるバック
アップ用ＲＡＭ３の制御処理を実行する。
トであるＣＰＵ１、メモリコントローラ２、バックアッ
プ用ＲＡＭ３およびメイン電源４を備えている。ＣＰＵ
１は、通常のデータ処理以外に、本発明に係わるバック
アップ用ＲＡＭ３の制御処理を実行する。
【００１４】メモリコントローラ２は、ＣＰＵ１の制御
によりバックアップ用ＲＡＭ３のリード／ライト動作を
制御し、ＣＰＵ１とバックアップ用ＲＡＭ３間のデータ
の転送を制御する。バックアップ用ＲＡＭ３は、メイン
電源４の供給停止時には、バックアップ用バッテリ５の
電源供給によりデータの保持動作を行なう。メイン電源
４は例えば商用ＡＣ電源をＤＣ電源に変換する回路を有
し、システムの起動時にシステムの各構成要素に動作用
電源を供給する。
によりバックアップ用ＲＡＭ３のリード／ライト動作を
制御し、ＣＰＵ１とバックアップ用ＲＡＭ３間のデータ
の転送を制御する。バックアップ用ＲＡＭ３は、メイン
電源４の供給停止時には、バックアップ用バッテリ５の
電源供給によりデータの保持動作を行なう。メイン電源
４は例えば商用ＡＣ電源をＤＣ電源に変換する回路を有
し、システムの起動時にシステムの各構成要素に動作用
電源を供給する。
【００１５】バックアップ用バッテリ５は例えば充電方
式のバッテリであり、予め設定された電圧レベルのＤＣ
電源電圧を発生する。レギュレータ６は、バックアップ
用バッテリ５の電源電圧を安定化し、メイン電源４の供
給停止時にバックアップ用ＲＡＭ３、バッテリ電圧検出
回路７およびサブＣＰＵ８に所定の電源電圧を供給す
る。
式のバッテリであり、予め設定された電圧レベルのＤＣ
電源電圧を発生する。レギュレータ６は、バックアップ
用バッテリ５の電源電圧を安定化し、メイン電源４の供
給停止時にバックアップ用ＲＡＭ３、バッテリ電圧検出
回路７およびサブＣＰＵ８に所定の電源電圧を供給す
る。
【００１６】バッテリ電圧検出回路７およびサブＣＰＵ
８は、本発明の特徴となる構成要素である。バッテリ電
圧検出回路７は、バックアップ用バッテリ５から発生す
る電源電圧のレベルを検出し、このレベルをディジタル
データの電圧値に変換するＡ／Ｄ変換回路７ａを有す
る。サブＣＰＵ８は、システムのメインのＣＰＵ１とは
独立した例えば１チップマイクロコンピュータであり、
ＲＯＭ（リードオンリメモリ）、ＲＡＭおよび入出力ポ
ートを有する。サブＣＰＵ８は、バッテリ電圧検出回路
７から出力される電圧値をＲＡＭの一部であるメモリ８
ａに記憶する。次に、第１の実施例の動作を説明する。
８は、本発明の特徴となる構成要素である。バッテリ電
圧検出回路７は、バックアップ用バッテリ５から発生す
る電源電圧のレベルを検出し、このレベルをディジタル
データの電圧値に変換するＡ／Ｄ変換回路７ａを有す
る。サブＣＰＵ８は、システムのメインのＣＰＵ１とは
独立した例えば１チップマイクロコンピュータであり、
ＲＯＭ（リードオンリメモリ）、ＲＡＭおよび入出力ポ
ートを有する。サブＣＰＵ８は、バッテリ電圧検出回路
７から出力される電圧値をＲＡＭの一部であるメモリ８
ａに記憶する。次に、第１の実施例の動作を説明する。
【００１７】まず、メイン電源４がオンされると、シス
テムの各要素には電源電圧が供給されて（図１のメイン
電源４からの点線）、システムは起動状態となる。即
ち、ＣＰＵ１は予め設定されたプログラムに従って、通
常のデータ処理を実行する。
テムの各要素には電源電圧が供給されて（図１のメイン
電源４からの点線）、システムは起動状態となる。即
ち、ＣＰＵ１は予め設定されたプログラムに従って、通
常のデータ処理を実行する。
【００１８】ここで、メイン電源４がオフされると（ス
テップＳ１のＹＥＳ）、システムは停止状態となる。こ
のとき、メイン電源４からバックアップ用電源供給に切
換えられる。本発明では、メイン電源４の電源供給停止
時に、レギュレータ６からのバックアップ用電源が、バ
ックアップ用ＲＡＭ３、バッテリ電圧検出回路７および
サブＣＰＵ８に供給される。
テップＳ１のＹＥＳ）、システムは停止状態となる。こ
のとき、メイン電源４からバックアップ用電源供給に切
換えられる。本発明では、メイン電源４の電源供給停止
時に、レギュレータ６からのバックアップ用電源が、バ
ックアップ用ＲＡＭ３、バッテリ電圧検出回路７および
サブＣＰＵ８に供給される。
【００１９】このバックアップ用電源により、バックア
ップ用ＲＡＭ３は、システムの停止直前にＣＰＵ１によ
り書込みされたデータを保持する（ステップＳ２）。バ
ッテリ電圧検出回路７はレギュレータ６からのバックア
ップ用電源により動作し、バックアップ用バッテリ５か
ら発生する電源電圧のレベルを検出する（ステップＳ
３）。バッテリ電圧検出回路７は、検出したディジタル
データの電圧値をサブＣＰＵ８に出力する。サブＣＰＵ
８はバッテリ電圧検出回路７から出力された電圧値をメ
モリ８ａに記憶する（ステップＳ４）。
ップ用ＲＡＭ３は、システムの停止直前にＣＰＵ１によ
り書込みされたデータを保持する（ステップＳ２）。バ
ッテリ電圧検出回路７はレギュレータ６からのバックア
ップ用電源により動作し、バックアップ用バッテリ５か
ら発生する電源電圧のレベルを検出する（ステップＳ
３）。バッテリ電圧検出回路７は、検出したディジタル
データの電圧値をサブＣＰＵ８に出力する。サブＣＰＵ
８はバッテリ電圧検出回路７から出力された電圧値をメ
モリ８ａに記憶する（ステップＳ４）。
【００２０】次に、メイン電源４がオンされてシステム
が起動すると（ステップＳ５のＹＥＳ）、サブＣＰＵ８
はメモリ８ａに記憶した電圧値をＣＰＵ１に出力する。
ＣＰＵ１は予め設定された正常値とサブＣＰＵ８からの
電圧値とを比較して、バックアップ用バッテリ５から発
生する電源電圧のレベルが正常であるか否かをチェック
する（ステップＳ６）。
が起動すると（ステップＳ５のＹＥＳ）、サブＣＰＵ８
はメモリ８ａに記憶した電圧値をＣＰＵ１に出力する。
ＣＰＵ１は予め設定された正常値とサブＣＰＵ８からの
電圧値とを比較して、バックアップ用バッテリ５から発
生する電源電圧のレベルが正常であるか否かをチェック
する（ステップＳ６）。
【００２１】チェック結果により、バックアップ用バッ
テリ５の電源電圧が低下して、異常であると判定すると
（ステップＳ７のＮＯ）、ＣＰＵ１はメモリコントロー
ラ２を制御して、バックアップ用ＲＡＭ３に保持された
全てのデータをクリア（消去）する（ステップＳ８）。
このとき、ＣＰＵ１は、システムの出力装置（図示しな
い表示装置）を介して、バックアップ用ＲＡＭ３のデー
タをクリアしたこと報知し、さらにバックアップ用バッ
テリ５が異常であることを報知する（ステップＳ９，Ｓ
１０）。
テリ５の電源電圧が低下して、異常であると判定すると
（ステップＳ７のＮＯ）、ＣＰＵ１はメモリコントロー
ラ２を制御して、バックアップ用ＲＡＭ３に保持された
全てのデータをクリア（消去）する（ステップＳ８）。
このとき、ＣＰＵ１は、システムの出力装置（図示しな
い表示装置）を介して、バックアップ用ＲＡＭ３のデー
タをクリアしたこと報知し、さらにバックアップ用バッ
テリ５が異常であることを報知する（ステップＳ９，Ｓ
１０）。
【００２２】バックアップ用バッテリ５が交換されると
（ステップＳ１１のＹＥＳ）、ＣＰＵ１は異常報知（ス
テップＳ１０）を解除し、通常のデータ処理を実行する
（ステップＳ１２）。このとき、ＣＰＵ１は、バックア
ップ用バッテリ５の交換とは無関係に、通常のデータ処
理を実行してもよい。但し、当然ながら、メイン電源４
がオフされたときに、バックアップ用バッテリ５が正常
なものと交換されていない場合には、バックアップ用Ｒ
ＡＭ３にデータを保持することはできない。
（ステップＳ１１のＹＥＳ）、ＣＰＵ１は異常報知（ス
テップＳ１０）を解除し、通常のデータ処理を実行する
（ステップＳ１２）。このとき、ＣＰＵ１は、バックア
ップ用バッテリ５の交換とは無関係に、通常のデータ処
理を実行してもよい。但し、当然ながら、メイン電源４
がオフされたときに、バックアップ用バッテリ５が正常
なものと交換されていない場合には、バックアップ用Ｒ
ＡＭ３にデータを保持することはできない。
【００２３】このようにして、メイン電源４のオン時
（電源供給時）に、供給停止時に検出した電圧値に基づ
いて、バックアップ用バッテリ５が異常であるか否かを
判定する。異常であれば、バックアップ用ＲＡＭ３に保
持されたデータの全てをクリアする。したがって、シス
テムの停止時にバックアップ用バッテリ５の異常によ
り、バックアップ用ＲＡＭ３に保持されるべきデータの
一部が破壊された場合に、保持されたデータの全てがク
リアされるため、ＣＰＵ１はその保持されたデータの全
てを使用しないことになる。これにより、ＣＰＵ１がバ
ックアップ用ＲＡＭ３に保持された不備なデータを使用
して、システムに誤動作が発生するような事態を確実に
防止することができる。図３を参照して、本発明の第２
の実施例の動作を説明する。
（電源供給時）に、供給停止時に検出した電圧値に基づ
いて、バックアップ用バッテリ５が異常であるか否かを
判定する。異常であれば、バックアップ用ＲＡＭ３に保
持されたデータの全てをクリアする。したがって、シス
テムの停止時にバックアップ用バッテリ５の異常によ
り、バックアップ用ＲＡＭ３に保持されるべきデータの
一部が破壊された場合に、保持されたデータの全てがク
リアされるため、ＣＰＵ１はその保持されたデータの全
てを使用しないことになる。これにより、ＣＰＵ１がバ
ックアップ用ＲＡＭ３に保持された不備なデータを使用
して、システムに誤動作が発生するような事態を確実に
防止することができる。図３を参照して、本発明の第２
の実施例の動作を説明する。
【００２４】第２の実施例では、メイン電源４がオンさ
れて、システムが起動すると（ステップＳ２０）、バッ
テリ電圧検出回路７はバックアップ用バッテリ５の電源
電圧のレベルを検出する（ステップＳ２１）。サブＣＰ
Ｕ８はバッテリ電圧検出回路７から出力された電圧値を
メモリ８ａに記憶する（ステップＳ２２）。ＣＰＵ１は
通常のデータ処理を実行する（ステップＳ２３）。
れて、システムが起動すると（ステップＳ２０）、バッ
テリ電圧検出回路７はバックアップ用バッテリ５の電源
電圧のレベルを検出する（ステップＳ２１）。サブＣＰ
Ｕ８はバッテリ電圧検出回路７から出力された電圧値を
メモリ８ａに記憶する（ステップＳ２２）。ＣＰＵ１は
通常のデータ処理を実行する（ステップＳ２３）。
【００２５】そして、メイン電源４がオフされて、シス
テムが停止状態になると（ステップＳ２４のＹＥＳ）、
第２の実施例では、サブＣＰＵ８が記憶した電圧値に基
づいて、バックアップ用バッテリ５から発生する電源電
圧のレベルが正常であるか否かをチェックする（ステッ
プＳ２５）。バックアップ用バッテリ５の電源電圧が低
下して異常であると判定し（ステップＳ２６のＮＯ）、
かつメイン電源４がオンされると（ステップＳ２８のＹ
ＥＳ）、サブＣＰＵ８はバックアップ用バッテリ５が異
常であることをＣＰＵ１に通知する（ステップＳ２
９）。
テムが停止状態になると（ステップＳ２４のＹＥＳ）、
第２の実施例では、サブＣＰＵ８が記憶した電圧値に基
づいて、バックアップ用バッテリ５から発生する電源電
圧のレベルが正常であるか否かをチェックする（ステッ
プＳ２５）。バックアップ用バッテリ５の電源電圧が低
下して異常であると判定し（ステップＳ２６のＮＯ）、
かつメイン電源４がオンされると（ステップＳ２８のＹ
ＥＳ）、サブＣＰＵ８はバックアップ用バッテリ５が異
常であることをＣＰＵ１に通知する（ステップＳ２
９）。
【００２６】これにより、ＣＰＵ１はメモリコントロー
ラ２を制御して、バックアップ用ＲＡＭ３に保持された
全てのデータをクリア（消去）する（ステップＳ３
０）。このとき、ＣＰＵ１は、システムの出力装置を介
して、バックアップ用ＲＡＭ３のデータをクリアしたこ
と報知し、さらにバックアップ用バッテリ５が異常であ
ることを報知する（ステップＳ３１）。
ラ２を制御して、バックアップ用ＲＡＭ３に保持された
全てのデータをクリア（消去）する（ステップＳ３
０）。このとき、ＣＰＵ１は、システムの出力装置を介
して、バックアップ用ＲＡＭ３のデータをクリアしたこ
と報知し、さらにバックアップ用バッテリ５が異常であ
ることを報知する（ステップＳ３１）。
【００２７】ここで、バックアップ用バッテリ５の電源
電圧が正常であれば（ステップＳ２６のＹＥＳ）、バッ
クアップ用ＲＡＭ３はバックアップ用バッテリ５の電源
によりバックアップを維持されて、データを保持するこ
とになる（ステップＳ２７）。
電圧が正常であれば（ステップＳ２６のＹＥＳ）、バッ
クアップ用ＲＡＭ３はバックアップ用バッテリ５の電源
によりバックアップを維持されて、データを保持するこ
とになる（ステップＳ２７）。
【００２８】このような第２の実施例においても、前記
第１の実施例と同様に、バックアップ用バッテリ５の異
常により、バックアップ用ＲＡＭ３に保持されるべきデ
ータの一部が破壊された場合に、システムに誤動作が発
生するような事態を確実に防止することができる。
第１の実施例と同様に、バックアップ用バッテリ５の異
常により、バックアップ用ＲＡＭ３に保持されるべきデ
ータの一部が破壊された場合に、システムに誤動作が発
生するような事態を確実に防止することができる。
【００２９】
【発明の効果】以上詳述したように本発明によれば、バ
ックアップ用ＲＡＭを備えたシステムにおいて、バック
アップ用電源の異常によりバックアップ用ＲＡＭに保持
されたデータの一部に異常が発生するような事態でも、
バックアップ用ＲＡＭに保持されたデータの全てをクリ
アするため、ＣＰＵが異常なデータを使用することを防
止できる。したがって、結果的にシステムの誤動作を確
実に防止することができる。
ックアップ用ＲＡＭを備えたシステムにおいて、バック
アップ用電源の異常によりバックアップ用ＲＡＭに保持
されたデータの一部に異常が発生するような事態でも、
バックアップ用ＲＡＭに保持されたデータの全てをクリ
アするため、ＣＰＵが異常なデータを使用することを防
止できる。したがって、結果的にシステムの誤動作を確
実に防止することができる。
【図１】本発明に係わるコンピュータシステムの要部を
示すブロック図。
示すブロック図。
【図２】本発明の第１の実施例の動作を説明するための
フローチャート。
フローチャート。
【図３】本発明の第２の実施例の動作を説明するための
フローチャート。
フローチャート。
１…ＣＰＵ、３…バックアップ用ＲＡＭ、４…メイン電
源、５…バックアップ用バッテリ、７…バッテリ電圧検
出回路、８…サブＣＰＵ。
源、５…バックアップ用バッテリ、７…バッテリ電圧検
出回路、８…サブＣＰＵ。
Claims (2)
- 【請求項１】 コンピュータシステムのメイン電源の供
給停止時に、システムの動作に必要なデータを保持する
ためのメモリ手段と、 前記メイン電源の供給停止時に、前記メモリ手段にバッ
クアップ用電源を供給するバックアップ用電源手段と、 このバックアップ用電源手段から発生するバックアップ
用電源電圧を検出し、前記バックアップ用電源電圧の電
圧値が正常値であるか否かを判定する判定手段と、 前記メイン電源の供給時に、前記判定手段の判定結果が
異常の場合には、前記メモリ手段に保持された前記デー
タを初期状態にするメモリ制御手段とを具備したことを
特徴とするメモリ制御装置。 - 【請求項２】 コンピュータシステムのメイン電源の供
給停止時に、システムの動作に必要なデータを保持する
ためのバックアップ用メモリ手段と、 前記メイン電源の供給停止時に、前記メモリ手段にバッ
クアップ用電源を供給するバックアップ用電源手段と、 前記メイン電源の供給停止時に、前記バックアップ用電
源手段から発生するバックアップ用電源電圧を検出する
電圧検出手段と、 この電圧検出手段により検出されたバックアップ用電源
電圧の電圧値を記憶する電圧値用メモリ手段と、 前記メイン電源の供給時に、前記電圧値用メモリ手段に
記憶された電圧値が異常値であるか否かを判定し、異常
値である場合に前記バックアップ用メモリ手段に保持さ
れた前記データを初期状態にするメモリ制御手段とを具
備したことを特徴とするメモリ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4318291A JPH06161908A (ja) | 1992-11-27 | 1992-11-27 | メモリ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4318291A JPH06161908A (ja) | 1992-11-27 | 1992-11-27 | メモリ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06161908A true JPH06161908A (ja) | 1994-06-10 |
Family
ID=18097567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4318291A Pending JPH06161908A (ja) | 1992-11-27 | 1992-11-27 | メモリ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06161908A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015058751A (ja) * | 2013-09-17 | 2015-03-30 | 日立オートモティブシステムズ株式会社 | 自動車用電子制御装置 |
-
1992
- 1992-11-27 JP JP4318291A patent/JPH06161908A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015058751A (ja) * | 2013-09-17 | 2015-03-30 | 日立オートモティブシステムズ株式会社 | 自動車用電子制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5704040A (en) | Computer having resume function | |
| JP3224153B2 (ja) | 改良型データ保護システム及びデータ保護方法 | |
| KR19980067776A (ko) | 컴퓨터 시스템 및 그의 제어 방법 | |
| US6363493B1 (en) | Method and apparatus for automatically reintegrating a module into a computer system | |
| JPH06231053A (ja) | データ退避方式 | |
| CN111400136A (zh) | 服务器专用的gpu故障保护装置、方法、设备及介质 | |
| JPH06161908A (ja) | メモリ制御装置 | |
| JP2761990B2 (ja) | 電子機器のデータ保護装置 | |
| JPH08161236A (ja) | フラッシュメモリによるデータバックアップ方式 | |
| JP2917381B2 (ja) | 電断処理装置 | |
| JPH0276021A (ja) | 情報処理装置用電源の復電処理方式 | |
| JP3087650B2 (ja) | 自動復電方式 | |
| JPS6289153A (ja) | 記憶装置 | |
| JPH11328045A (ja) | バッテリバックアップ機能付きｄｒａｍ装置の初期化制御方式 | |
| JP2000163274A (ja) | 電子機器およびｒｏｍデータ監視プログラムを記録した記録媒体 | |
| KR0136864Y1 (ko) | 메모리 백업 장치 | |
| JPH1125007A (ja) | バックアップデータの保存・回復方法 | |
| JP2583266B2 (ja) | エンジン制御方法、及び、エンジン制御装置 | |
| JPS6326748A (ja) | メモリの異常判別方法 | |
| JPH0628267A (ja) | 情報処理装置 | |
| JPH0120775B2 (ja) | ||
| JPH09114747A (ja) | 情報処理装置 | |
| CN114253773A (zh) | 机动车软件运行装置及其数据存储模块和存储方法 | |
| JPH08220198A (ja) | 電池バックアップメモリユニットおよびバックアップ機能試験方法 | |
| JP3743726B2 (ja) | ２重系用の制御装置、及びその制御プログラムの自動起動方法 |