JPS63159947A - デイジタル・シグナル・プロセツサｌｓｉ - Google Patents
デイジタル・シグナル・プロセツサｌｓｉInfo
- Publication number
- JPS63159947A JPS63159947A JP61309491A JP30949186A JPS63159947A JP S63159947 A JPS63159947 A JP S63159947A JP 61309491 A JP61309491 A JP 61309491A JP 30949186 A JP30949186 A JP 30949186A JP S63159947 A JPS63159947 A JP S63159947A
- Authority
- JP
- Japan
- Prior art keywords
- program
- instruction
- lsi
- rom
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 5
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 abstract description 4
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 abstract description 4
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔１既要〕
命令ＲＯＭを内蔵したディジタル・シグナル・プロセッ
サＬＳＩ（以下ＤＳＰ −ＬＳ Ｉと称す）の命令ＲＯ
Ｍに書き込まれたプログラムをＤＳＰ・ＬＳＩ内部で試
験出来るようにし、外部に読み出せなくすることで、プ
ログラムをコピー出来なくしたものである。
サＬＳＩ（以下ＤＳＰ −ＬＳ Ｉと称す）の命令ＲＯ
Ｍに書き込まれたプログラムをＤＳＰ・ＬＳＩ内部で試
験出来るようにし、外部に読み出せなくすることで、プ
ログラムをコピー出来なくしたものである。
本発明は、命令ＲＯＭを内蔵したＤＳＰ −ＬＳＩの改
良に関する。
良に関する。
近年１チツプ化された命令ＲＯＭを内蔵したＤＳＰ −
ＬＳ Ｉが一般的に使用されるようになり、例えば、複
雑なＡＤＰＣＭ等の音声信号処理を１チツプのＤＳＰ−
ＬＳＩで実現出来るようになった。
ＬＳ Ｉが一般的に使用されるようになり、例えば、複
雑なＡＤＰＣＭ等の音声信号処理を１チツプのＤＳＰ−
ＬＳＩで実現出来るようになった。
これに用いるプログラムの開発工数は装置の開発工数の
大きな部分を占めるが、このプログラムがコピー出来る
とプログラムを開発することなくＤＳＰ−ＬＳＩのハー
ドウェアがあれば、音声信号処理が可能となる。
大きな部分を占めるが、このプログラムがコピー出来る
とプログラムを開発することなくＤＳＰ−ＬＳＩのハー
ドウェアがあれば、音声信号処理が可能となる。
従って、ＤＳＰ’・ＬＳＩとしては、命令ＲＯＭ内のプ
ログラムがコピー出来ないようにすることが望まれてい
る。
ログラムがコピー出来ないようにすることが望まれてい
る。
〔従来の技術と発明が解決しようとする問題点〕以下従
来例を図を用いて説明する。
来例を図を用いて説明する。
第４図は従来例のＤＳＰ −ＬＳ Ｉの要部のブロック
図である。
図である。
従来は命令ＲＯＭＩに書き込まれたプログラムの試験は
、プログラム読み出し手段であるスリーステートバッフ
ァ３に、読み出し指示を与え、プログラムカウンタ４よ
りのアドレスにてプログラムを外部に読み出し、外部で
、読み出された内容を、正しいプログラムの内容と比較
することで行っていた。
、プログラム読み出し手段であるスリーステートバッフ
ァ３に、読み出し指示を与え、プログラムカウンタ４よ
りのアドレスにてプログラムを外部に読み出し、外部で
、読み出された内容を、正しいプログラムの内容と比較
することで行っていた。
このようなりＳＰ −ＬＳ Ｉではプログラムは容易に
読み出せるので、すぐコピーされ流用される問題点があ
る。
読み出せるので、すぐコピーされ流用される問題点があ
る。
上記問題点は、第１図の本発明め原理ブロック図に示す
如く、命令ＲＯＭＩよりプログラムを読み出す手段３を
設けず、 該命令ＲＯＭＩに書き込まれたプログラムを試験するプ
ロゲラｌ、試験手段２を内部に持たせた本発明のＤＳＰ
−ＬＳＩにより解決される。
如く、命令ＲＯＭＩよりプログラムを読み出す手段３を
設けず、 該命令ＲＯＭＩに書き込まれたプログラムを試験するプ
ロゲラｌ、試験手段２を内部に持たせた本発明のＤＳＰ
−ＬＳＩにより解決される。
〔作用〕
本発明によれば、命令ＲＯＭＩに格納されているプログ
ラムは、内部のプログラム試験手段２にて試験が出来る
ので、プログラムを外部に読み出す必要はな（、プログ
ラムを読み出す手段３は設けてないので、プログラムを
コピーすることは出来なく、流用されることもなくなる
。
ラムは、内部のプログラム試験手段２にて試験が出来る
ので、プログラムを外部に読み出す必要はな（、プログ
ラムを読み出す手段３は設けてないので、プログラムを
コピーすることは出来なく、流用されることもなくなる
。
以下本発明の１実施例に付き図に従って説明する。
第２図は本発明の実施例のＤＳＰ −ＬＳ Ｉの要部の
ブロック図、第３図は第２図の各部の波形のタイムチャ
ートで（Ａ）〜（１）は第２図の３〜１点に対応してい
る。
ブロック図、第３図は第２図の各部の波形のタイムチャ
ートで（Ａ）〜（１）は第２図の３〜１点に対応してい
る。
以下命令ＲＯＭＩは１０２４ワード×８ビツトのサイズ
のものとしてプログラムの試験を行う場合を説明する。
のものとしてプログラムの試験を行う場合を説明する。
第３図（Ｂ）に示す如く、ＴＳＴ端子をＬレベルとする
と、セレクタ５では、８分周器６の方が選択され、（Ａ
）に示すクロックを８分周した（Ｄ）に示す如きクロッ
クが出力され、又開始検出器８．終了検出器９は動作状
態となる。
と、セレクタ５では、８分周器６の方が選択され、（Ａ
）に示すクロックを８分周した（Ｄ）に示す如きクロッ
クが出力され、又開始検出器８．終了検出器９は動作状
態となる。
命令ＲＯＭＩの先端から、ＴＤＴ端子より入力する正し
いプログラムデークの内容と比較する為に、（Ｃ）に示
す如きＬレベルのパルス状の信号をＲ３端子より入力す
ると、８分周器６及びプログラムカウンタ４はクリアさ
れる。
いプログラムデークの内容と比較する為に、（Ｃ）に示
す如きＬレベルのパルス状の信号をＲ３端子より入力す
ると、８分周器６及びプログラムカウンタ４はクリアさ
れる。
クリアされると、８分周器６よりは、（Ｄ）に示す如き
クロックが出力され、立ち上がりがシフトレジスタ７の
ロード信号として加えられる。
クロックが出力され、立ち上がりがシフトレジスタ７の
ロード信号として加えられる。
プログラムカウンタ４がクリアされ出力が（Ｅ）に示す
如（０になると、開始検出器８はこれを検出し、フリッ
プフロップ１１をクリアする。
如（０になると、開始検出器８はこれを検出し、フリッ
プフロップ１１をクリアする。
プログラムカウンタ４より（Ｅ）に示す如く１゜２、・
・・１０２４が出力されると、８分周器６よりの（Ｄ）
に示すクロックの立ち上がりで、命令ＲＯＭＩよりプロ
グラムがシフトレジスタ７にロードされ、（Ａ）に示す
クロックにより順次（Ｆ）に示す如く、比較器１０に入
力する。
・・１０２４が出力されると、８分周器６よりの（Ｄ）
に示すクロックの立ち上がりで、命令ＲＯＭＩよりプロ
グラムがシフトレジスタ７にロードされ、（Ａ）に示す
クロックにより順次（Ｆ）に示す如く、比較器１０に入
力する。
これと同期して、ＴＤＴ端子より（Ｇ）に示す如く正し
いプログラムが比較器１０に入力し、比較され、比較結
果に誤りがあれば、フリップフロップ１１はプリセット
され出力がＨレベルとなる。
いプログラムが比較器１０に入力し、比較され、比較結
果に誤りがあれば、フリップフロップ１１はプリセット
され出力がＨレベルとなる。
このようにして、命令ＲＯＭＩのプログラムがヂエック
され、プログラムカウンタ４の出力が１０２５になると
、終了検出器９はこれを検出し、出力は（Ｈ）に示す如
くＬレベルとなり、フリップフロップ１１の出力状態を
スリーステートバッファ１２を介して（Ｉ）に示す如く
出力する。
され、プログラムカウンタ４の出力が１０２５になると
、終了検出器９はこれを検出し、出力は（Ｈ）に示す如
くＬレベルとなり、フリップフロップ１１の出力状態を
スリーステートバッファ１２を介して（Ｉ）に示す如く
出力する。
この出力がＬレベルの時は、命令ＲＯＭ１内のプログラ
ムは正常であり、■ルベルの時は異常があることが判る
。
ムは正常であり、■ルベルの時は異常があることが判る
。
尚命令デコーダ１３は命令ＲＯＭＩよりの命令をデコー
ドするものである。
ドするものである。
このようにして命令ＲＯＭＩに格納しであるプログラム
の試験が出来る°ので１、プログラムを外部に取り出す
必要がなく又プログラムを外部に取り出す回路はないの
で、プログラムをコピーされ流用されることはなくなる
。
の試験が出来る°ので１、プログラムを外部に取り出す
必要がなく又プログラムを外部に取り出す回路はないの
で、プログラムをコピーされ流用されることはなくなる
。
以上詳細に説明せる如く本発明によれば、ＤＳＰ−ＬＳ
Ｉの命令ＲＯＭに格納しであるプログラムの試験は内部
で行うことが出来、プログラムは外部に取り出せないの
で、プログラムをコピーされ流用されることはなくなる
効果がある。
Ｉの命令ＲＯＭに格納しであるプログラムの試験は内部
で行うことが出来、プログラムは外部に取り出せないの
で、プログラムをコピーされ流用されることはなくなる
効果がある。
第１図は本発明の原理ブロック図、
第２図は本発明の実施例のＤＳＰ −ＬＳ Ｉの要部の
ブロック図、 第３図は第２図の各部の波形のタイムチャート、第４図
は従来例のＤＳＰ −ＬＳ Ｉの要部のブロック図であ
る。 図において、 １は命令ＲＯＭ。 ２はプログラム試験手段、 ３はプログラム読み出し手段、 ４はプログラムカウンタ、 ５はセレクタ、 ６は８分周器、 ７はシフトレジスタ、
ブロック図、 第３図は第２図の各部の波形のタイムチャート、第４図
は従来例のＤＳＰ −ＬＳ Ｉの要部のブロック図であ
る。 図において、 １は命令ＲＯＭ。 ２はプログラム試験手段、 ３はプログラム読み出し手段、 ４はプログラムカウンタ、 ５はセレクタ、 ６は８分周器、 ７はシフトレジスタ、
Claims (1)
- 【特許請求の範囲】 命令ＲＯＭ（１）を内蔵したディジタル・シグナル・
プロセッサＬＳＩにおいて、 該命令ＲＯＭ（１）よりプログラムを読み出す手段（３
）は設けず、 該命令ＲＯＭ（１）に書き込まれたプログラムを試験す
るプログラム試験手段（２）を内部に持たせたことを特
徴とするディジタル・シグナル・プロセッサＬＳＩ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61309491A JPS63159947A (ja) | 1986-12-24 | 1986-12-24 | デイジタル・シグナル・プロセツサｌｓｉ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61309491A JPS63159947A (ja) | 1986-12-24 | 1986-12-24 | デイジタル・シグナル・プロセツサｌｓｉ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63159947A true JPS63159947A (ja) | 1988-07-02 |
Family
ID=17993629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61309491A Pending JPS63159947A (ja) | 1986-12-24 | 1986-12-24 | デイジタル・シグナル・プロセツサｌｓｉ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63159947A (ja) |
-
1986
- 1986-12-24 JP JP61309491A patent/JPS63159947A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717851A (en) | Breakpoint detection circuit in a data processor and method therefor | |
| US5467354A (en) | Test control circuit for controlling a setting and resetting of a flipflop | |
| US4870573A (en) | Microcomputer capable of testing execution of a program with no branch | |
| US4636945A (en) | Microprocessor | |
| JPS63159947A (ja) | デイジタル・シグナル・プロセツサｌｓｉ | |
| JP2001142733A (ja) | 内部信号観測装置 | |
| JPH10105426A (ja) | 半導体集積回路 | |
| JPS594051B2 (ja) | ワンチツプ・マイクロプロセツサのテスト処理方式 | |
| JPH0423051A (ja) | マイクロプロセッサ | |
| JPS61165171A (ja) | マイクロコンピユ−タ | |
| KR20040047543A (ko) | 마이크로컴퓨터 | |
| JPS6153579A (ja) | 論理回路機能試験機 | |
| JP2638014B2 (ja) | 信号検出回路 | |
| JPH02267648A (ja) | メモリアクセス誤り検出方式 | |
| JPS61288243A (ja) | コンペアアンドスワツプ命令処理方式 | |
| JPH01116839A (ja) | ディジタル信号処理装置 | |
| JPH0333939A (ja) | マイクロプロセッサ | |
| JPS6236578B2 (ja) | ||
| JPS62225970A (ja) | シリアルデ−タ検査装置 | |
| JPH04248633A (ja) | テスト方式 | |
| JPS648381B2 (ja) | ||
| JPH0619752A (ja) | マイクロコンピュータ | |
| JPH0619742A (ja) | トレーサ回路 | |
| JPH0424836A (ja) | マイクロプロセッサ | |
| JP2001133516A (ja) | 半導体テスト回路 |