JPS63156363A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63156363A JPS63156363A JP30282086A JP30282086A JPS63156363A JP S63156363 A JPS63156363 A JP S63156363A JP 30282086 A JP30282086 A JP 30282086A JP 30282086 A JP30282086 A JP 30282086A JP S63156363 A JPS63156363 A JP S63156363A
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- layer
- substrate
- heterostructure
- effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000005524 hole trap Effects 0.000 claims abstract description 14
- 239000002019 doping agent Substances 0.000 claims description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 30
- 230000000694 effects Effects 0.000 abstract description 18
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract 2
- 241000272522 Anas Species 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 238000011282 treatment Methods 0.000 description 3
- 101000960224 Clarkia breweri (Iso)eugenol O-methyltransferase Proteins 0.000 description 2
- 239000000370 acceptor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002085 persistent effect Effects 0.000 description 2
- 238000002203 pretreatment Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000003776 cleavage reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ＨＥＭＴ用ヘテロ構造の低温における光応答効果を低減
するために、ヘテロ構造エピタキシャル成長層に先立ち
、基板表面にアトミックプレーナドーピングを行なって
界面での正孔トラップを補償する。
するために、ヘテロ構造エピタキシャル成長層に先立ち
、基板表面にアトミックプレーナドーピングを行なって
界面での正孔トラップを補償する。
本発明は半導体装置、特にＨＥＭＴ（ｈｉｇｈ ｅｌｅ
ｃｔｒｏｎｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）
構造を有する半導体装置に関する。
ｃｔｒｏｎｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）
構造を有する半導体装置に関する。
従来、ＨＥＭＴ用のヘテロ構造エピタキシャル成長層、
例えば、選択ドープＧａＡｓ／ Ｎ−Ａ ｌ 、Ｇａ＋
−ｘＡｓヘテロ構造は、半絶縁性ＧａＡｓ基板上にノン
ドープＧａＡｓチャンネル層（０，６〜１．０μｍ厚）
、Ｎ−Ａ Ｉ ＸＧａ１−ＸＡｓ層（５０〜１１００ｎ
厚） 、ｎ −ＧａＡｓキャンプ層（１０〜５０ｎｍ厚
）等を基本としたエピタル成長を行なって形成されてい
る。
例えば、選択ドープＧａＡｓ／ Ｎ−Ａ ｌ 、Ｇａ＋
−ｘＡｓヘテロ構造は、半絶縁性ＧａＡｓ基板上にノン
ドープＧａＡｓチャンネル層（０，６〜１．０μｍ厚）
、Ｎ−Ａ Ｉ ＸＧａ１−ＸＡｓ層（５０〜１１００ｎ
厚） 、ｎ −ＧａＡｓキャンプ層（１０〜５０ｎｍ厚
）等を基本としたエピタル成長を行なって形成されてい
る。
そして、ＧａＡｓ基板の前処理としては化学処理とそれ
に！＜３００〜５００℃程度のプレヒートが施されてい
るが、それ以外の特別の処理はなされていない。
に！＜３００〜５００℃程度のプレヒートが施されてい
るが、それ以外の特別の処理はなされていない。
従来のＨＥＭＴ用ヘテロ構造エピタキシャル成長層では
、低温において光照射時に形成された電子−正孔対のう
ち正孔が基板・エビ界面近傍の正孔トラップに束縛され
て、光切断後も電子−正孔の再結合が起こりにくく、い
わゆるＤＸセンターによるもの以外のＰＰＣ効果（持続
性光伝導効果、ｐｅｒｓｉｓｔｅｎｔ ｐｈｏｔｏ ｃ
ｏｎｄｕｃｔｉｖｉｔｙ）をもたらすという問題がある
。第３図に選択ドープＧａＡｓ／ Ｎ−ＡＪＰＰＣ効果
にはＡ Ｉ Ａｓのモル比の増加に伴なって増加する部
分、すなわち、いわゆるＤＸセンターに起因する部分の
ほかに、Ａ Ｉ Ａｓモル比に依存しない部分が存在す
るが、これが正孔がトラップに束縛されるために起るＰ
ＰＣである。ＰＰＣ効果はＩｆ Ｅ Ｍ Ｔの低温動作
における不安定要因となったり、闇値電圧の温度シフト
の原因となっているため、低減化が重要な課題である。
、低温において光照射時に形成された電子−正孔対のう
ち正孔が基板・エビ界面近傍の正孔トラップに束縛され
て、光切断後も電子−正孔の再結合が起こりにくく、い
わゆるＤＸセンターによるもの以外のＰＰＣ効果（持続
性光伝導効果、ｐｅｒｓｉｓｔｅｎｔ ｐｈｏｔｏ ｃ
ｏｎｄｕｃｔｉｖｉｔｙ）をもたらすという問題がある
。第３図に選択ドープＧａＡｓ／ Ｎ−ＡＪＰＰＣ効果
にはＡ Ｉ Ａｓのモル比の増加に伴なって増加する部
分、すなわち、いわゆるＤＸセンターに起因する部分の
ほかに、Ａ Ｉ Ａｓモル比に依存しない部分が存在す
るが、これが正孔がトラップに束縛されるために起るＰ
ＰＣである。ＰＰＣ効果はＩｆ Ｅ Ｍ Ｔの低温動作
における不安定要因となったり、闇値電圧の温度シフト
の原因となっているため、低減化が重要な課題である。
本発明は、上記のＤＸセンターに起因しないＰＰＣ効果
が基板表面の汚れや欠陥にもとづく正孔トラップの存在
に起因すると考え、エピタキシャル成長に先立って基板
表面に正孔トラップを補償するためのドーパントをアト
ミックプレーナドーピングすることによって、上記ＰＰ
Ｃ効果が低減されることを見い出し、完成されたもので
ある。
が基板表面の汚れや欠陥にもとづく正孔トラップの存在
に起因すると考え、エピタキシャル成長に先立って基板
表面に正孔トラップを補償するためのドーパントをアト
ミックプレーナドーピングすることによって、上記ＰＰ
Ｃ効果が低減されることを見い出し、完成されたもので
ある。
すなわち、本発明は、基板上にＨＥＭＴ用ヘテロ構造の
エピタキシャル成長層を有し、かつ基板と該エピタキシ
ャル成長層との界面に正孔トラップ補償用のドーパント
力 、 アトミックプレーナドーピ
ングされていることを特徴とする半導体装置にある。
エピタキシャル成長層を有し、かつ基板と該エピタキシ
ャル成長層との界面に正孔トラップ補償用のドーパント
力 、 アトミックプレーナドーピ
ングされていることを特徴とする半導体装置にある。
本１発明が適用される基板およびＨＥＭＴ用ヘテロ構造
のエピタキシャル成長層には、特別の制約はない。代表
的な基板は半絶縁性ＧａＡｓであり、また代表的なＩＩ
ＥＭＴ用ヘテロ構造には選択ドープＧａＡｓ／Ｎ−Ａ
Ｉ ＧａＡｓのほか、ＧａＡｓ ／ ｎ−１ｎＧａＰ、
ＧａＡｓ ／ Ｉ ｎＧａＡｓ ／Ｎ−ＧａＡｓ 、
ＧａＡｓ層 ＩｎＧａＡｓ／Ｎ−Ａ ｊ２ ＧａＡｓ
、などがある。
のエピタキシャル成長層には、特別の制約はない。代表
的な基板は半絶縁性ＧａＡｓであり、また代表的なＩＩ
ＥＭＴ用ヘテロ構造には選択ドープＧａＡｓ／Ｎ−Ａ
Ｉ ＧａＡｓのほか、ＧａＡｓ ／ ｎ−１ｎＧａＰ、
ＧａＡｓ ／ Ｉ ｎＧａＡｓ ／Ｎ−ＧａＡｓ 、
ＧａＡｓ層 ＩｎＧａＡｓ／Ｎ−Ａ ｊ２ ＧａＡｓ
、などがある。
他、にＩｎＰ基板上のＩｎＧａＡｓ／Ｎ−Ａ ｌ ｒｎ
Ａｓ等がある。
Ａｓ等がある。
正孔トラップを補償するドーパントとしては、基板上に
成長するエピタキシャル層の価電子帯とのエネルギー差
の小さい正孔アクセプターになるものであれば何でもよ
い。例えばＧａＡｓに対してはＢｅ、Ｍｇ＋Ｚｎを用い
ることができる。
成長するエピタキシャル層の価電子帯とのエネルギー差
の小さい正孔アクセプターになるものであれば何でもよ
い。例えばＧａＡｓに対してはＢｅ、Ｍｇ＋Ｚｎを用い
ることができる。
このドーパントはアトミックプレーナドーピングでＩＱ
１１〜５ ｘｌＱＩ２ｃＩｎ−２程度にドーピングする
。
１１〜５ ｘｌＱＩ２ｃＩｎ−２程度にドーピングする
。
アトミックプレーナドーピング技術はＭＢＥ （分子線
エピタキシャル技術）において確立された技術であり、
本発明においてもこれに従うことができ、ＭＢＥによっ
てエピタキシャル成長を行なうに先立ってアトミックプ
レーナドーピングを行なう。ドーピング濃度が１０”ａ
ｍ−２未満では正孔トラップの補償効果が不足し、一方
、５Ｘ１０”ａｍ −”を越えるとアトミックプレーナ
ドーピング技術上実際的ではない。具体的には特定の半
導体装置において適正な正孔補償がなされるドーピング
濃度を決定すべきである。
エピタキシャル技術）において確立された技術であり、
本発明においてもこれに従うことができ、ＭＢＥによっ
てエピタキシャル成長を行なうに先立ってアトミックプ
レーナドーピングを行なう。ドーピング濃度が１０”ａ
ｍ−２未満では正孔トラップの補償効果が不足し、一方
、５Ｘ１０”ａｍ −”を越えるとアトミックプレーナ
ドーピング技術上実際的ではない。具体的には特定の半
導体装置において適正な正孔補償がなされるドーピング
濃度を決定すべきである。
図面を参照して説明する。第１１図において、半絶縁性
ＧａＡｓ基板１１に通常のＭＢＥ成長前と同様に化学処
理、プレヒート等の前処理を施してから、ＭＢＥ装置内
にセットし、５００〜６００℃程度の成長温度でＡｓビ
ーム照射下にてＢｅを１０１〜５×１０１２ｃｆｆｉ−
２程度照射してアトミックプレーナドーピングを施す（
第１１図中、アトミックプレーナドーピングされたドー
パントを１２で指示する）。
ＧａＡｓ基板１１に通常のＭＢＥ成長前と同様に化学処
理、プレヒート等の前処理を施してから、ＭＢＥ装置内
にセットし、５００〜６００℃程度の成長温度でＡｓビ
ーム照射下にてＢｅを１０１〜５×１０１２ｃｆｆｉ−
２程度照射してアトミックプレーナドーピングを施す（
第１１図中、アトミックプレーナドーピングされたドー
パントを１２で指示する）。
次いで、Ｂｅビームを切断し、従来技術において述べた
ようにＧａＡｓ層１３、Ｎ−Ａ Ｉ ＧａＡｓ層１３、
ＧａＡｓ層１４を通常通りエピタキシャル成長して選択
ドープＧａＡｓ／ Ｎ−Ａ １１ ＧａＡｓヘテロ構造
を形成する。
ようにＧａＡｓ層１３、Ｎ−Ａ Ｉ ＧａＡｓ層１３、
ＧａＡｓ層１４を通常通りエピタキシャル成長して選択
ドープＧａＡｓ／ Ｎ−Ａ １１ ＧａＡｓヘテロ構造
を形成する。
その後、このようなエピタキシャル成長層上に、常法に
より、）ＩＥＭＴを形成する。
より、）ＩＥＭＴを形成する。
第２図に、こうして作製されたＨＥＭＴのＰＰＣの変化
をＮ−Ａ ｌＧａＡｓ層中のＡ Ｉｔ Ａｓのモル比に
関して表わす。同図に見られる如く、本発明の構造を有
するＨＥＭＴでは、ＰＰＣ効果のＡ Ｉ Ａｓモル比に
依存しない（すなわち正孔トラップにする）成分が大き
く低減し、ＤＸセンターのないＡβＡｓモル比０．２以
下では、ＰＰＣ効果は殆んど完全に消失している。
をＮ−Ａ ｌＧａＡｓ層中のＡ Ｉｔ Ａｓのモル比に
関して表わす。同図に見られる如く、本発明の構造を有
するＨＥＭＴでは、ＰＰＣ効果のＡ Ｉ Ａｓモル比に
依存しない（すなわち正孔トラップにする）成分が大き
く低減し、ＤＸセンターのないＡβＡｓモル比０．２以
下では、ＰＰＣ効果は殆んど完全に消失している。
第４図に本発明の詳細な説明するために１−ＧａＡｓ層
Ｎ−Ａ Ｉ ＧａＡｓヘテロ構造の場合のエネルギー
バンド図を示す。第４図Ａは従来構造の場合で、光（ｈ
ｖ）が照射されて電子−正孔対が発生すると、正孔は基
板表面に存在する正孔トラップに補捉されるが、この正
孔トラップは正孔放出の時定数が長いために、光が切断
されても正孔は電子と再結合することが困難になり、Ｐ
ＰＣ効果をもたらしていると考えられる。
Ｎ−Ａ Ｉ ＧａＡｓヘテロ構造の場合のエネルギー
バンド図を示す。第４図Ａは従来構造の場合で、光（ｈ
ｖ）が照射されて電子−正孔対が発生すると、正孔は基
板表面に存在する正孔トラップに補捉されるが、この正
孔トラップは正孔放出の時定数が長いために、光が切断
されても正孔は電子と再結合することが困難になり、Ｐ
ＰＣ効果をもたらしていると考えられる。
これに対して、本発明の構造では、第４図Ｂの如く、基
板表面に正孔トラップ補償のためにＢｅがドーピングさ
れているために、正孔はＢｅアクセプターに補捉され、
光切断後容易に電子と再結合できるものと考えられる。
板表面に正孔トラップ補償のためにＢｅがドーピングさ
れているために、正孔はＢｅアクセプターに補捉され、
光切断後容易に電子と再結合できるものと考えられる。
本発明によると、アトミックプレーナドーピングされた
ことにより基板−エピタキシャル層界面付近の正札トラ
ップは補償されて正孔トラップとして働かなくなり、光
照射時に形成された正孔は光切断後に直ちに電子と再結
合し、ＰＰＣ効果を低減できる効果がある。
ことにより基板−エピタキシャル層界面付近の正札トラ
ップは補償されて正孔トラップとして働かなくなり、光
照射時に形成された正孔は光切断後に直ちに電子と再結
合し、ＰＰＣ効果を低減できる効果がある。
第１図は本発明によるＩＩＥＭＴの構造を示す断面図、
第２図および第３図は本発明および従来の）ＩＥＭＴの
ＰＰＣ効果のＡ ｊ２ Ａｓモル比依存性を表わすグラ
フ図、第４図は本発明の半導体装置の作用を説明するた
めのエネルギーバンド図である。 １１・・・基板、 １２・・・アトミックプレーナドーピングされたドーパ
ント、 １３ ＝−ｉ形ＧａＡｓ層、 １４− Ｎ−Ａ １２ 、Ｇａ、−、Ａｓ層、１ ５
・・−ｎ−ＧａＡｓ層。
第２図および第３図は本発明および従来の）ＩＥＭＴの
ＰＰＣ効果のＡ ｊ２ Ａｓモル比依存性を表わすグラ
フ図、第４図は本発明の半導体装置の作用を説明するた
めのエネルギーバンド図である。 １１・・・基板、 １２・・・アトミックプレーナドーピングされたドーパ
ント、 １３ ＝−ｉ形ＧａＡｓ層、 １４− Ｎ−Ａ １２ 、Ｇａ、−、Ａｓ層、１ ５
・・−ｎ−ＧａＡｓ層。
Claims (1)
- 【特許請求の範囲】 １、基板上にＨＥＭＴ用ヘテロ構造のエピタキシャル成
長層を有し、かつ基板と該エピタキシャル成長層との界
面に正孔トラップ補償用のドーパントがアトミックプレ
ーナド ーピングされていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30282086A JPS63156363A (ja) | 1986-12-20 | 1986-12-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30282086A JPS63156363A (ja) | 1986-12-20 | 1986-12-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63156363A true JPS63156363A (ja) | 1988-06-29 |
Family
ID=17913486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30282086A Pending JPS63156363A (ja) | 1986-12-20 | 1986-12-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63156363A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5075742A (en) * | 1990-01-10 | 1991-12-24 | French State Represented By The Minister Of The Post, Telecommunications And Space | Semiconductor structure for optoelectronic components with inclusions |
| WO2010116701A1 (ja) * | 2009-04-07 | 2010-10-14 | 住友化学株式会社 | 半導体基板の製造方法および半導体基板 |
-
1986
- 1986-12-20 JP JP30282086A patent/JPS63156363A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5075742A (en) * | 1990-01-10 | 1991-12-24 | French State Represented By The Minister Of The Post, Telecommunications And Space | Semiconductor structure for optoelectronic components with inclusions |
| WO2010116701A1 (ja) * | 2009-04-07 | 2010-10-14 | 住友化学株式会社 | 半導体基板の製造方法および半導体基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4639275A (en) | Forming disordered layer by controlled diffusion in heterojunction III-V semiconductor | |
| Destefanis | Ion implantation in Hg1− xCdxTe | |
| CN107910750B (zh) | 一种半导体激光器材料的制备方法 | |
| JPH05206518A (ja) | 漏れ電流の低いｌｅｄを形成する方法およびｉｉｉ−ｖ族化合物半導体装置の漏れ電流を低減する方法 | |
| EP0405832B1 (en) | Doping procedures for semiconductor devices | |
| JPS63156363A (ja) | 半導体装置 | |
| EP0196245B1 (en) | Compound semiconductor layer having high carrier concentration and method of forming same | |
| JPH0658972B2 (ja) | ラテラルｐ−ｉ−ｎヘテロ接合デバイス及びその形成方法 | |
| JPS6390861A (ja) | 半導体装置 | |
| JP3348015B2 (ja) | ノンアロイ用電極コンタクト層の作製方法 | |
| JP2509006B2 (ja) | Ｉｉｉ−ｖ族化合物半導体成長膜の伝導型制御方法 | |
| JPH0272616A (ja) | 分子線エピタキシャル成長法 | |
| JPS5846617A (ja) | 化合物半導体ｐｎ接合の形成方法 | |
| JPS6286878A (ja) | 光検出器の製作方法 | |
| JP3417036B2 (ja) | ホール素子 | |
| JPH0774100A (ja) | 半導体装置の製造方法 | |
| JPS61145823A (ja) | 分子線エピタキシ成長法 | |
| JPH01128516A (ja) | 半導体結晶成長法 | |
| JPS62115831A (ja) | 半導体装置の製造方法 | |
| JPS62203326A (ja) | キヤリア高濃度化合物半導体層の形成方法 | |
| Ye | Processing of indium arsenide, gallium antimonide and related III-V compound semiconductors | |
| JPS61276318A (ja) | 化合物半導体装置の製造方法 | |
| JPS6255918A (ja) | 半導体装置の製造方法 | |
| JPH05136056A (ja) | 分子線エピタキシヤル成長方法 | |
| JPS63144512A (ja) | 半導体装置の製造方法 |