JPS63151055A - 複合型半導体装置 - Google Patents
複合型半導体装置Info
- Publication number
- JPS63151055A JPS63151055A JP29953286A JP29953286A JPS63151055A JP S63151055 A JPS63151055 A JP S63151055A JP 29953286 A JP29953286 A JP 29953286A JP 29953286 A JP29953286 A JP 29953286A JP S63151055 A JPS63151055 A JP S63151055A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- transistors
- parts
- semiconductor device
- lead portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 7
- 239000011347 resin Substances 0.000 claims abstract description 7
- 229920005989 resin Polymers 0.000 claims abstract description 7
- 238000000465 moulding Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、複数個のトランジスタを単一のパッケージ内
に組み込んでなる複合型半導体装置に関するものである
。
に組み込んでなる複合型半導体装置に関するものである
。
従来の技術
近年、電子機器の小型化がすすむに伴い、複数個のトラ
ンジスタを単一のパッケージ内に組み込んだ複合型半導
体装置の需要が延びている。第２図に例示する複合型半
導体装置は、複数個のトランジスタの各エミッタを共通
に接続した形式のもので、第１．第２および第３のトラ
ンジスタｌａ。
ンジスタを単一のパッケージ内に組み込んだ複合型半導
体装置の需要が延びている。第２図に例示する複合型半
導体装置は、複数個のトランジスタの各エミッタを共通
に接続した形式のもので、第１．第２および第３のトラ
ンジスタｌａ。
ｌｂ、ｌｃの基板部（コレクタ）は、リードフレーム２
の３つの基板支持部３ａ、３ｂ、３ｃにそれぞれ接着さ
れており、各トランジスタ１ａ。
の３つの基板支持部３ａ、３ｂ、３ｃにそれぞれ接着さ
れており、各トランジスタ１ａ。
ｌｂ、ｌｃのベースは金属細線４ａ、４ｂ、４ｃを介し
てリードフレーム２のベース用リード部５ａ、５ｂ、’
５ｃにそれぞれ接続されている。そして、各トランジス
タｌａ、ｌｂ、ｌｃのエミッタは金属細線６ ａ ｒ
６ ｂ 、６ ｃを介してリードフレーム２のエミッタ
共通接続用リード部７に接続されている。また、基板支
持部３ａ、３ｂ、３ｃから延び出たコレクタ用リード部
８ ａ ＋ ８ ｂ 。
てリードフレーム２のベース用リード部５ａ、５ｂ、’
５ｃにそれぞれ接続されている。そして、各トランジス
タｌａ、ｌｂ、ｌｃのエミッタは金属細線６ ａ ｒ
６ ｂ 、６ ｃを介してリードフレーム２のエミッタ
共通接続用リード部７に接続されている。また、基板支
持部３ａ、３ｂ、３ｃから延び出たコレクタ用リード部
８ ａ ＋ ８ ｂ 。
８ｃ、ベース用リード部５ａ、５ｂ、５ｃおよびエミッ
タ用リード部７は、これらを橋絡するタイバンド部９に
よって補強され、外枠部１０に至っている。なお、リー
ドフレーム２は、前述した部材で構成される単位ブロッ
クの多数を並設してなる長尺のもので、破線枠１１で示
す部分がパッケージたる樹脂成形体によっていわゆる樹
脂封止される。
タ用リード部７は、これらを橋絡するタイバンド部９に
よって補強され、外枠部１０に至っている。なお、リー
ドフレーム２は、前述した部材で構成される単位ブロッ
クの多数を並設してなる長尺のもので、破線枠１１で示
す部分がパッケージたる樹脂成形体によっていわゆる樹
脂封止される。
発明が解決しようとする問題点
このように構成されたエミッタ共通接続形式の複合型半
導体装置においては、第１．第２および第３のトランジ
スタｌａ、ｌｂ、ｌｃの各エミッタを共通に接続するエ
ミッタ用リード部７の長手方向寸度が、単位ブロック長
に近いものとなり、しかも、それは両端のみで機械的に
支持されるにすぎないので、第１．第２および第３のト
ランジスタｌａ、Ｉｂ、ｌｃの相互間隔をできるだけ狭
小にしないかぎり、樹脂封止前または樹脂封止工程中の
リード部７に変形を生じやすくなる。しかし、３個のト
ランジスタｌａ、１ｂ、’ｌｃの相互間隔を狭小にする
と、各トランジスタから発生した熱が相互に影響し合う
ので、各トランジスタのコレクタ損失を太き（とること
ができな（なる。
導体装置においては、第１．第２および第３のトランジ
スタｌａ、ｌｂ、ｌｃの各エミッタを共通に接続するエ
ミッタ用リード部７の長手方向寸度が、単位ブロック長
に近いものとなり、しかも、それは両端のみで機械的に
支持されるにすぎないので、第１．第２および第３のト
ランジスタｌａ、Ｉｂ、ｌｃの相互間隔をできるだけ狭
小にしないかぎり、樹脂封止前または樹脂封止工程中の
リード部７に変形を生じやすくなる。しかし、３個のト
ランジスタｌａ、１ｂ、’ｌｃの相互間隔を狭小にする
と、各トランジスタから発生した熱が相互に影響し合う
ので、各トランジスタのコレクタ損失を太き（とること
ができな（なる。
問題点を解決するための手段
本発明は、かかる従来の問題点を解決すべくなされたも
ので、本発明によると、複数個のトランジスタの各エミ
ッタを共通に接続するためのリード部に、トランジスタ
の配列方向に沿って延在するリード部分と、このリード
部分から分岐してトランジスタの相互間に入り込む補強
用リード部分とを有せしめる。
ので、本発明によると、複数個のトランジスタの各エミ
ッタを共通に接続するためのリード部に、トランジスタ
の配列方向に沿って延在するリード部分と、このリード
部分から分岐してトランジスタの相互間に入り込む補強
用リード部分とを有せしめる。
作用
このように構成すると、複数個のトランジスタの各エミ
ッタを、同トランジスタの配列方向に沿って延在する前
記リード部分によって共通接続でき、しかも、このリー
ド部分が長大となっても、これより分岐した前記補強用
リード部分がトランジスタの相互間を通じてリードフレ
ームのタイバンド部に達するので、各トランジスタ単位
で十分な補強効果を得ることができ、エミッタ共通接続
用リード部が樹脂封止前または樹脂封止工程中に変形す
る危惧を解消せしめ得、コレクタ損失を比較的大きく設
定することが可能となる。
ッタを、同トランジスタの配列方向に沿って延在する前
記リード部分によって共通接続でき、しかも、このリー
ド部分が長大となっても、これより分岐した前記補強用
リード部分がトランジスタの相互間を通じてリードフレ
ームのタイバンド部に達するので、各トランジスタ単位
で十分な補強効果を得ることができ、エミッタ共通接続
用リード部が樹脂封止前または樹脂封止工程中に変形す
る危惧を解消せしめ得、コレクタ損失を比較的大きく設
定することが可能となる。
実施例
つぎに、本発明を図面に示した実施例とともに詳しく説
明する。
明する。
第１図に示す構成が第２図に示した従来の構成と異なる
ところは、リードフレーム１２に形成されたエミッタ共
通接続用のリード部１３が、第１、第２および第３のト
ランジスタｌａ、ｔｂ。
ところは、リードフレーム１２に形成されたエミッタ共
通接続用のリード部１３が、第１、第２および第３のト
ランジスタｌａ、ｔｂ。
１ｃの配列方向に沿ったリード部分１３ａと、このリー
ド部分１３ａから分岐してトランジスタ１ａ、１’ｂ、
ｌｃの相互間を通じタイバンド部９に達する補強用リー
ド部分１３ｂ、１３ｃとを有している点であり、その他
の構成には変りがな １く、共通するものには同一番号
が付しである。
ド部分１３ａから分岐してトランジスタ１ａ、１’ｂ、
ｌｃの相互間を通じタイバンド部９に達する補強用リー
ド部分１３ｂ、１３ｃとを有している点であり、その他
の構成には変りがな １く、共通するものには同一番号
が付しである。
かかる構体は、破線枠１１で示す部分が樹脂成形体で覆
われたのち、タイバンド部９および外枠部１０が切除さ
れて、複合型半導体となるのであるが、とくに、リード
部１３の補強用リード部分１３ｂ、１３ｃが第１．第２
および第３のトランジスタｌａ、ｌｂ、ｌｃの各間に入
り込んで残余のリード部分１３ａをその中腹部で支える
ため、リード部分１３ａを長大ならしめること、つまり
、第１．第２および第３のトランジスタｌａ。
われたのち、タイバンド部９および外枠部１０が切除さ
れて、複合型半導体となるのであるが、とくに、リード
部１３の補強用リード部分１３ｂ、１３ｃが第１．第２
および第３のトランジスタｌａ、ｌｂ、ｌｃの各間に入
り込んで残余のリード部分１３ａをその中腹部で支える
ため、リード部分１３ａを長大ならしめること、つまり
、第１．第２および第３のトランジスタｌａ。
ｌｂ、ｌｃの相互間隔を広げることができ、それだけコ
レクタ損失の大きい複合型半導体装置を得ることが可能
となる。
レクタ損失の大きい複合型半導体装置を得ることが可能
となる。
発明の効果
本発明は前述のように構成されるので、リードフレーム
のパターンを一部変更するだけの簡単な改造によって、
コレクタ損失の大きい、しかも、エミッタ共通接続性の
良好な複合型半導体装置を得ることができる。
のパターンを一部変更するだけの簡単な改造によって、
コレクタ損失の大きい、しかも、エミッタ共通接続性の
良好な複合型半導体装置を得ることができる。
【図面の簡単な説明】
第１図は本発明を実施した複合型半導体装置の樹脂封止
前の平面図、第２図は従来の複合型半導体装置の樹脂封
止前の平面図である。 １ ａ、 １ ｂ、 １ ｃ＝）ランジスタ１．５
ａ。 ５ ｂ 、 ５ ｃ ・・・・・−ベース用リード部、
８ａ＋ ８ｂ。 ８ｃ・・・・・・コレクタ用リード部、１２・・・・・
・リードフレーム、１３・・・・・・エミッタ共通接続
用リード部。
前の平面図、第２図は従来の複合型半導体装置の樹脂封
止前の平面図である。 １ ａ、 １ ｂ、 １ ｃ＝）ランジスタ１．５
ａ。 ５ ｂ 、 ５ ｃ ・・・・・−ベース用リード部、
８ａ＋ ８ｂ。 ８ｃ・・・・・・コレクタ用リード部、１２・・・・・
・リードフレーム、１３・・・・・・エミッタ共通接続
用リード部。
Claims (1)
- 複数個のトランジスタと、同トランジスタの各エミッタ
を共通に接続するためのリード部とを、樹脂成形体から
なる単一のパッケージ内に組み込んでなり、前記リード
部は前記トランジスタの配列方向に沿って延在するリー
ド部分と、このリード部分から分岐して前記トランジス
タの相互間に入り込む補強用リード部分とを有している
ことを特徴とする複合型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29953286A JPS63151055A (ja) | 1986-12-16 | 1986-12-16 | 複合型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29953286A JPS63151055A (ja) | 1986-12-16 | 1986-12-16 | 複合型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63151055A true JPS63151055A (ja) | 1988-06-23 |
Family
ID=17873821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29953286A Pending JPS63151055A (ja) | 1986-12-16 | 1986-12-16 | 複合型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63151055A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0351849U (ja) * | 1989-09-26 | 1991-05-20 | ||
| EP3240026A4 (en) * | 2014-12-24 | 2018-09-05 | NSK Ltd. | Power semiconductor module and electric power steering device employing same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61196559A (ja) * | 1985-02-26 | 1986-08-30 | Toshiba Corp | 樹脂封止型半導体装置 |
-
1986
- 1986-12-16 JP JP29953286A patent/JPS63151055A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61196559A (ja) * | 1985-02-26 | 1986-08-30 | Toshiba Corp | 樹脂封止型半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0351849U (ja) * | 1989-09-26 | 1991-05-20 | ||
| EP3240026A4 (en) * | 2014-12-24 | 2018-09-05 | NSK Ltd. | Power semiconductor module and electric power steering device employing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0163079B1 (ko) | 수지봉지형 반도체장치의 제조방법과, 이 제조방법에 이용되는 복수의 반도체소자를 설치하기위한 리드프레임과, 이 제조방법에 의해 제조되는 수지봉지형 반도체장치 | |
| JP2634516B2 (ja) | 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール | |
| US4951119A (en) | Lead frame for semiconductor devices | |
| US20030141579A1 (en) | Lead frame for resin-molded semiconductor device | |
| EP0118237B1 (en) | Lead frame for a semiconductor element | |
| JPS63151055A (ja) | 複合型半導体装置 | |
| JP3046151B2 (ja) | リードフレーム | |
| US5473188A (en) | Semiconductor device of the LOC structure type having a flexible wiring pattern | |
| JPS6010651A (ja) | 半導体装置 | |
| JP2912767B2 (ja) | 電子部品のパッケージ構造及びその製造方法 | |
| JPH02294061A (ja) | マルチチップパッケージ構造 | |
| US6534846B1 (en) | Lead frame for semiconductor device and semiconductor device using same | |
| JPH02253650A (ja) | リードフレーム | |
| JPS63306647A (ja) | 電子部品の製造方法 | |
| JPH09191072A (ja) | リードフレーム | |
| JPH02168659A (ja) | 半導体装置の製造方法 | |
| JPH06177312A (ja) | 半導体装置およびリードフレーム | |
| JPH04168759A (ja) | 半導体装置及びリードフレームとその製造方法 | |
| JP2577640Y2 (ja) | リ−ドフレ−ム | |
| JPH04349655A (ja) | 樹脂封止型マルチチップパッケージ | |
| JPH02166759A (ja) | リードフレーム | |
| JP2555991B2 (ja) | パッケージ | |
| JPH01187845A (ja) | 半導体装置 | |
| JPS63266855A (ja) | 半導体装置 | |
| JPH04164355A (ja) | 樹脂封止型半導体装置 |