JPS63147211A - 電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 艮五且１ 本発明は電源回路に関し、特に過電流防止機能を有する
定電圧源回路に関する。

従来技術 従来のかかる定電圧源の回路例が第４図に示されている
。演算増幅器（以下、オペアンプと称す）１の出力がＮ
ＰＮトランジスタ３のベースへ抵抗２を介して印加され
、この出力トランジスタ３のエミッタ出力がオペアンプ
１の反転入力へ供給されることにより、電圧フォロワ回
路となっている。

この電圧フォロワ回路の出力、すなわちトランジスタ３
のエミッタ出力端６とアース喘７との間に負荷（図示せ
ず）が接続される。

この電圧フォロワ回路の入力であるオペアンプ１の正相
入力に基準電圧源８による定電圧が印加されており、こ
の定電圧が低出力インピーダンス特性を有する電圧フォ
ロワ回路を介して、出力端子６−７間の負荷へ供給され
るようになっている。

そして、トランジスタ３のコレクタと電源端子５との間
には抵抗４が接続されており、この抵抗４の作用により
負荷へ流入する電流の制限を行っている。

この回路において、出力端子６−１間の負荷抵抗Ｒしを
次第に小さくした場合の出力電圧■と出力電流Ｉとの関
係が第５図及び第６図に夫々示されている。負荷抵抗Ｒ
Ｌと電流制限抵抗４との分圧比に対応した出力電圧Ｖが
得られるが、負荷抵抗ＲＬが小さくなれば、抵抗４へよ
り多くの電流が流れよう、とする。そのために、トラン
ジスタ３のエミッタ電位が下り、オペアンプ１の出力電
位が当該エミッタ電位に対して相対的に上ることになる
から、トランジスタ３のベース・エミッタ間電圧が増大
する。よって、電流Ｉはより増大することになる。しか
しながら、出力端子６には、負荷抵抗ＲＬとそれに流れ
る電流Ｉとの積の電圧ＲＬｉが生ずるので、ある一定の
ところで出力電圧Ｖと出力電流Ｉとの値は落ちつくこと
になる。

そのために、たとえ負荷が零となったとしても、抵抗４
と電源電圧５とにより決まる電流以上は流れなくなる。

よって、ＲＬと■及びＩとの関係は第５図及び第６図の
如くなる。

上述した従来の過電流防止機能付定電圧源回路では、負
荷抵抗が小さくなった場合、十分に出力電圧が下らない
と共に出力電流が多く流れ易いという欠点がある。

発明の目的 本発明の目的は、負荷抵抗が小となった場合、出力電圧
を低く押えることができ、同時に出力電流をある一定値
に押え得る様にした電源回路を提供することである。

発明の構成 本発明によれば、演算増幅器およびこの演算増幅器の出
力がベースに供給されたトランジスタからなる電圧フォ
ロワ回路と、前記トランジスタのコレクタに接続された
電流制限用の抵抗と、前記電圧フォロワ回路の入力に電
圧を供給する電圧源とを有し、前記トランジスタのエミ
ッタに接続される負荷へ電源の供給をなすようにした電
源回路であって、所定基準電圧により所定の時定数を以
て充電される時定数回路と、前記負荷への供給電流値が
所定同値以上になったときに前記時定数回路を放電せし
める放電制御手段とを設け、前記時定数回路の出力電圧
を前記電圧フォロワ回路の入力電圧源とすることを特徴
とする電源回路が得られる。

実施例 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明の実施例の回路図であり、第４図と同等
部分は同一符号により示されている。図において、オペ
アンプ１とトランジスタ３とからなる電圧フォロワ回路
の入力電圧源として、基準電圧ｌ１ｉ８の他に、この基
準電圧源８により充電される時定数回路が用いられてい
る。この時定数回路は充電用時定数を定める抵抗１４と
コンデンサ１２とからなり、また、このコンデンサ１２
の放電用時定数を定める抵抗１３を介してこのコンデン
サ１２の電圧１５がオペアンプ１の正相入力へ供給され
ている。

この時定数回路の充放電を制御すべく、オペアンプ１の
正相入力とアース端との間にスイッチング素子としての
ＮＰＮトランジスタ９が設けられており、このトランジ
スタ９のオンオフ制御が比較器１０の出力により行われ
る。この比較器１０は、電流制限用のコレクタ抵抗４０
両端電圧と比較基準電圧１１との比較を行い、抵抗４の
両端電圧レベルが比較基準電圧１１のレベル以上になる
と、トランジスタ９をオン制御し、その他はオフ制御す
る様動作する。他の構成については第４図のそれと同等
構成となっており、その説明は省略する。

かかる構成において、出力端子６−７間に設けられる負
荷抵抗ＲＬを次第に小としていくと、出力電圧Ｖは第２
図に示す如く低下し、出力電流Ｉは第３図に示す如く上
昇することになる。ここで、出力電流Ｉの最大制限値（
＠値）をｌ　ｍａｘとし、抵抗４の値をＲ４とし、基準
電圧１１の値を■ｒとした場合、 ■ｒ　＝　Ｉｍａｘ　ＸＲ４・−・・・・（１）なる関
係に設定しておく。

従って出力電流Ｉが上昇してＩ　ｗａｘとなると、（１
）式の関係から比較器１０の出力が低レベルから高レベ
ルへ反転して、トランジスタ９をオフからオンへ制御す
る。その結果、コンデンサ１２の充電電荷はこのオント
ランジスタ９により放電されて、コンデンサ１２の出力
電圧は低下し、オペアンプ１の入力電圧もトランジスタ
９の飽和電圧まで低下することになる。よって、オペア
ンプ１がオフ状態となって出力トランジスタ３もオフに
反転して出力電流■は零となる。

出力電流Ｉが零になると、抵抗４の両端電圧も零になる
ので、比較器１０は再びその出力が低レベルとなってト
ランジスタ９がオフ制御される。

その結果、オペアンプ１は再びオンとなって出力電流■
が流れ出すことになる。

このとき、オペアンプ１の入力電圧はコンデンサ１５の
出力電圧までしか復旧しないので、出力端子６−７間の
電圧Ｖは、出力電流■が（１）式のｌ　ｌａＸを越える
直前の電圧まで復旧することなく低い電圧となっている
。この場合、放電用抵抗１３の値を充電用抵抗１４の値
に比し充分小としておけば、コンデンサ１２の充電時間
は長くなり、コンデンサ１２の電圧１５．オペアンプ１
の入力電圧及び出力電圧■はすべて徐々に上昇し、出力
電流■もそれに応じて徐々に増大する。

こうして、再度出力電流ＩがＩ　ｌａＸになると、比較
器１０の出力が低レベルから高レベルへ反転し、上述し
た動作状態となり、同じ動作を以後繰返すことになる。

この動作状態に入ったとき、最大出力電流は閾値である
［　ＷａＸに制限され、また最大出力電圧■ＷａＸは、 Ｖｍａｘ　＝　Ｉｍａｘ　ｘＲＬ　　　　　−−・・（
２）となる。よって、負荷抵抗ＲＬと出力電圧Ｖ及び出
力電流■との関係は、夫々第２図及び第３図の様になる
ことが判る。

こうすることにより、負荷抵抗が小さくなるに応じて出
力電圧を低く押えることができ、また出力電流を所定閾
値１　ｗａｘまでに制限することができることになる。

特に、（１）式に示す関係の範囲で、当該最大出力電流
Ｉ　Ｉａｘを存意に変化させることも可能である。

尚、上記実施例回路図は単なる１例を示したものであり
、これに限定されることなく種々の改変が可能であるこ
とは明らかである。

発明の効果 叙上の如く、本発明によれば、負荷抵抗を小とする場合
、それに応じて出力電圧Ｖを小とすることが可能となり
、また出力電流Ｉの最大値を一定に押えることができる
という効果がある。

【図面の簡単な説明】

第１図は本発明の実施例の回路図、第２図及び第３図は
第１図の回路の動作特性図、第４図は従来の電源回路の
回路図、第５図及び第６図は第４図の回路の動作特性図
である。 主要部分の符号の説明 １・・・・・・オペアンプ ３・・・・・・出力トランジスタ ４・・・・・・電流制限抵抗 ８・・・・・・基準電圧源 ９・・・・・・スイッチグトランジスタ１０・・・・・
・比較器 １１・・・・・・比較基準電圧 １２・・・・・・コンデンサ １３・・・・・・放電用抵抗 １４・・・・・・充電用抵抗

Claims (2)

【特許請求の範囲】
1. （１）演算増幅器およびこの演算増幅器の出力がベース
   に供給されたトランジスタからなる電圧フォロワ回路と
   、前記トランジスタのコレクタに接続された電流制限用
   の抵抗と、前記電圧フォロワ回路の入力に電圧を供給す
   る電圧源とを有し、前記トランジスタのエミッタに接続
   される負荷へ電源の供給をなすようにした電源回路であ
   って、所定基準電圧により所定の時定数を以て充電され
   る時定数回路と、前記負荷への供給電流値が所定閾値以
   上になったときに前記時定数回路を放電せしめる放電制
   御手段とを設け、前記時定数回路の出力電圧を前記電圧
   フォロワ回路の入力電圧源とすることを特徴とする電源
   回路。
2. （２）前記放電制御手段は、前記電流制限用の抵抗の両
   端電圧と比較基準電圧とを比較する比較手段を有し、こ
   の比較出力に応じて前記時定数回路の放電制御をなすよ
   うにしたことを特徴とする特許請求の範囲第１項の電源
   回路。