JPH05300109A - Fmステレオ復調器用信号発生回路 - Google Patents
Fmステレオ復調器用信号発生回路Info
- Publication number
- JPH05300109A JPH05300109A JP9986492A JP9986492A JPH05300109A JP H05300109 A JPH05300109 A JP H05300109A JP 9986492 A JP9986492 A JP 9986492A JP 9986492 A JP9986492 A JP 9986492A JP H05300109 A JPH05300109 A JP H05300109A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- potential
- transistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stereo-Broadcasting Methods (AREA)
Abstract
力電位を基準電位と比較することにより圧縮した形で出
力する電圧圧縮回路と、この電圧圧縮回路の出力電位に
基づき出力増幅回路12の出力電位を上記基準電位に戻
す方向にC11の充放電制御を行う第2の差動増幅器14
とからなる直流動作点安定化回路を備える。これによ
り、C11の電位を圧縮し、その圧縮電位によって第2の
差動増幅回路14を作動させ、この差動増幅回路14の
出力電流で出力電位を基準電位に戻す方向にC11の充放
電を行うことにより、直流動作点を基準電位に安定化さ
せるようになっている。 【効果】 大きな容量や抵抗を必要とすることなく必要
な出力レベルを得ることができ、全回路素子の集積化が
可能となる。
Description
似正弦波を生成し、その出力がFM検波されたコンポジ
ット信号に含まれる復調用パイロット信号を除去するた
めに使用されるFMステレオ復調器用信号発生回路に関
するものである。
テレオ復調用のパイロット信号が含まれている。一般
に、この信号を除去するために復調器で作られる、パイ
ロット信号に同期した矩形波が用いられる。パイロット
信号は正弦波であるため、この矩形波を直接加算して除
去を行うと、残りの信号が歪んでしまう。そこで、矩形
波より三角波を作り、これを用いて除去を行っている。
成を示すものである。
差動対を形成するトランジスタQ41,Q42とそのアクテ
ィブロードとなるカレントミラーを形成するトランジス
タQ43〜Q48と該差動対をバイアスする定電流源I41と
出力コンデンサC41と直流動作点安定化用抵抗R41とか
ら大略構成されている。
素子及び基準電圧入力素子を構成し、トランジスタQ41
のベースは図5(a)に示す矩形波電圧Vinの入力端4
1に接続され、トランジスタQ42のベースは基準電圧V
ref の入力端42に接続されている。定電流源I41はこ
れらトランジスタQ41,Q42のエミッタをバイアスして
いる。
対の一方の出力端となるトランジスタQ41のコレクタに
はカレントミラーの入力端となるトランジスタQ43のコ
レクタ、ベースに接続され、このカレントミラーの出力
端となるトランジスタQ44のコレクタは別のカレントミ
ラーの入力端となるトランジスタQ45のコレクタ、ベー
スに接続され、このカレントミラーの出力端となるトラ
ンジスタQ46のコレクタは図5(b)に示す三角波電圧
Vout の出力端子43に接続されている。当該差動対の
他方の出力端となるトランジスタQ42のコレクタにはト
ランジスタQ47のコレクタ、ベースに接続され、このカ
レントミラーの出力端となるトランジスタQ48のコレク
タは上記トランジスタQ46のコレクタと共通に出力端子
43に接続されている。
との間に接続され、トランジスタQ46,Q48の出力電流
により充放電を行うようにされており、抵抗R41は、こ
れらトランジスタQ46,Q48のコレクタ共通接続点と定
電位点42との間に接続されている。この定電位点42
は基準電圧Vref に保持される。
にはトランジスタQ41がオン、トランジスタQ42がオフ
となるため、トランジスタQ41側のカレントミラー(即
ち、Q43→Q44→Q45→Q46)の出力がコンデンサC41
を放電させる。よって、図5に示すように出力電圧Vou
t は低下する。
にはトランジスタQ41がオフ、トランジスタQ42がオン
となるため、このトランジスタQ42側のカレントミラー
(即ち、Q47→Q48)の出力がコンデンサC41を充電す
る。よって、図5に示すように出力電圧Vout は上昇す
る。
れることで上記第1、第2モードの動作が繰返され、図
5(b)に示すような三角波が得られることとなる。
動作点安定化のための抵抗であり、コンデンサC41の電
圧をVref に引戻すように動作する。つまり、コンデン
サC41の電圧がVref より上昇した場合、コンデンサC
41が抵抗R41を通じて放電するように動作するととも
に、コンデンサC41の電圧がVref より低下した場合、
コンデンサC41に抵抗R41を通じて充電するように動作
することにより、結果的にコンデンサC41を基準電位に
引戻すように動作することとなり、この直流動作点の安
定化動作を得ることができる。
抗R41があるために、上記回路をIC化しようとして
も、抵抗R41及びコンデンサC41のうちいずれか一方は
必ず外付けしなけらばならないという問題がある。
は抵抗R41の抵抗値とコンデンサC41の容量値で決ま
り、この時定数が小さいと出力電圧Vout の低下を招く
こととなるため、コンデンサC41及び抵抗R41のうち少
なくとも一方は大きな値を持つものとしなければならな
い。一般には抵抗R41を集積回路内部に作り、コンデン
サC41を外付けとしているが、いずれにしても一方は集
積回路外部への外付けとなり、どうしても専用端子を必
要とすることとなっている。
みてなされたもので、その目的とするところは全回路素
子の集積化が可能なFMステレオ復調器用信号発生回路
を提供することにある。
調器用信号発生回路は、FM検波されたコンポジット信
号に含まれるステレオ復調用パイロット信号を除去する
ための信号を発生するものであって、その電位が出力信
号とされるコンデンサと、このコンデンサの電位を出力
する出力増幅回路と、上記パイロット信号と同一周波数
でこのパイロット信号に同期する矩形波を入力とし、こ
の矩形波のレベルが第1の状態のときには上記コンデン
サが充電される方向の電流を出力し、かつこの矩形波の
レベルが第2の状態のときには上記コンデンサが放電を
行う方向の電流を出力することにより、上記コンデンサ
の充放電制御を行う第1の差動増幅回路と、上記出力増
幅回路の出力電位を基準電位と比較することにより圧縮
した形で出力する電圧圧縮回路と、この電圧圧縮回路の
出力電位に基づき、上記出力増幅回路の出力電位が上記
基準電位より高いときには上記コンデンサが放電を行う
方向の電流を出力し、上記出力増幅回路の出力電位が上
記基準電位より低いときには上記コンデンサが充電され
る方向の電流を出力することにより、上記出力増幅回路
の出力電位を上記基準電位に戻す方向に上記コンデンサ
の充放電制御を行う第2の差動増幅器とを備えている。
を構成しその出力電流が可変とされた第1の定電流源
と、第2の差動増幅回路のバイアス回路を構成しその出
力電流が可変とされた第2の定電流源と、パイロット信
号の整数倍の周波数でこのパイロット信号と同期して上
記第1、第2の定電流源の出力電流を可変制御するバイ
アス制御手段とを更に備える構成とすることができる。
出力電位が抵抗を介してそのベースに入力され、かつこ
のベースとコレクタとがショートされた第1のトランジ
スタと、基準電位がそのベースに入力され、かつ上記第
1のトランジスタと差動対を構成する第2のトランジス
タと、上記第1、第2のトランジスタからなる差動対の
アクティブロードを構成するするカレントミラー回路と
を備え、このカレントミラー回路の出力端を第2の差動
増幅回路の一方の入力端に接続し、この第2の差動増幅
回路の他方の入力端には基準電位を入力する構成とする
ことができる。
の出力電位がそのベースに入力される第1のトランジス
タと、基準電位がそのベースに入力され、かつ上記第1
のトランジスタと差動対を構成する第2のトランジスタ
と、上記第1、第2のトランジスタ各々の出力電流を電
圧に変換する第1、第2のダイオードとを備え、上記第
1のダイオードを第2の差動増幅回路の一方の入力端に
接続し、上記第2のダイオードをこの第2の差動増幅回
路の他方の入力端に接続する構成とすることもできる。
し、その圧縮電位によって第2の差動増幅回路を作動さ
せ、この差動増幅回路の出力電流で出力電位を基準電位
に戻す方向にコンデンサの充放電を行うことによって、
直流動作点を基準電位に安定化させるようになっている
ので、大きな容量や抵抗を必要とすることなく必要な出
力レベルを得ることができ、全回路素子の集積化が可能
となる。
スを矩形波信号のタイミングによって可変することによ
り、出力を、パイロット信号と同じ状態、すなわち正弦
波に近付けることができる。
つつ説明する。
波発生回路の回路構成を示すものである。
は、第1の差動増幅器11と、出力増幅器12と、第2
の差動増幅器14を含む直流動作点安定化回路13と、
電流増幅器15とを備え、以下、これらの各構成につい
て説明する。
ランジスタQ11,Q12と、そのアクティブロードとなる
カレントミラーを形成するトランジスタQ13〜Q15と、
定電流源I11を形成するトランジスタQ16及び抵抗R11
と、定電流源I12を形成するトランジスタQ17及び抵抗
R12とから大略構成されている。
示す矩形波電圧Vinの入力端子in11に接続され、トラン
ジスタQ12のベースは基準電圧Vref の入力端子in12に
接続されている。
素子を構成し、そのコレクタ、ベースには出力素子とし
てトランジスタQ13のベースとトランジスタQ15のエミ
ッタとが接続され、トランジスタQ15のベースはトラン
ジスタQ13のコレクタに接続され、その接続点がトラン
ジスタQ11のコレクタに接続されている。トランジスタ
Q15のコレクタはトランジスタQ12のコレクタに接続さ
れ、その接続点とグランドとの間に出力コンデンサC11
が接続されている。
と定電流源I12のトランジスタQ17のベースとには定バ
イアス電圧VB の入力端子13に接続されており、これ
らのコレクタは共通にトランジスタQ11,Q12のエミッ
タに接続され、これらをバイアスするようになってい
る。トランジスタQ16のエミッタは抵抗R11を介して図
3(b)に示す第2矩形波電圧Vin2 の入力端に接続さ
れ、トランジスタQ17のエミッタは抵抗R12を介してグ
ランドに接続されている。
たトランジスタQ18,Q19と定電流源I13とからなり、
トランジスタQ18のベースはコンデンサC11の高電位側
端子に接続され、定電流源I13はトランジスタQ19のエ
ミッタに接続されており、その接続点が図3(c)に示
す疑似正弦波電圧Vout の出力端子とされている。
すトランジスタQ1A,Q1Bと、そのアクティブロードと
なるカレントミラーを形成するトランジスタQ1C〜Q1E
と、定電流源I14と、上記第2の差動増幅器14を形成
する差動対トランジスタQ1F,Q1Gと、定電流源I15を
形成するトランジスタQ1H及び抵抗R14とから大略構成
されている。
して電位出力端out11 に接続され、このベースとコレク
タとはショートする。トランジスタQ1Bのベースは基準
電位入力端子12に接続されている。定電流源I14はト
ランジスタQ1A,Q1Bのエミッタに共通に接続されてい
る。
素子を構成し、そのコレクタ、ベースは出力素子を構成
するトランジスタQ1CのベースとトランジスタQ1Eのエ
ミッタに接続されている。トランジスタQ1Eのコレクタ
はトランジスタQ1Aのコレクタに接続され、トランジス
タQ1CのコレクタとトランジスタQ1Eのベースとが共通
に接続され、その接続点がトランジスタQ1Bのコレクタ
に接続されている。
端子12に接続され、トランジスタQ1Gのベースはトラ
ンジスタQ1Aのコレクタ、ベースに接続されている。定
電流源I15のベースはバイアス電圧入力端子in13に接続
され、そのエミッタは抵抗R14を介して第2矩形波電圧
入力端子in14に接続されている。
トランジスタQ1I,Q1Jと、この差動対のアクティブロ
ードとなるカレントミラーを形成するトランジスタQ1
K,Q1Lと、定電流源I16とから大略構成されている。
トランジスタQ1IのベースはトランジスタQ1Aのベー
ス、コレクタと共通に接続され、トランジスタQ1Jのベ
ースは基準電位入力端子in12に接続されており、差動対
トランジスタQ1A,Q1Bにより圧縮された電圧を電流に
伸長して出力する。out12 はその電流出力端である。
にはトランジスタQ11がオン、トランジスタQ12がオフ
となるため、トランジスタQ15がオンとなり、その出力
電流によりコンデンサC11が充電され、その電位が上昇
する。
ると、直流動作点安定化回路13はそのトランジスタQ
1Gがオンとなるため、コンデンサC11を放電させるよう
に働き、コンデンサC11の電位を基準電位Vref に引戻
そうとする。
にはトランジスタQ11がオフ、トランジスタQ12がオン
となるため、このトランジスタQ12の出力電流によりコ
ンデンサC11が放電し、その電位が下降することとな
る。
ると、直流動作点安定化回路13はそのトランジスタQ
1Fがオンとなるため、トランジスタQ15をオンさせ、コ
ンデンサC11を充電し、コンデンサC11の電位を基準電
位Vref に引戻そうとする。
I11,I12の状態により決まる。ここでは、図3(b)
に示す矩形波により、図3(a)に示す矩形波の立上が
り及び立下がりの各エッジ近傍では定電流源I11をオフ
させ、バイアス電流を減少させているため、三角波の頂
点近傍ではそれ以外の部分よりも波形の傾斜が緩やかに
なる。
て、第2の差動増幅回路14の定電流源I15も切離し、
その動作を禁止させているから、Vout の出力レベルは
確保される。
すように、直流動作点が安定し、かつパイロット信号の
形である正弦波に近い波形が出力として得られることと
なる。
る場合には電流出力端out12 の出力とパイロット信号と
の引き算を行うこととなる。ここでは、直流動作点安定
化回路13でコンデンサC11の出力電位を対数圧縮して
いるため、差動アンプを通して電流出力することは容易
である。
波発生回路の回路構成を示すものである。
1の差動増幅器21と、出力増幅器22と、第2の差動
増幅器24を含む直流動作点安定化回路23と、電流増
幅器25とから大略構成されており、図1に示す回路と
ほぼ同様の構成を有しているので、ここでは、異なる点
についてのみ説明する。なお、出力増幅器22及び電流
増幅器25は、それぞれ図1に示す出力増幅器11また
は電流増幅器15と全く同一の構成を有しているため、
その説明は省略する。
ード回路が図1に示すものと異なっており、このアクテ
ィブロード回路は、ここでは、差動対の一方を構成する
トランジスタQ11のコレクタに入力端トランジスタQ21
が接続され、差動対の他方を構成するトランジスタQ12
のコレクタに出力トランジスタQ22が接続されるカレン
トミラー回路により構成されている。また、図示の都合
上、定電流源I11のトランジスタQ16のスイッチング機
能をスイッチS21で表している。
ンジスタQ23,Q24と、アクティブロードとなるダイオ
ードを構成するトランジスタQ25〜Q27と、定電流源I
21,I22と、抵抗R21とからなる対数圧縮回路を備え
る。トランジスタQ23のベースは出力端out11 に接続さ
れ、トランジスタQ24のベースは基準電位直流定電圧源
に接続されている。トランジスタQ26はトランジスタQ
23のコレクタに接続され、トランジスタQ27はトランジ
スタQ24のコレクタに接続され、トランジスタQ25はト
ランジスタQ26,Q27と電源Vccとの間に接続されてい
る。定電流源I21はトランジスタQ23のエミッタとグラ
ンドとの間に接続され、定電流源I22はトランジスタQ
24とグランドとの間に接続されている。抵抗R21はトラ
ンジスタQ23,Q24のエミッタ間に接続され、差動電流
を流すためのものとされている。
された電圧は第2の差動増幅器24のトランジスタQ1F
のベースに入力され、トランジスタQ27のダイオードに
より変換された電圧は第2の差動増幅器24のトランジ
スタQ1Gのベースに入力されている。
ド)のときに、出力電位Vout がVref を上回ると、直
流動作点安定化回路23はそのトランジスタQ1Gがオ
ン、Q1Fがオフとなるため、コンデンサC11を放電させ
るように働き、コンデンサC11の電位を基準電位Vref
に引戻そうとする。
に、出力電位Vout がVref を下回ると、直流動作点安
定化回路13はそのトランジスタQ1Fがオンとなるた
め、トランジスタQ22を経て、コンデンサC11を充電
し、コンデンサC11の電位を基準電位Vref に引戻そう
とするものである。
ても、図示都合上、定電流源I15のトランジスタQ1Hの
スイッチング機能をスイッチS22として表している。
本実施例によっても図1の実施例と同等の作用効果が得
られるものである。
ンデンサの出力電位を圧縮し、その圧縮電位によって第
2の差動増幅回路を作動させ、この差動増幅回路の出力
電流で出力電位を基準電位に戻す方向にコンデンサの充
放電を行うことによって、直流動作点を基準電位に安定
化させるようになっているので、大きな容量や抵抗を必
要とすることなく必要な出力レベルを得ることができ、
全回路素子の集積化が可能となる。
スを矩形波信号のタイミングによって可変することによ
り、出力を、パイロット信号と同じ状態、すなわち正弦
波に近付けることができる。
用疑似正弦波発生回路の回路図。
用疑似正弦波発生回路の回路図。
チャート。
回路図。
ト。
Claims (4)
- 【請求項1】FM検波されたコンポジット信号に含まれ
るステレオ復調用パイロット信号を除去するための信号
を発生するFMステレオ復調器用信号発生回路であっ
て、 その電位が出力信号とされるコンデンサと、 該コンデンサの電位を出力する出力増幅回路と、 前記パイロット信号と同一周波数で該パイロット信号に
同期する矩形波を入力とし、該矩形波のレベルが第1の
状態のときには前記コンデンサが充電される方向の電流
を出力し、かつ該矩形波のレベルが第2の状態のときに
は前記コンデンサが放電を行う方向の電流を出力するこ
とにより、前記コンデンサの充放電制御を行う第1の差
動増幅回路と、 前記出力増幅回路の出力電位を基準電位と比較すること
により圧縮した形で出力する電圧圧縮回路と、 該電圧圧縮回路の出力電位に基づき、前記出力増幅回路
の出力電位が基準電位より高いときには前記コンデンサ
が放電を行う方向の電流を出力し、前記出力増幅回路の
出力電位がときには前記コンデンサが充電される方向の
電流を出力することにより、前記出力増幅回路の出力電
位を前記基準電位に戻す方向に前記コンデンサの充放電
制御を行う第2の差動増幅器とを備えているFMステレ
オ復調器用信号発生回路。 - 【請求項2】第1の差動増幅回路のバイアス回路を構成
しその出力電流が可変とされた第1の定電流源と、 第2の差動増幅回路のバイアス回路を構成しその出力電
流が可変とされた第2の定電流源と、 パイロット信号の整数倍の周波数で該パイロット信号と
同期して前記第1、第2の定電流源の出力電流を可変制
御するバイアス制御手段とを備えている請求項1記載の
FMステレオ復調器用信号発生回路。 - 【請求項3】電圧圧縮回路は、 出力増幅回路の出力電位が抵抗を介してそのベースに入
力され、かつ該ベースとコレクタとがショートされた第
1のトランジスタと、 基準電位がそのベースに入力され、かつ前記第1のトラ
ンジスタと差動対を構成する第2のトランジスタと、 前記第1、第2のトランジスタからなる差動対のアクテ
ィブロードを構成するするカレントミラー回路とを備
え、該カレントミラー回路の出力端を第2の差動増幅回
路の一方の入力端に接続し、該第2の差動増幅回路の他
方の入力端には基準電位を入力するようにした請求項
1、2のうちいずれか1項記載のFMステレオ復調器用
信号発生回路。 - 【請求項4】電圧圧縮回路は、 出力増幅回路の出力電位がそのベースに入力される第1
のトランジスタと、 基準電位がそのベースに入力され、かつ前記第1のトラ
ンジスタと差動対を構成する第2のトランジスタと、 前記第1、第2のトランジスタ各々の出力電流を電圧に
変換する第1、第2のダイオードと を備え、前記第1のダイオードを第2の差動増幅回路の
一方の入力端に接続し、前記第2のダイオードを該第2
の差動増幅回路の他方の入力端に接続した請求項1、2
のうちいずれか1項記載のFMステレオ復調器用信号発
生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4099864A JP3015585B2 (ja) | 1992-04-20 | 1992-04-20 | Fmステレオ復調器用信号発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4099864A JP3015585B2 (ja) | 1992-04-20 | 1992-04-20 | Fmステレオ復調器用信号発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05300109A true JPH05300109A (ja) | 1993-11-12 |
JP3015585B2 JP3015585B2 (ja) | 2000-03-06 |
Family
ID=14258676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4099864A Expired - Lifetime JP3015585B2 (ja) | 1992-04-20 | 1992-04-20 | Fmステレオ復調器用信号発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3015585B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002111388A (ja) * | 2000-09-27 | 2002-04-12 | Alps Electric Co Ltd | 正弦波発生回路及びこの回路を用いた振動子の駆動装置 |
JP2008187272A (ja) * | 2007-01-26 | 2008-08-14 | Asahi Kasei Electronics Co Ltd | 波形生成回路 |
US8598919B2 (en) | 2010-01-12 | 2013-12-03 | Denso Corporation | Signal output circuit |
-
1992
- 1992-04-20 JP JP4099864A patent/JP3015585B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002111388A (ja) * | 2000-09-27 | 2002-04-12 | Alps Electric Co Ltd | 正弦波発生回路及びこの回路を用いた振動子の駆動装置 |
JP2008187272A (ja) * | 2007-01-26 | 2008-08-14 | Asahi Kasei Electronics Co Ltd | 波形生成回路 |
US8598919B2 (en) | 2010-01-12 | 2013-12-03 | Denso Corporation | Signal output circuit |
Also Published As
Publication number | Publication date |
---|---|
JP3015585B2 (ja) | 2000-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5883504A (en) | Power supply unit | |
JPH10290127A (ja) | 電流/電圧変換ic及び光電気変換ic | |
US6515462B2 (en) | Power supply device | |
JP3015585B2 (ja) | Fmステレオ復調器用信号発生回路 | |
US4551691A (en) | Hysteresis circuit with small hysteresis amplitude and oscillator using the hysteresis circuit | |
EP0478389B1 (en) | Amplifier having polygonal-line characteristics | |
JP3675371B2 (ja) | 電圧レギュレータ | |
EP0905894A2 (en) | Data receiver using waveform shaping | |
KR910009559B1 (ko) | 샘플 홀드 회로 | |
KR0177175B1 (ko) | 적분기용 비교기회로 | |
US3943385A (en) | Time switch circuit having a switch-back time delay | |
JP2838212B2 (ja) | のこぎり波発振器段 | |
JPH0519323B2 (ja) | ||
JPS58103207A (ja) | 増幅器の電源供給回路 | |
US5262688A (en) | Operational amplifier circuit | |
JPH07104370B2 (ja) | オーディオ信号のピークホールド回路 | |
US3430161A (en) | Delta voltage generators | |
JP3190481B2 (ja) | セットアップ調整回路 | |
JP3209181B2 (ja) | 緩オン/オフ信号発生回路 | |
JP3509633B2 (ja) | 非安定マルチバイブレータ | |
JPS584867B2 (ja) | スイチヨクヘンコウカイロ | |
JPH07106872A (ja) | 高スルーレート演算増幅器 | |
JPS6236333Y2 (ja) | ||
JPH05150847A (ja) | 電源回路 | |
JP3166806B2 (ja) | 電流検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20071217 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20091217 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20091217 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20121217 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 13 |