JPS63145582A - Ｉｃカード - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、たとえばＩＣカードにおいて、そのデータメ
モリに対してデータを記憶するデータ記憶方式に関する
。

（従来の技術） 最近、新たな携帯可能なデータ記憶媒体として、不揮発
性のデータメモリおよびＣＰすなどの制ｆｉｌｌｓ子を
有するＩＣチップを内蔵したＩＣカードが開発されてい
る。この種のＩＣカードは、内部の制御素子あるいは外
部装置により内蔵するデータメモリに対してデータの記
憶、読出し、消去を行なうようになっている。

従来、このようなＩＣカードにおいて、データメモリに
対するデータの記憶方式として、記憶しようとする一単
位のデータをある固定長で分割して記憶する方式が考え
られている。この場合、一単位のデータごとにその格納
情報としてのレコード番号というものを付加して記憶す
る。そして、こうして記憶したデータをアクセスする場
合、各データごとに付加されたレコード番号を順番に検
索してゆくことにより、目的とするレコード番号を探し
出し、対応するデータを読出すものである。

しかしながら、このようなデータ記憶方式では、各デー
タごとにその格納情報としてのレコード番号が必要であ
り、このためメモリエリアが有効に使えず、メモリ効率
が低下してしまうという問題があった。また、記憶され
たデータをアクセスする場合、レコード番号を順番に検
索する必要があり、このためアクセス時間が長くなって
しまうという開角があった。

（発明が解決しようとする問題点） 上記したように、従来のデータ記憶方式では、メモリエ
リアが有効に使えず、メモリ効率が低下してしまうとい
う問題があり、また記憶されたデータのアクセス時、ア
クセス時間が長くなってしまうという問題がある。

そこで、本発明は以上の問題点を解決するもので、メモ
リエリアが有効に使え、メモリ効率が向上するとともに
、記憶されたデータのアクセス時、アクセス時間の迅速
化が図れるデータ記憶方式を提供することを目的とする
。

［発明の構成］ （問題点を解決するための手段） 本発明は、記１媒体に対してデータを記憶するデータ記
憶方式であって、上記データを固定長で分割し、この分
割した先頭のデータをそれ以降継続する分割されたデー
タの記憶位置情報を付加して上記記憶媒体の一端から記
憶し、それ以降の継続する分割されたデータは上記記憶
媒体の他端から記憶するものである。

（作用） 分割された先頭データの記憶順にレコード番号とし、こ
のレコード番号と上記固定長とにより先頭データの記憶
位置が認識できる。そして、先頭データ以降に継続する
分割されたデータの記憶位置は、先頭データに付加され
ている記憶位置情報により認識できる。したがって、従
来のように各データごとにレコード番号を付加する必要
がなくなり、メモリエリアが有効に使えるとともに、メ
モリ効率が向上する。また、記憶されたデータを読出す
際、レコード番号を入力することにより、データに直接
アクセスできるので、従来のようにレコード番号を順番
に検索する方式に比べてアクセス時間が著しく速くなる
。

（実施例） 以下、本発明の一実施例について図面を参照して説明す
る。

第１８図は本発明に係る携帯可能電子装置としてのＩＣ
カードが適用される、たとえばホームバンキングシステ
ムあるいはショッピングシステムなどの端末Ｓｉ置とし
て用いられるカード取扱装置の構成例を示すものである
。すなわち、この装置は、ＩＣカード１をカードリーダ
・ライタ２を介してＣＰＵなどからなる制御部３と接続
可能にするとともに、制御部３にキーボード４、ＣＲＴ
ディスプレイ装置５、プリンタ６およびフロッピィディ
スク装置７を接続して構成される。

ＩＣカード１は、ユーザが保持し、たとえば商品購入な
どの際にユーザのみが知得している暗証番号の参照や必
要データの蓄積などを行なうもので、第１６図にその機
能ブロックを示すように、リード・ライト部１１、暗証
設定・暗証照合部１２、および暗号化・復号化部１３な
どの基本機能を実行する部分と、これらの基本機能を管
理するスーパバイザ１４とで構成されている。リード・
ライト部１１は、カードリーダ・ライタ２との間でデー
タを読出し、書込み、あるいは消去を行なう機能である
。暗証設定・暗証照合部１２は、ユーザが設定した暗証
番号の記憶および読出禁止処理を行なうとともに、暗証
番号の設定後にその暗証番号の照合を行ない、以後の処
理の許可を与える機能である。暗号化・復号化部１３は
、たとえば通信回線を介して制御部３から他の端末装置
へデータを送信する場合の通信データの漏洩、偽造を防
止するための暗号化や暗号化されたデータの復号化を行
なうものであり、たとえばＤＥＳ（Ｄａｔａ　　Ｅｎｃ
ｒｙｐｔｉｏｎＳｔａｎｄａｒｄ）など、充分な暗号強
度を有する暗号化アルゴリズムにしたがってデータ処理
を行なう機能である。スーパバイザ１４は、カードリー
ダ・ライタ２から入力された機能コードもしくはデータ
の付加された機能コードを解読し、前記基本機能のうち
必要な機能を選択して実行させる機能である。

これらの諸機能を発揮させるために、ＩＣカード１は例
えば第１５図に示すように、制御部としての制御素子（
たとえばＣＰＵ）１５、データメモリ部としての記憶内
容が消去可能な不揮発性のデータメモリ１６、プログラ
ムメモリ部としてのプログラムメモリ１７、およびカー
ドリーダ・ライタ２との電気的接触を得るためのコンタ
クト部１８によって構成されており、これらのうち破線
内の部分く制御素子１５、データメモリ１６、プログラ
ムメモリ１７）は１つのＩＣチップで構成されている。

プログラムメモリ１７は、たとえばマスクＲＯＭで構成
されており、前記各基本機能を実現するサブルーチンを
備えた制御素子１５の制御プログラムを記憶するもので
ある。データメモリ１６は各種データの記憶に使用され
、たとえばＥＥＰＲＯＭで構成されている。

データメモリ１６は、たとえば第２図に示すように複数
のエリアに分割されていて、それぞれのエリアにはエリ
ア番号［００〜ＦＦ］が与えられている。このうち、エ
リア［００］には、全エリアのそれぞれの先頭アドレス
、エリアを構成しているバイト数、およびエリアを分割
している固定長がエリア番号に対応して記憶されている
□。たとえば、エリア［０２］の先頭アドレスはＡ０２
番地、エリアを構成しているバイト数は５０２バイト、
エリアを分割している固定長がＬＯ２バイトであるとい
ったように対応する。

カードリーダ・ライタ２は、ＩＣカード１と制御部３と
の間で機能コードやデータの授受を行なうものである。

具体的には、第１７図に示すように、図示しないカード
挿入口に挿入されたＩＣカード１を所定の位置まで搬送
する搬送機構２１、所定の位置にセットされたＩＣカー
ド１のコンタクト部１８に電気的に接触されるコンタク
ト部２２、全体の制御を司るＣＰＵなどからなる制御回
路２３、制御回路２３と制御部３との間で命令データや
応答データの授受を行なうための入出力インタフェイス
回路２４、およびデータを記憶するデータメモリ２５な
どから構成されている。

次に、このような構成において本発明のデータ記憶方式
について詳細に説明する。まず、最初にＩＣカード１の
データメモリ１６のエリア体系を第３図に示す。データ
記憶エリア［００〜ＦＦ］はディレクトリ［００］によ
って各エリアに分割される。分割された各エリアは、デ
ィレクトリによっである固定長（Ｌバイト）を持つワー
ドで分割される。この各ワードに付与されるワード番号
は、どこかに記憶されているのではなく、検索するごと
に最上（または最下）ワードから数える。

データメモリ１６にデータを書込む（記憶する）際には
、第４図に示すようなフォーマットを持つ出込み命令デ
ータを入力する。この書込み命令データは、書込み機能
コード、エリア番号、データの長さを示すバイト数情報
（ＬＮＧ）、および記憶データから構成される。

記憶データは、あらかじめ定められた固定長で分割され
る。そして、分割されてワード体系となった様子を第５
図に示す。第５図で示すように、ワード体系はコントロ
ールブロック （Ｃｏｎｔｒｏｌ　　Ｂｌｏｃｋ）、それ以降継続する
分割されたデータの記憶位置情報としてのチェインナン
バ（Ｃｈａｉｎ　　Ｎｕｍｂｅｒ）、および分割データ
から構成される。

コントロールブロックは、それ以下のデータの保証およ
び正確を示すものであり、第６図に示すヨウニハリツト
フラグ（Ｖａｌｉｄ　　ＦｌａＱ）、デリートフラグ（
Ｄｅｌｅｔｅ　　Ｆｌａｑ）、およびファーストフラグ
（Ｆｉｒｓｔ　　ＦＩａＱ）から構成される。バリッド
フラグは、このフラグのあるワードにデータを書込む際
、正しく書込まれたか否か、読出せる状態にあるか否か
を判断するためのものである。デリートフラグは、その
ワードが存在しており、データを読出可能であるか否か
を示す。ファーストフラグは、そのワード内のデータが
分割する前のデータのＬＮＧを含むワード（ディレクト
リワード；ＱｉｒｅｃｔｒｙＷａｒｄ）であるか、その
他のワード（フォローワード：Ｆｏｌｌｏｗ　　Ｗａｒ
ｄ）であるかを示す。

チェインナンバは、そのワードの次に繋がるべきデータ
が収納されているワードのワード番号が収納される。な
お、特に１ワードで表現できるデータや最終ワードの場
合、特定のキャラクタを入れることによって判断する。

第７図に記憶データをＬバイト固定長で分割した様子を
示し、第８図にその各分割データにコントロールブロッ
ク＜ＣＢ）およびチェインナンバ（ＯＮ）を付加してワ
ード化した様子を示し、第９図にあるエリアに第８図で
示したものを記憶した様子を示す。第９図で示すように
、分割データの先頭（ディレクトリワード）をエリアの
上から記憶し、それに継続する分割データ（フォローワ
ード）はエリアの下から記憶する。

以下、データメモリ１６に対するデータの書込み（記憶
）処理について第１図に示すフローチャートを参照して
説明する。まず、定常状態では、カードリーダ・ライタ
２からの命令データ持ち状態となっており、このときカ
ードリーダ・ライタ２から命令データが入力されると、
制御素子１５はまず命令データに含まれる機能コードが
書込み機能コードであるか否かを確認する。ｍ込み機能
コードであれば、制御素子１５は命令データに付加され
ているエリア番号をデータメモリ１６のエリアｒｏｌｌ
から探し出す。見つからなければ、制御素子１５はエリ
ア未確認を意味する応答データを出力し、命令データ持
ち状態に戻る。見つかれば、制御素子１５はそれに対応
したエリアの先頭アドレス、エリアを構成しているバイ
ト数、およびエリアを分割している固定長を内蔵するＲ
ＡＭに保持し、対象エリアの位置を認識する。

次に、制御素子１５は、命令データに付加されている記
憶データをエリアの固定長しからコントロールブロック
（ＣＢ）とチェインナンバ（ＣＮ）との和を引いた長さ
くバイト）で先頭から分割し、この分割データを内蔵す
るＲＡＭに保持する。

次に、制ｍ＋素子１５は、ポインタデータがディレクト
リワードを新規に書込むワードを示しているか否かを判
断する。これにより、正当性が確認されなければ、制御
素子１５はポインタデータエラーを意味する応答データ
を出力し、命令データ待ち状態に戻る。正当性が確認さ
れると、制御素子１５は命令データに付加されているバ
イト数情報により実際に書込むべきバイト数を算出し、
その分だけデータ記憶用エリアが確保されているか否か
の判断を行なう。確保されていなければ、制御素子１５
は入力データバイト数エラーを意味する応答データを出
力し、命令データ持ち状態に戻る。確保されていれば、
制御素子１５は上記ポインタデータによりＲＡＭに記憶
されている分割されたデータの先頭データ（ディレクト
リワード）にコントロールブロックおよびチェインナン
バ（チェインナンバの実際の書込みは後で行なう）を付
加し、エリアに杏込む。そして、制御素子１５はコント
ロールブロックのファーストフラグを「０」に設定する
。

次に、制御素子１５は、ディレクトリワードに続くデー
タ〈フォローワード）があるか否かを判断する。フォロ
ーワードがない場合、制御Ｉ素子１５は第１図中の■以
下の動作となる。フォローワードがある場合、制御素子
１５はエリアの最終ワードから未書込みワードをサーチ
し、フォローワードを書込む。そして、制■素子１５は
、いま店込んだワードのワード番号をその前に書込んだ
ワードのチェインナンバに古込む。次に、制御素子１５
は、いま書込んだワードに続くフォローワードがあるか
否かを判断する。フォローワードがある場合、制御ｌ素
子１５は第１図中の■以下の動作となる。フォローワー
ドがない場合、制御素子１５はチェインナンバに例えば
ｒＥＮＤＪという情報を霞込む。そして、制御素子１５
は古込んだ全てのワードのコントロールブロックのバリ
ッドフラグを「０」に設定し、次にディレクトリワード
の新規先頭ワードをポインタデータとして記憶する。そ
して、制御素子１５は書込み終了の応答データを出力し
、命令データ待ち状態に戻る。

次に、データメモリ１６に対するデータの読出処理につ
いて第１０図に示すフローチャートを参照して説明する
。データメモリ１６からデータを読出す際には、第１１
図に示すようなフォーマットを持つ読出し命令データを
入力する。この読出し命令データは、読出し機能コード
、エリア番号およびレコード番号から構成されている。

まず、定常状態では、カードリーダ・ライタ２がらの命
令データ侍ら状態となっており、このときカードリーダ
・ライタ２から命令データが入力されると、制御素子１
５はまず命令データに含まれる機能コードが読出し機能
コードであるか否かを確認する。

読出し機能コードであれば、制御素子１５は命令データ
に付加されているエリア番号をデータメモリ１６のエリ
アｒｏＯＪから探し印す。見つからなければ、制御！Ｄ
素子１５はエリア未確認を意味する応答データを出力し
、命令データ待ち状態に戻る。見つかれば、制御素子１
５は命令データに付加されているレコード番号を抽出す
る。そして、制御素子１５は、エリアは固定長りによっ
て分割されているので、その固定長りと上記抽出したレ
コード番号との間で所定の演算（固定長Ｌ×レコード番
号）を行なうことにより、エリアの先頭からのワード番
号を算出し、そのワード番号で示されるワードのデータ
（ディレクトリワード）を読出す。次に、制御素子１５
は、この読出したデータ（先頭データ）のチェインナン
バを抽出し、そのチェインナンバがｒＥＮＤＪを示す情
報であるか否かを判断する。ｒＥＮＤＪでない場合、制
御素子１５はチェインナンバで示されたワード番号に対
応するワードのデータ（上記先頭データに継続するデー
タ）を読出し、第１０図中の■以下の動作となる。ｒＥ
ＮＤＪである場合、シリ弗素子１５は読出した全てのデ
ータのコントロールブロック（ＣＢ）およびチェインナ
ンバ（ＣＮ）を除いたデータを繋げて出力し、命令デー
タ待ち状態に戻る。なお、データの最終ワードは、ディ
レクトリワードのＬＮＧにより未書込みの部分が除かれ
る。

具体例として、たとえば第１２図に示すような読出し命
令データが入力されたとする。この命令データは［０２
〕というエリアの［０２１というレコード番号のデータ
を読出すものであり、これは第１３図中の斜線部のデー
タを読出すということである。第１４図にその読出した
データを出力した様子を示す。

このように、データメモリの分割された各エリアを固定
長を持つワードで分割するとともに、記憶するデータも
上記固定長で分割し、これら分割したデータ全てにそれ
以降継続する分割されたデータの記憶位置を示すワード
番号（チェインナンバ）を付加する。そして、分割した
先頭のデータをエリアの先頭ワード側から順に記憶し、
それ以降のｍ続する分割されたデータはエリアの最終ワ
ード側から順に記憶するものである。このようなデータ
記憶方式によれば、分割された先頭データの記憶順にレ
コード番号とし、このレコード番号と上記固定長とによ
り先頭データの記憶位置が認識できる。そして、先頭デ
ータ以降に継続する分割されたデータの記憶位置は、各
データに付加されているワード番号により認識できる。

したがって、従来のように各データごとにレコード番号
を付加する必要がなくなり、メモリエリアが有効に使え
るとともに、メモリ効率が向上する。また、記憶された
データを読出す際、レコード番号を入力することにより
、データに直接アクセスできるので、従来のようにレコ
ード番号を順番に検索する方式に比べてアクセス時間が
著しく速くなる。

なお、分割された先頭データに継続するデータは最終ワ
ード側から順に記憶されるので、その継続するデータに
は必ずしもそれ以降継続するデータの記憶位置情報を付
加しなくともよい。

また、前記実施例では、ＩＣカードに内蔵されるデータ
メモリに対してデータを記憶する場合について説明した
が、本発明はこれに限定されるものでなく、他の記憶媒
体に対してデータを記憶する場合にも同様に適用できる
。

［発明の効果］ 以上詳述したように本発明によれば、メモリエリアが有
効に使え、メモリ効率が向上するとともに、記憶された
データのアクセス時、アクセス時間の迅速化が図れるデ
ータ記憶方式を提供できる。

【図面の簡単な説明】

図は本発明の一実施例を説明するためのもので、第１図
はデータの書込み処理を示すフローチャート、第２図は
データメモリの構成を示す図、第３図はデータメモリの
エリア体系をを示す図、第４図は書込み命令データのフ
ォーマットを示す図、第５図はデータが分割されてワー
ド体系となった様子を示す図、第６図はコントロールブ
ロックの構成を示す図、第７図はデータを固定長で分割
した様子を示す図、第８図は各分割データにコントロー
ルブロックとチェインナンバを付加してワード化した様
子を示す図、第９図はエリアにデータを記憶した様子を
示す図、第１０図はデータの読出処理を示すフローチャ
ート、第１１図は読出し命令データのフォーマットを示
す図、第１２図は読出し命令データの具体例を示す図、
第１３図はデータメモリ内の具体例を示す図、第１４図
は読出したデータの出力の具体例を示す図、第１５図は
ＩＣカードに内蔵するＩＣチップの構成を示すブロック
図、第１６図はＩＣカードの機能ブロックを示す図、第
１７図はカードリーグ・ライタの構成を示すブロック図
、第１８図はカード取扱装置の構成を示すブロック図で
ある。 １・・・・・・ＩＣカード、２・・・・・・カードリー
ダ・ライタ、１５・・・・・・制御素子、１６・・・・
・・データメモリ（記憶媒体）、１７・・・・・・プロ
グラムメモリ。 出願人代理人　　弁理士　鈴江武彦 第１図 （ａ） 第１図 （ｂ） 第１図 （Ｃ） 第２図 第３図 第６図 第１０図 （ａ） 第１０図 （ｂ） 第１１図 第１２図 第１４図 第１３図 第１５図 第１６図 第１７図 第１８図

Claims (3)

【特許請求の範囲】
1. （１）記憶媒体に対してデータを記憶するデータ記憶方
   式であつて、前記データを固定長で分割し、この分割し
   た先頭のデータをそれ以降継続する分割されたデータの
   記憶位置情報を付加して前記記憶媒体の一端から記憶し
   、それ以降の継続する分割されたデータは前記記憶媒体
   の他端から記憶することを特徴とするデータ記憶方式。
2. （２）前記分割されたデータは全てにそれ以降継続する
   分割されたデータの記憶位置情報を付加して記憶される
   ことを特徴とする特許請求の範囲第１項記載のデータ記
   憶方式。
3. （３）前記記憶媒体はＩＣカード内に設けられるデータ
   メモリであることを特徴とする特許請求の範囲第１項記
   載のデータ記憶方式。