JPS6364184A - 携帯可能電子装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は、たとえば不揮発性のデータメモリおよびｃｐ
ｕ　＜セントラル・プロセッシング・ユニット）などの
制御素子を有するＩＣ（集積回路）チップを内蔵した、
いわゆるＩＣカードと称される携帯可能電子表＝に関す
る。

（従来の技術） 最近、新たな携帯可能なデータ記憶媒体として、不連発
性のデータメモリおよびＣＰＵなとの制御素子を有する
ＩＣチップを内蔵したＩＣカードが昔及し始めている。

このＩＣカードは、内部のｉｌｌ　１０素子もしくは外
部装置により内蔵するデータメモリに記憶されるデータ
の管理を行なうようになっている。

この種のＩＣカードへのアクセス方式として、データメ
モリを複数のエリアに分割し、そのエリアを対豪とした
任意アクセスがあげられる。この場合、ｔＣカード内に
は対象エリアの先頭アドレスとエリアを構成するバイト
数などの特定情報があらかじめ０録されており、入力し
た命令データ中に対象エリア情報を付加することにより
、ＩＣカードは対象とするエリアの特定情報を探し、物
理的なアクセス情報に２換して処理を行なう。

ところで、従来のＩＣカードでは、対象エリアへデータ
列を龜込む際、ある基準アドレス（たとえば先頭アドレ
ス）から単一方向に富込み、書込んだデータ列の最終ア
ドレスなどを制御素子内のＲＡＭ　（ランダム・アクセ
ス・メモリ）に保持することにより、以降の書込動作が
簡略化できるようになっていた。つまり、ＩＣカードへ
の電源が投入された状態では上記の簡略化が成立する。

しかし、−ｒｔｉｍ源の供給を遮断し、再び電源を投入
した後、書込動作を行なう際は、ＲＡ〜１の内容が消去
されてしまうので、上記のＲ１１アドレスを対象エリア
の中から探し出さなければならない。ただし、これは未
書込みデータｍｌ用のデータとして、たとえばＦＦＨ”
などの特定値を確保しなくてはならない。このため、デ
ータ裏込速度が著しく低下してしまうという欠点があっ
た。

（発明が解決しようとする問題点） 従来は、上記したようなデータ制御方式を用いていたた
めデータアクセス速度が遅く、また未占込みデータ認識
用のデータを確保しなければならなかった。

そこで、本発明は以上の欠点を除去するもので、データ
アクセス速度が著しく向上し、また未書込みデータ認識
用のデータを確保する必要のない携帯可能電子ｇ＋置を
提供することを目的とする。

［発明の構成コ （問題点を解決するための手段） 本発明の携帯可能電子装置は、アクセス対９エリアに複
数あるいは単一のデータ列を特定基点から単一方向へ順
次書込む際、工込んだデータ列群のうち最新データ列の
少なくとも一端となる点の位謂を認識できるエリア固有
情報を更新記憶するエリアがデータメモリ内に存在し、
このエリアに記憶されたエリア固有情報をもとに以降の
アクセスを行なうことを特徴としている。

（作用） たとえば対像エリアへデータ国込みを行なう際、１込ん
だデータ列の最終アドレスを対象エリアの中から探し出
す必要がなく、したがってデータアクセス速度が著しく
向上する。また、従来のように未囚込みデータ認識用の
データを確保する必要もない。

（実施例） 以下、本発明の一実施例について図面を参照して説明す
る。

第１８図は本発明に係る携帯可能電子装置としてのＩＣ
カードが適用される、たとえばホームバンキングシステ
ムあるいはショッピングシステムなどの端末装置として
用いられるカード取扱装置の構成例を示すものである。

すなわち、このｖｌ置は、ＩＣカード１をカードリーダ
・ライタ２を介してＣＰＵなどからなる制御部３と接続
可能にするとともに、制引部３にキーボード４．ＣＲＴ
ディスプレイ′ａ！５、プリンタ６およびフロッピィデ
ィスク装置７を接続して構成される。

ＩＣカード１は、ユーザが保持し、たとえば商品購入な
どの際にユーザのみが知得している明証番号の参照や必
要データの蓄積などを行なうもので、第１７図にその機
能ブロックを示すように、リード・ライト部１１、暗＆
Ｅ設定・暗証照合部１２、および暗号化・復号化部１３
などの基本機能を実行する部分と、これらの基本機能を
管理するスーパバイザ１４とで構成されている。リード
・ライト部１１は、カードリーダ・ライタ２との門でデ
ータを読出し、書込み、あるいは消去を行なう機能であ
る。ｌ１ｌＳ証設定・ＩＩＩ証照合部１２は、ユーザが
設定した暗証番号の記憶および読出禁止処理を行なうと
ともに、暗証番号の設定後にその暗証番号の照合を行な
い、以後の処理の許可を与える機能である。暗号化・襖
号化部１３は、たとえば通信回線を介して制御部３から
他の端末￥Ａ四へデータを送信する場合の通信データの
漏洩、偽造を防止するための暗号化や暗号化されたデー
タの復号化を行なうものであり、たとえばＤＥＳ（Ｑａ
ｔａ　　Ｉｇ−ｎｃｒｙｐｔｉｏｎ　　３ｔａｎｄａｒ
ｄ）など、充分な９ＪＨ！強度を有する暗号化アルゴリ
ズムにしたがってデータ処理を行なう纒能である。スー
パバイザ１４は、カードリーダ・ライタ２から入力され
たＩ能コードもしくはデータの付加された機能コードを
解読し、前記基本機能のうら必要な機能を選択して実行
させる機能である。

これらの諸機能を発揮させるために、ＩＣカード１は例
えば第１６図に示すように、制ａｌ１部としての制御素
子（たとえばＣＰＵ）１５、データメモリ部としての記
憶内容が消去可能な不揮発性のデータメモリ１６、プロ
グラムメモリ１７、およびカードリーダ・ライタ２との
電気的接触を得るためのコンタクト部１８によって構成
されており、これらのうち破線内の部分（υ制御素子１
５、データメモリ１６、プログラムメモリ１７）は１つ
のＩＣチップで構成されている。プログラムメモリ１７
はたとえばマスクＲＯ〜１で構成されており、前記各基
本機能を実現するサブルーチンを備えたｉｌｌ　Ｉｌｌ
素子１５の制御プログラムが格納されている。

データメモリ１６は各種データの記憶に使用され、たと
えばＥＥＰＲＯＭで構成されている。

データメモリ１６は、たとえば第１図に示すように複数
のエリアに分割されていて、これら各エリアはそれぞれ
単一または複数のブロックに分割されており、このブロ
ックはある定められたバイト数で構成され、そのブロッ
クを単位として処理するようになっている。また、１つ
のブロックは、性質情報（１バイト）と記憶データとか
ら構成されている。図示するように分割された各エリア
にはそれぞれエリア番号［０Ｏ−ＦＦ］が与えられてい
る。このうち、エリア［００１には、第２図に示すよう
に、エリア［０１〜ＦＦ］のそれぞれのブロック内の記
憶データのバイト数、エリアの先頭アドレスおよびエリ
アの最終アドレスがエリア番号と対応して配憶されてい
る。たとえばエリア［０１１の先頭アドレスはａａａ番
地、ｆｉ終アドレスはｂｂｂ番地で、また１ブロック当
り６バイトで構成され、記憶データバイト数は１ブロッ
ク当り５バイトであるといったように対応している。そ
して、各エリアの先頭には、エリアにデータを硼込んだ
際、占地まれたデータの最終ブロックのＪｌ終バイトの
７ドレス（以下ポインタ情報とする）を記憶する領域が
ある。ここで、図中のｒｌ線部分は各ブロックに対する
性質情報が記憶される箇所である。性質情報は、対応す
る記憶データが有効か否かを示す識別子と、一連の記憶
データ列が複数ブロックに渡る場合、最終データが記憶
されているブロックか否かを示す識別子が含まれている
。第３図に性質情報のフォーマット例を示す。図示する
ように、第６ビツト目はブロック内の記憶データが有効
か否かの識別子で、このビットが１′ならば無効である
ことを示し、“０′。

であれば有効であることを示す。第７ビツト目は一連デ
ータのＲ終バイトが含まれるブロックか否かを示す識別
子で、このピットが１′°ならば最終バイトが含まれて
いないブロックであることを示し、０”であれば含まれ
ているブロックであることを示す。なお、第Ｏないし第
５ビツト目はダミービットである。

次に、このような構成においてデータメモリ１６に対す
るデータ書込動作を第４図に示すフローチャートを参照
して説明する。データメモリ１６にデータを霞込む際に
は第５図に示すようなフォーマットを持つ自込み命令デ
ータを入力する。

この書込み命令データは、書込み機能コード、エリア番
号および記憶データから構成されている。

記憶データは、記憶すべきデータ列とそのデータ列を構
成するバイト数情報（以下データ列バイト数情報という
）とからなっている。定常状態では、カードリーダ・ラ
イタ２からの命令データ待ち状態となっており、このと
きカードリーダ・ライタ２から命令データが入力される
と、ｌ１１１　ｍ素子１５はまず命令データに含まれる
機能コードが書込用のものか否かを確認する。８込用の
ものであれば、制御素子１５は命令データに付加されて
いるエリア番号をデータメモリ１６のエリア［ＯＯ］か
ら探し出す。見つからなければ、制御ｌｌｌ累子１５は
該当エリア無しを意味する応答データを出力し、命令デ
ータ待ち状態に戻る。見つかれば、制御素子１５はそれ
に対応した処理車ウデータを参照する。

さて、この記憶データをエリアにｍ込む際には、制御素
子１５はまずエリアの先頭にあるポインタ情報を参照し
、１始めるアドレスを確認する。次に、制御素子１５は
命令データ中のデータ列バイト数情報により、入力した
記憶データが全てエリアに書込めるか否かの判定を行な
う。この判定の結果、纏込めないと判定すると、制御素
子１５はバイト数情報エラーを意味する応答データを出
力し、命令データ待ち状態に戻る。上記判定の結果、ぬ
込めると判定すると、制御素子１５はデータ列バイト数
情報と今回命令データ中に含まれているデータ列を構成
するバイト数のチェックを行なう。

このチェックの結果、前者の値が後者の値よりも小なる
場合、制御素子１５はバイト数情報エラーを意味する応
答データを出力し、命令データ待ち状態に戻る。それ以
外の場合には前者の値から後者の値を引き、その結果を
残ａｍとして保持しておく。

次に、制御素子１５はデータ列バイト数情報を構成して
いるビット列の最上位ビットを“１°゛にすることによ
り、記憶データを一時無効状態にする。次に、制御素子
１５はこの記憶データを処理単位データ数ごとに分割し
、この分割したデータのそれぞれに性質情報を付加して
記憶する。このとき、先に保持された残量値が「０」で
あれば入力データを全て記憶し、さらに記憶されたデー
タ列バイト数情報を構成しているビット列の最上位ビッ
トを０°′にすることにより、記憶データを有効状態に
し、記憶データ列中のＲ終バイトが含まれているブロッ
クのｊｆＨＩアドレスをポインタ情報として記憶する。

そして、制御素子１５は霧込み終了を意味する応答デー
タを出力し、命令データ待ち状態に戻る。一方、残暑値
がｒＯＪ以外であれば、制御素子１５は最終分割データ
のみ記憶せずに内蔵するＲＡＭ　（ランダム・アクセス
・メモリ）に保持し、かつ内蔵する書込み継続受付はフ
ラグをセットし、次の未書込みブロックの先頭アドレス
を記憶開始アドレスとして上記ＲＡＭに保持し、同時に
自込み継続受付けを意味する応答データを出力し、命令
データ持ち状態に戻る。

次に、ｌ続自込動作について第６図に示すフローチャー
トを参照して説明する。継Ｆ！ｃ書込みを行なう際には
第７図に示すようなフォーマットを持つ継続書込み命令
データを入力する。この継続書込み命令データは、継続
書込み機能コードと記憶データとから構成されている。

継ａｍ込み命令データが入力されると、制御素子１５は
まず先の書込み継続受付はフラグを参照し、そのフラグ
がセットされているか否かを確認する。その結果、書込
み継続受付はフラグがセットされていなければ、制御素
子１５はシーケンスエラーを意味する応答データを出力
し、命令データ持ち状態に戻る。ｍ込み継続受付はフラ
グがセットされていれば、制御素子１５は入力した記憶
データを構成するバイト数と先の残量値をチェックする
。このチェックの結果、前者の値が後者の値よりも大な
る場合、制御素子１５はバイト数情報エラーを意味する
応答データを出力し、命令データ待ち状態に戻る。

それ以外の場合には後者の値から前者の値を引き、その
結果を新たな残量値として保持しておく。

次に、制御素子１５は入力した記憶データの前に先にＲ
ＡＭに保持しておいた前回最終分割データを付加して新
たな記憶データを生成し、これを処理単位データ数ごと
に分割し、この分割したデータのそれぞれに性質情報を
付加する。そして、先にＲＡＭに保持した記憶開始アド
レスをもとにデータを記憶する。このとき、先に保持し
た新規の残量値がｒＯＪであれば、記憶データの全てを
記憶し、さらに先に記憶されたデータ列バイト数情報の
最上位ビットを“０１１にし、記憶データ列中の最終バ
イトが含まれているブロックの最終アドレスをポインタ
情報として記憶する。そして、υＪｔ［ｌ素子１５は書
込み継続受付はフラグをリセットし、古込み終了を意味
する応答データを出力し、命令データ持ち状態に戻る。

一方、残ｍｔａがｒＯＪ以外であれば、制御素子１５は
最終分割データのみ記憶せずに内蔵するＲＡＭに保持し
、かつ書込み継続受付はフラグをセットし、次の未書込
みブロックの先頭アドレスを記憶開始アドレスとして上
記ＲＡＭに保持し、同時に書込み継続受付けを意味する
応答データを出力し、命令データ侍ら状態に戻る。

このようにして、１回の伝送では古込みきれないデータ
列を記憶する。ただし、ブロックごとに記憶した際、付
加する性質情報のうち第７ビツト目をＯ″にする。また
、特に残量値がｒＯＪとなった場合のｍ終分割データが
記憶されるブロックには第７ビツト目および第６ビツト
目を共に“０゛にする。

すなわち、たとえば第８図（ａ）に示すような命令デー
タが入力されたとする。これは書込み命令データであり
、対象とするエリアは［ｏ２：であるとＬＸ　Ｉする。

エリア［０２］の処理単位バイト数は４バイトである。

まず、入力した命令データ中のバイト数情報を抽出し、
同時にエリア［０２］の先頭に位置するポインタ情報を
参照し、記憶データが全て記憶できることをＦＩｌｉｌ
！、バイト数情報の最上位ビットを１°°にする（第８
図ｂ）。次に、記憶データのバイト数とバイト数情報の
値から残量値をセットする（第８図Ｃ）。この場合、バ
イト数情報が「１１」で、今回の記憶データのバイト数
が「５」であるので残ｍ値は「６」となる。次に、記憶
データを処理単位バイト数で分割しく第８図ｄ）、第８
図（ｅ）に示すようにエリア［０２］に記憶する。ただ
し、残量値は「０」以外なので最終分割データは記憶し
ない。そして、次に書込むべきアドレスを保持し、書込
み継続受付はフラグをセットする。

この状態で、第８図（ｆ）に示すような継ＵＳ込み命令
データが入力されたとすると、この命令データ中の記憶
データ数をチェックし、よければ先の残１ｉ１と今回の
記憶データのバイト数により新たな残ｊｌｌｉｌをセッ
トする（第８図ｇ）。この場合、先の残量値は「６」で
、今回の記憶データのバイト数が「６」であるので新た
な残量値はｒＯＪとなる。次に、先に保持しておいた前
回最終分割データと今回入力した記憶データとを合わせ
（第８図ｈ）、記憶データを処理単位バイト数で分割し
く第８図ｉ）、先の自込むべきアドレスにより記憶して
ゆく〈第８図ｊ）。このとき、残量値はｒＯＪになって
いるので、バイト数情報の最上位ビットをＯ″にし、か
つＲ１？アドレスをポインタ情報として記憶する。

次に、データメモリ１６に対するデータ読出動作を第９
図に示すフローチャートを参照して説明する。データメ
モリ１６に記憶したデータを読出す際には第１０図に示
すようなフォーマットを持つ読出し命令データを入力す
る。この読出し命令データは、読出し機能コードおよび
エリア番号から構成されている。定常状態では、カード
リーダ・ライタ２からの命令データ待ち状態となってお
り、このときカードリーダ・ライタ２から命令データが
入力されると、制御１０１子１５はまず命令データに含
まれる機能コードが続出用のものか否かをｆｔ認する。

続出用のものであれば、制御素子１５は命令データに付
加されているエリア番号をデータメモリ１６のエリア〔
００〕から探し出す。

見つからなければ、制御素子１５は該当エリア無しを意
味する応答データを出力し、命令データ待ち状態に戻る
。見つかれば、制御素子１５はそれに対応した処理単位
データを参照し、同時にエリアの先頭アドレスおよび最
終アドレスを内蔵するＲＡＭに記憶しておく。さて、こ
のエリア内のデータを読出す際には、ＩＩＩ　Ｉｌｌ素
子１５はまずエリアの先頭に位Ｗ１するポインタ情報を
参照する。その結果、このポインタ情報の全ビットが“
１°゛であれば、制御素子１５はこのエリアには何も記
憶されていないとＫＸＩし、未書込みエリアを意味する
応答データを出力し、命令データ待ち状態に戻る。

一方、ポインタ情報の全ビットが“１”でなければ、制
御素子１５はこのポインタ情報をもとにエリア内の最新
データの先頭ブロックをｎｌする。

この先頭ブロックにはバイト数情報が記憶されているの
で、制御素子１５はこのバイト数情報を抽出してその値
をチェックし、データ列がエリアに存在できる値か否か
を調べる。その結果、存在できない不当な値だと判定す
ると、υＩ１１］素子１５はバイト数情報エラーを意味
する応答データを出力し、命令データ待ち状態に戻る。

存在できるような正当な値だと判定すると、制ｔＩＩｉ
Ａ子１５は上記抽出したバイト数情報を内蔵するカウン
タの初期値としてセットする。このとき、上記バイト数
情報の最上位ビットが°゛１”になっている場合、ｔ１
１制御素子１５はこれに続くデータ列は無効データであ
ると認識し、内蔵する無効データ有りフラグをセットす
る。次に、制御素子１５はバイト数情報の後に続くデー
タ列を１バイトずつ読出し、内蔵するＲＡＭに記憶して
ゆく。この際、１バイト読出すごとに上記カウンタを１
つ減譚する。ただし、性質情報を読出す際にはカウンタ
は不変で、ＲＡＭにも記憶しない。

このようにして、記憶データをカウンタが「Ｏ」になる
まで順次ＲＡＭ内に記憶する。しかし、ＲＡＭの容量が
限られているため、カウンタがｒＯＪになる前にＲＡＭ
内に記憶したデータ数がこの容■となった場合、制御素
子１５はこのカウンタ値と今回読出しデータの最終アド
レスを保持しておき、同時に内蔵する読出し継続受付は
フラグをセットする。そして、ｔｉｌｌ　ｔｉｌｌ素子
１５は読出し継続受付けを意味する応答データにＲＡＭ
内のデータ列を付加して出力し、命令データ持ち状態に
戻る。一方、カウンタ値が「０」であれば、制御素子１
５は無効データ有りフラグがセットされているか否かを
チェックし、セットされていなければ読出し終了を意味
する応答データにＲＡＭ内のデータ列を付加して出力し
、命令データ持ち状態に戻る。無効データ有りフラグが
セットされていれば、ｉｌｌ　Ｉｌｌ素子１５は無効デ
ータを意味する応答データにＲＡＭ内のデータ列を付加
して出力し、命令データ持ち状態に戻る。

次に、継！１読出動作について第１１図に示すフローチ
ャートを参照して説明する。継ＦＡ読出しを行なう際に
は第１２図に示すようなフォーマットを持つ継ｆ１読出
し命令データを入力する。この継ＩＩ出し命令データは
、継続読出し機能コードおよびエリア番号から構成され
ている。継続読出し命令データが入力されると、制御素
子１５はまず先の読出しｗ１続受付はフラグを参照し、
そのフラグがセットされているか否かをＩｉｌ　ＸΣす
る。その結果、読出し継続受付はフラグがセットされて
いなければ、Ｉｌｌ　１２０素子１５はシーケンスエラ
ーを意味する応答データを出力し、命令データ持ち状態
に戻る。読出し継続受付はフラグがセットされていれば
、ｌ１ｔｌｌ素子１５は先に保持しておいたアドレスと
カウンタ値から同様にカウンタを１つ減陣しながらデー
タを読出し、ＲＡＭに記憶する。ただし、性質情報を読
出す際にはカウンタは不変で、ＲＡＭにも記憶しない。

そして、カウンタが「０」となった場合、訓惨■素子１
５は読出し継続受付はフラグをリセットし、無効データ
有りフラグがセットされているか否かをチェックし、セ
ットされていなければ読出し終了を意味する応答データ
にＲＡＭ内のデータ列を付加して出力し、命令データ待
ち状態に戻る。無効データ有りフラグがセットされてい
れば、制御素子１５は無効データを意味する応答データ
にＲＡＭ内のデータ列を付加して出力し、命令データ待
ち状態に戻る。一方、カウンタがｒＯＪどなる前にＲＡ
Ｍの客員が満たされた場合、制御素子１５はこのカウン
タ値と今回読出しデータの＠終了ドレスを保持してＩｔ
、同時に読出し継続受付はフラグをセットする。そして
、制御素子１５は読出し継続受付けを意味する応答デー
タにＲＡＭ内のデータ列を付加して出力し、命令データ
侍ら状態に戻る。

すなわち、たとえば第８図（ｊ＞のような状態のエリア
（エリアｒ０２Ｊ　）を対象に、第１３図（ａ）に示す
ような読出し命令データにより読出しを行なうものとす
る。ただし、ＲＡＭの容量は例えば８バイトであるとす
る。この場合、この命令データで読出されるデータ列は
第１３図（ｂ）のようなデータ列であり、かつバイト数
情報は１１バイトをホしている。したがって、読出した
データ列をＲＡＭに記憶した状態においてカウンタは「
５」である。カウンタの値は「０」以外なので、読出し
継続受付けを意味する応答データとして、このデータ列
を付加して出力する（第１３図Ｃ）。次に、第１３図（
ｄ＞に示すような＄１続胱出し命令データが入力される
と、ＲＡＭ内には第１３図（ｅ）に示すようなデータ列
が記憶される。このとき、カウンタは「０」になってい
るので、読出し終了を意味する応答データにこのデータ
列を付加して出力する（第１３図ｆ）。

次に、データメモリ１６に対するデータ消去動作を第１
４図に示すフローチャートを参照して説明する。データ
メモリ１６に記憶したデータを消去する際には第１５図
に示すようなフォーマットを持つ消去命令データを入力
する。この消去命令データは、消去機能コードおよびエ
リア番号から構成されている。定常状態では、カードリ
ーグ・ライタ２からの命令データ待ち状態となっており
、このときカードリーダ・ライタ２から命令データが入
力されると、制御Ｏ素子１５はまず命令データに含まれ
る機能コードが消去用のものか否かを確認する。消去用
のものであれば、制御素子１５は命令データに付加され
ているエリア番号をデータメモリ１６のエリア［００］
から探し出す。見つからなければ、制御素子１５は該当
エリア無しを意味する応答データを出力し、命令データ
待ち状態に戻る。見つかれば、ＩＩＩ　Ｉｎ素子１５は
エリアの先頭アドレスを参照し、このエリアのポインタ
情報を確認する。その結果、このポインタ情報の全ピッ
トが“１”であれば、υ＋１１１素子１５はこのエリア
には何も記憶されていないとＥＬＩし、未書込みエリア
を意味する応答データを出力し、命令データ待ち状態に
戻る。一方、ポインタ情報の全ピットが“１°゛でなけ
れば、制（社）素子１５はこのポインタ情報の全ピット
を１°°にし、消去終了を意味する応答データを出力し
、命令データ持ち状態に戻る。

以上説明したＩＣカードは、データメモリの各エリアの
先頭には、エリアにデータを自込んだ際、自込まれたデ
ータの最終ブロックのＲ柊バイトのアドレス（ポインタ
情ＩｔＦｉ）を更新記憶するエリアが存在し、このエリ
アに記憶されたポインタ情報をもとに以降のアクセスを
行なうようにしている。

これにより、たとえば対象エリアへデータ書込みを行な
う際、従来のように書込んだデータ列の最終アドレスを
対象エリアの中から探し出す必要がなく、したがってデ
ータアクセス速度が著しく向上する。また、従来のよう
に未書込みデータＫｍ　Ｗ用のデータを確保する必要も
なくなる。さらに、従来のデータ制御方式と異なる方式
を採用しても確実にデータ管理が行なえる。したがって
、Ｉｃカードシステムとして効率の良い運用が可能とな
る。

なお、前記実施例では、制御素子、データメモリおよび
プログラムメモリが１つのＩＣチップで構成されている
場合について説明したが、必ずしも１つのＩＣチップで
構成されている必要はなく、別々のＩｃチップで構成さ
れていてもよい。

また、前記実施例では、携帯可能電子装置としてＩＣカ
ードを例示したが、本発明はカード状のものに限定され
るものでなく、たとえばブロック状あるいはペンシル状
のものでもよい。また、携帯可能電子装置のハード構成
もその要后を速成しないか囲で種々変形可能である。

［発明の効果］ 以上詳述したように本発明によれば、データアクセス速
度が著しく向上し、また来店込みデー夕認識用のデータ
を確保する必要のない携帯可能電子装置を提供できる。

【図面の簡単な説明】

図は本発明の一実施例を説明するためのもので、第１図
および第２図はデータメモリの構成を示す図、第３図は
性質情報のフォーマットを示す図、第４図はデータ書込
動作を説明するフローチャート、第５図は選込み命令デ
ータのフォーマットを示す図、第６図はＩＩ！読書込動
作を説明するフローチャート、第７図は継続言逃み命令
データのフォーマットを示す図、第８図はデータ書込動
作の具体例を説明する図、第９図はデータ読出動作を説
明するフローチャート、第１０図は読出し命令データの
フォーマットを示す図、第１１図はｍ続読出肋作を説明
するフローチャート、第１２図は継続読出し命令データ
のフォーマットを示す図、第１３図はデータ読出動作の
具体例を説明する図、第１４図はデータ消去動作を説明
するフローチャート、第１５図は消去命令データのフォ
ーマットを示す図、第１６図はＩＣカードに内蔵するＩ
Ｃチップの構成を示すブロック図、第１７図はＩＣカー
ドのＲ能ブロックを示す図、第１８図はカード取扱装置
の構成を示すブロック図である。 １・・・・・・ＩＣカード＜ｌｊ％帯可帯電能電子装置
２・・・・・・カードリーグ・ライタ、１５・・・・・
・υ制御素子（制別部）、１６・・・・・・データメモ
リ（データメモリ部）、１７・・・・・・プログラムメ
モリ、１８・・・・・・コンタクト部。 出願人代理人　弁理士　鈴　江　武　彦第２図 （０：含まれる　ｌ：含まれない） 第３図 第５図 第７図 記憶データ 第８図 第８図 （ａ） （ｃ） 第１０図 （ｂ） 第１２図 第１３図 第１４図 第１５図 第１６図 第１７図 ム 第１８図

Claims (7)

【特許請求の範囲】
1. （１）データメモリ部と、このデータメモリ部に対して
   データの読出しおよび書込みを行なうための制御部を有
   し、選択的に外部からの入出力を行なう手段を具備し、
   かつ前記データメモリ部が複数のエリアに分割されてお
   り、選択的にエリアへのアクセスを行なう手段を具備す
   る携帯可能電子装置において、アクセス対象エリアに複
   数あるいは単一のデータ列を特定基点から単一方向へ順
   次書込む際、書込んだデータ列群のうち最新データ列の
   少なくとも一端となる点の位置を認識できるエリア固有
   情報を更新記憶するエリアが存在し、かつ前記エリア固
   有情報をもとに以降のアクセスを行なう手段を具備する
   ことを特徴とする携帯可能電子装置。
2. （２）前記エリア固有情報を更新記憶するエリアは前記
   アクセス対象エリアの内部に存在することを特徴とする
   特許請求の範囲第１項記載の携帯可能電子装置。
3. （３）前記エリア固有情報を更新記憶するエリアは前記
   アクセス対象エリア以外の、かつ前記複数のエリアに含
   まれる少なくとも１つのエリアであることを特徴とする
   特許請求の範囲第１項記載の携帯可能電子装置。
4. （４）前記特定基点とはアクセス対象エリアの先頭アド
   レスであることを特徴とする特許請求の範囲第１項記載
   の携帯可能電子装置。
5. （５）前記最新データ列の少なくとも一端となる点とは
   データ列の最終バイトのアドレスであることを特徴とす
   る特許請求の範囲第１項記載の携帯可能電子装置。
6. （６）前記データメモリ部は消去可能な不揮発性メモリ
   である特許請求の範囲第１項記載の携帯可能電子装置。
7. （７）前記制御部はＣＰＵ（セントラル・プロセッシン
   グ・ユニット）である特許請求の範囲第１項記載の携帯
   可能電子装置。