JPS63144620A - アナログマルチプレクサ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野］ この発明は、複数のチャンネルそれぞれからのアナログ
入力信号を、上記チャンネルそれぞれに対応して設定さ
れたスイッチ回路を介して、共通出力線に選択的に出力
させるようにするアナログマルチプレクサ回路に関する
。

［従来の技術］ アナログマルチプレクサ回路は、例えばＣ−Ｍ　ＯＳス
イッチを組合わせることによって構成されるものであり
、このようなマルチプレクサは例えばＡ／Ｄコンバータ
等に内蔵して使用される。

第４図はこのようなアナログマルチプレクサ回路の例を
示すもので、■数のチャンネルＣＨφ、ＣＨｌ、・・・
それぞれからの信号が、複数のスイッチブロック５１１
Ｓ２、・・・に供給されるようになっているものであり
、上記スイッチブロックＳ１、Ｓ２、・・・からの出力
信号は、共通出力線ＣＯＭに伝達されるようにしている
。

ここで、上記スイッチブロックＳｔ　、　Ｓ２　、・・
・は、それぞれＳｌで代表して示すように　Ｃ−ＭＯＳ
スイッチＭＳによって構成されているもので、各チャン
ネルからの入力信号がＣ−ＭＯＳスイッチＭＳを介して
共通出力線ＣＯＭに導かれるようにしている。そして、
インバータによって構成されたスイッチ制御回路ＳＣに
よって、各チャンネル毎に与えられる制御信号にしたが
って、上Ｊ己Ｃ−ＭＯＳスイッチＭＳがオンあるいはオ
フ制御されるようにしているものである。

すなわち、例えばチャンネルＣＨφのスイッチブロック
Ｓｔに供給される制御信号がハイレベルとされると、ス
イッチ制御回路ＳＣを構成するインバータらの出力信号
によって、Ｃ−ＭＯＳスイッチＭＳを構成するＰチャン
ネルＭＯＳトランシドスタおよびＮチャンネル相互間）
ランジスタがそれぞれオン制御され、チャンネルＣＨφ
からの入力アナログ信号が共通出力線ＣＯＭに出力され
るようになる。また、上記制御信号がローレベルのとき
は、上記Ｃ−ＭＯＳスイッチＭＳがオフされ、入力信号
が共通出力線ＣＯＭに導かれないようになるものである
。

しかし、このように構成されるマルチプレクサ回路に、
おいて、スイッチブロックがオフ制御されているチャン
ネルで、その入力信号電圧Ｖｉｎが、電源電圧Ｖｄｄよ
り高い値となった場合、第５図の（Ａ）で示すようにＣ
−ＭＯＳスイッチを構成するＰチャンネルＭＯＳトラン
ジスタ側で、ＰＮＰの寄生トランジスタができるように
なり、等価回路的には同図の（Ｂ）に示すようになる。

したがって、共通出力線ＣＯＭからこのオンしているよ
うになるチャンネルに電流が流れ込み、電圧レベルを変
動させるような状態となる。

また、−１二記のようにスイッチブロックがオフされて
いるチャンネルで、入力信号電圧Ｖｌｎが電源電圧Ｖｓ
ｓ（接地電位）以下の状態となると、第６図（Ａ）で示
すようにＣ−ＭＯＳスイッチを構成するＮチャンネルＭ
ＯＳトランジスタでＮＰＮの寄生トランジスタかでき、
等価回路的には同図の（Ｂ）で示すようになって、上記
同様に電圧レベルを変動させるような状態となる。

このような減少を防ぐためには、適宜外部に抵抗さらに
はダイオード等の保護素子を設けるようにするものであ
るが、この保護手段によってこのマルチプレクサ回路を
含むシステムを複雑化するようになってしまう。

［発明が解決しようとする問題点］ この発明は」ユ記のような点に鑑みなされたもので、マ
ルチプレクサを構成する集積回路の外部に、抵抗さらに
はダイオード等の保護手段を設けることなく、例えばチ
ャンネル入力信号電圧Ｖｉｎが、電源電圧ＶｄｄとＶＳ
Ｓとの範囲外の状態となっても、各チャンネル相互間で
のクロストークを充分減少できるようにするアナログマ
ルチプレクサ回路を提供しようとするものである。

［問題点を解決するための手段］ すなわち、この発明に係るアナログマルチプレクサ回路
は、各チャンネルそれぞれに対応して設定され、るスイ
ッチブロックを、第１乃至第４のＣ−ＭＯＳスイッチを
、それぞれ２個づつ直列にして第１および第２の回路を
形成し、この第１および第２．の回路を並列接続して各
チャンネルの信号が制御信号に基づいてオン・オフされ
るようにするものであり、さらに上記第１および第２の
回路のそれぞれ２個のＣ−ＭＯＳスイッチの接続点相互
間に、それぞれ電源に接続されるＰチャンネルおよびＮ
チャンネルのＭＯＳトランジスタを接続して、このＭＯ
Ｓトランジスタは、上記各Ｃ−ＭＯＳスイッチとは逆の
状態でオン・オフ制御されるようにしているものである
。

［作用］ 上記のようなアナログマルチプレクサ回路にあっては、
制御信号の与えられたスイッチブロックにおいて第１乃
至第４のＣ−ＭＯＳスイッチがオン状態とされ、そのチ
ャンネルの入力信号が共通出力線に出力されるようにな
る。そして、上記制御信号の与えられないチャンネルで
は、入力信号が共通出力線に導かれないようになる。そ
して、このような第１乃至第４のＣ−ＭＯＳスイッチの
オフ状態のときには、ＰチャンネルＭＯ３）ランジスタ
およびＮチャンネルＭＯＳ）ランジスタが共にオン状態
とされるものであり、入力側のＣ−ＭＯＳスイッチが寄
生トランジスタによってオン状態とされても、上記Ｐチ
ャンネルＭＯ８）ランジスタあるいはＮチャンネルＭＯ
Ｓトランジスタを介して、入力信号が電源側に流される
ようになり、従来のようなりロストークの発生は効果的
に抑制されるようになるものである。

［発明の実施例］ 以下、図面を参照してこの発明の一実施例を説明する。

第１図はその構成を示したもので、このアナログマルチ
プレクサ回路は複数のチャンネルＣＨφ、ＣＨＩ、・・
・それぞれに対応してスイッチブロック１１１　、＋１
２　、・・・が設定されているもので、この図では特に
チャンネルＣＨφからの信号の供給されるスイッチブロ
ック１１１が代表として示されているもので、他のチャ
ンネルのスイッチブロックもこれと同様に構成されてい
る。そして、これに各チャンネルそれぞれに対応するス
イッチブロック　Ｉｌｌ　、１１２からの出力信号は、
共通（ＣＯＭ）出力線１２に結合されるようになってい
る。

上記スイッチブロック１１１は、第１および第２のＣ−
ＭＯＳスイッチ１３１および１３２のからなる第１の直
列回路１３と、　第３および第４のＣ−ＭＯＳスイッチ
１４１および１４２からなる第２の直列回路１４とを含
み構成されるもので、この第１おび第２の直列回路１３
および１４は並列接続し、この並列回路を介してチャン
ネルＣＨφからよの入力信号が共通出力線１２に導かれ
るようになっている。

そして、上記第１の直列回路１３には、第１および第２
のＣ−ＭＯＳスイッチｉｌｌと１３２との間にはＰチャ
ンネルＭＯ３）ランジスタ１５を接続し、このトランジ
スタ１５を介して正の電源Ｖｄｄが接続されるようにな
っている。また第３および第４のＣ−ＭＯＳスイッチ１
４１および１４２の間には、ＮチャンネルＭＯＳ）ラン
ジスタ１６を接続し、この直列回路がこのトランジスタ
１Ｇを介して接地電位（Ｖ　ｓｓ）に接続されるように
している。

上記各チャンネルそれぞれに対応するスイッチブロック
Ｉｌｌ　、　１１２　、・・・には、それぞれチャンネ
ル選択用の制御信号が供給されているもので、この制御
信号はインバータ１７１　、１７２からなるスイッチ制
御回路１７を介して、上記第１乃至第４のＣ−ＭＯＳス
イッチ１３１．１３２．１４１．１４２にそれぞれ供給
する。そして、スイッチブロックＩｌｌに供給される制
御信号がハイレベルの状態で、」二記各スイッチ１３１
−１４２がオン状態とされ、チャンネルＣＨφからの入
力信号が共通出力線１２に出力されるようにしている。

また、上記制御信号はＰチャンネルＭＯＳトランジスタ
１５およびＮチャンネルＭＯＳトランジスタ１６のゲー
トにもそれぞれゲート制御信号として供給され、入力制
御信号のハイレベルの状態で上記ＭＯＳ）ランジスタ１
５および１６がオフ状態とされ、入力制御信号がローレ
ベル状態で、上記ＭＯＳトランジスタ１５および１Ｂか
オン状態に制御されるようにしている。

そして、上記制御信号がハイレベルで　Ｃ−ＭＯＳスイ
ッチ１３１〜１４２がオン状態とされ、Ｐチャンネルお
よびＮチャンネルのＭＯＳトランジスタ１５および１６
がオフ状態と設定される状態では、」−記Ｃ−ＭＯＳス
イッチ１個のオン抵抗がＲであると仮定すると、このオ
ン状態におけるこのスイッチブロックＩＩＩの全抵抗値
もＲとされるようになる。

すなわち、に５己のよう（こ構成されるスイッチブロッ
クにおいて、入力制御信号がローレベルである場合には
第１乃至第４０Ｃ−ＭＯＳスイッチ１３１　、＋３２．
１４１．１４２はそれぞれオフ状態とされるものであり
、この場合ＰチャンネルＭＯＳトランジスタ１５および
ＮチャンネルＭＯＳトランジスタ１６はオン状態とされ
ている。

このような状態で、チャンネルＣＨφに例えば“ｖｓｓ
−ｖＦ”　　（但しｖｐはダイオードの順方向電圧）以
下の異常電圧が入力されると、第１および第３０Ｃ−Ｍ
ＯＳスイッチ１３１および１４１をそれぞれ構成するＮ
チャンネルＭＯＳ側の寄生ＮＰＮ　トランジスタがオン
し、ＰチャンネルＭＯＳトランジスタ１５およびＮチャ
ンネルＭＯＳトランジスタ１６それぞれの接続点Ａおよ
びＢから電流が流れ出るようになる。すなわち、この状
態では第２図で示すような等価回路が構成されるように
なる。

ここで上Ｈａ　ＡおよびＢ点それぞれから流れ出る電流
をｉｌおよび１２とすると、“ｉｔ＞ｉ２”となり、チ
ャンネルＣＨφに流れ出る電流ｉは１１とほぼ等しくな
る。このため、Ｂ点でのＶＳＳからの電圧降ド分は極わ
ずかな状態となり、したがってＡ点およびＢ点共に“ｖ
ｓｓ−ｖＦ”以下とはならず、第２および第４のＣ−Ｍ
ＯＳスイッチ１３２および１４２のそれぞれＮチャンネ
ルＭＯＳ側の寄生ＮＰＮ　トランジスタはオンすること
がない。

したがって、この制御信号のローレベル状態において、
共通出力線１２への影響は全く無いようになるものであ
る。

また、チャンネルＣＭφに“ｖｄｄ＋ｖ）−”以上の異
常電圧が入力されるような状態となると、第１および第
３のＣ−ＭＯＳスイッチ１３１および１４１それぞれを
構成するＰチャンネルＭＯＳ側の寄生ＰＮＰ　トランジ
スタがオンされるようになり、Ａ点およびＢ点に電流が
流れ込むようになり、その等価回路は第３図で示すよう
になる。この場合“ｉ２＞ｉｌ”となり、チャンネルＣ
Ｈφから流れ込む電流１は１２とほぼ等しくなる。この
ためＡ点でのＶｄｄからの電圧上昇分は極わずかであり
、Ａ点およびＢ点共に“Ｖｄｄ＋ＶＦ“以上にはならな
い。したがって第２および第４のＣ−ＭＯＳスイッチ＋
３２および１４２のＰチャンネルＭＯＳ側の寄生ＰＮＰ
　トランジスタはオンすることがなく、共通出力線１２
に影響を与えることがない。

［発明の効果］ 以上のようにこの発明に係るアナログマルチプレクサ回
路によれば、特別に外付は抵抗、ダイオード等の回路素
子を付加することなく、例えばチャンネル入力に電源電
圧範囲（Ｖｄｄ−Ｖｓｓ）以外の入力端子が入っても、
他のチャンネルに影響を与えることがないものであり、
構成を簡ｔＢｔものとしなから、信頼性の高いマルチプ
レクサ回路とすることができるものである。

【図面の簡単な説明】

第１図はこの発明一実施例に係るアナログマルチプレク
サ回路を説明するための回路構成図、第２図および第３
図はそれぞれ上記マルチプレクサ回路の等価回路を示す
図、第４図は従来のマルチプレクサ回路を示す図、第５
図および第６図はそれぞれ上記従来の回路の動作状態を
説明する図である。 １１１．１１２　、・・・スイッチブロック、１２・・
・共通出力線、１３１　、１３２．１４１．１４２・・
・Ｃ−ＭＯＳスイッチ、１３．１４・・・第１および第
２の直列回路、１５・・・ＰチャンネルＭＯＳトランジ
スタ、１Ｂ・・・ＮチャンネルＭＯＳ）ランジスタ。

Claims (1)

1. 【特許請求の範囲】 複数の各入力チャンネルそれぞれに対応してスイッチブ
   ロックを設定し、この各スイッチブロックが選択的にオ
   ン制御されて、複数チャンネルそれぞれからの入力信号
   が共通出力に導かれるようにしたマルチプレクサ回路に
   おいて、上記各スイッチブロックは、 第１および第２のＣ−ＭＯＳスイッチを直列接続した第
   １の回路と、 この第１の回路に並列に接続され、第３および第４のＣ
   −ＭＯＳスイッチを直列接続した第２の回路と、 上記第１乃至第４のＣ−ＭＯＳスイッチを、制御信号に
   基づいて共通にオンあるいはオフ制御するスイッチ制御
   手段と、 上記第１および第２のＣ−ＭＯＳスイッチの相互接続点
   、および上記第３および第４のＣ−ＭＯＳスイッチの相
   互接続点にそれぞれ接続されたＰチャンネルＭＯＳトラ
   ンジスタおよびＮチャンネルＭＯＳトランジスタとを具
   備し、 このＰチャンネルおよびＮチャンネルの ＭＯＳトランジスタは、上記スイッチ制御手段からの指
   令信号に基づき、第１乃至第４のＣ−ＭＯＳスイッチの
   オン状態でオフ制御され、またオフ状態でオン制御され
   るようにしたことを特徴とするアナログマルチプレクサ
   回路。