JPS6314435B2 - - Google Patents
Info
- Publication number
- JPS6314435B2 JPS6314435B2 JP56043858A JP4385881A JPS6314435B2 JP S6314435 B2 JPS6314435 B2 JP S6314435B2 JP 56043858 A JP56043858 A JP 56043858A JP 4385881 A JP4385881 A JP 4385881A JP S6314435 B2 JPS6314435 B2 JP S6314435B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic bubble
- chip
- bubble memory
- memory chip
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0875—Organisation of a plurality of magnetic shift registers
Description
【発明の詳細な説明】
本発明は磁気バブルメモリチツプ、特にコンダ
クタの配線構造に関するものである。
クタの配線構造に関するものである。
第１図は従来より一般的に用いられている
Eveo／Odd方式の磁気バブルメモリチツプの一例
を示す要部拡大平面図である。同図において、１
は磁気バブルメモリチツプを構成する例えば表面
に磁性膜が形成された非磁性体単結晶基板、２は
磁気バブル情報を保存する領域となるマイナルー
プであり、２ａはOdd側マイナループ、２ｂは
Eveo側マイナループ、３ａ，３ｂは磁気バブルの
有無を電気信号に変換する磁気バブル検出器、４
ａ，４ｂは読み出し情報を転送するリードメイジ
ヤライン、５ａ，５ｂはマイナループ２ａ，２ｂ
上の情報をリードメイジヤライン４ａ，４ｂ上に
複写または転移させるレプリケート／トランスフ
アアウトゲート、６ａ，６ｂは磁気バブルを発生
させるヘアピン状の磁気バブル発生器、７ａ，７
ｂは書き込み情報を転送するライトメイジヤライ
ン、８ａ，８ｂはライトメイジヤライン７ａ，７
ｂ上の情報をマイナループ２ａ，２ｂへ転送させ
るトランスフアインゲート、９ａ，９a′および９
ｂ，９b′はレプリケート／トランスフアアウトゲ
ート５ａおよび５ｂの両端部にそれぞれ設けられ
た信号授受用ボンデイングパツド、１０ａ，１０
a′および１０ｂ，１０b′はトランスフアインゲー
ト８ａおよび８ｂの両端部にそれぞれ設けられた
信号授受用ボンデイングパツド、１１ａ，１１
a′および１１ｂ，１１b′は磁気バブル発生器６ａ
および６ｂの両端部にそれぞれ設けられた信号入
力用ボンデイングパツドである。なお、記号に添
字したａ，ｂはOdd側、Eveo側をそれぞれ示し、
２メイジヤライン／マイナループからなるEveo―
Odd方式で構成されている。
Eveo／Odd方式の磁気バブルメモリチツプの一例
を示す要部拡大平面図である。同図において、１
は磁気バブルメモリチツプを構成する例えば表面
に磁性膜が形成された非磁性体単結晶基板、２は
磁気バブル情報を保存する領域となるマイナルー
プであり、２ａはOdd側マイナループ、２ｂは
Eveo側マイナループ、３ａ，３ｂは磁気バブルの
有無を電気信号に変換する磁気バブル検出器、４
ａ，４ｂは読み出し情報を転送するリードメイジ
ヤライン、５ａ，５ｂはマイナループ２ａ，２ｂ
上の情報をリードメイジヤライン４ａ，４ｂ上に
複写または転移させるレプリケート／トランスフ
アアウトゲート、６ａ，６ｂは磁気バブルを発生
させるヘアピン状の磁気バブル発生器、７ａ，７
ｂは書き込み情報を転送するライトメイジヤライ
ン、８ａ，８ｂはライトメイジヤライン７ａ，７
ｂ上の情報をマイナループ２ａ，２ｂへ転送させ
るトランスフアインゲート、９ａ，９a′および９
ｂ，９b′はレプリケート／トランスフアアウトゲ
ート５ａおよび５ｂの両端部にそれぞれ設けられ
た信号授受用ボンデイングパツド、１０ａ，１０
a′および１０ｂ，１０b′はトランスフアインゲー
ト８ａおよび８ｂの両端部にそれぞれ設けられた
信号授受用ボンデイングパツド、１１ａ，１１
a′および１１ｂ，１１b′は磁気バブル発生器６ａ
および６ｂの両端部にそれぞれ設けられた信号入
力用ボンデイングパツドである。なお、記号に添
字したａ，ｂはOdd側、Eveo側をそれぞれ示し、
２メイジヤライン／マイナループからなるEveo―
Odd方式で構成されている。
このように構成された磁気バブルメモリチツプ
において、磁気バブル発生器６ａ，６ｂおよび両
ゲート５ａ，５ｂ，８ａ，８ｂ等の各機能部にパ
ルス電流を流すコンダクタは、１個の閉回路に対
してホツト側およびグラウンド側に各１個のボン
デイングパツドを備えている。
において、磁気バブル発生器６ａ，６ｂおよび両
ゲート５ａ，５ｂ，８ａ，８ｂ等の各機能部にパ
ルス電流を流すコンダクタは、１個の閉回路に対
してホツト側およびグラウンド側に各１個のボン
デイングパツドを備えている。
しかしながら、今日、磁気バブルメモリチツプ
は大容量化の要求により、１モジユール内に複数
個の磁気バブルメモリチツプを実装したいわゆる
マルチチツプ方式や上述したように１チツプ内に
２つの基本定数の異なるバンクを構成するEveo／
Odd方式などが多く採用され、一構成当りのボン
デイングパツド数が増大する向にある。これはボ
ンデイング数を増加させる事を意味し、信頼性を
低下させる要因となつていた。また、モジユール
のピン数を増加させる要因でもあつた。そして、
このモジユールのピン数を低減させる手段として
は、従来ではカブトン内でスルーホール配線を行
ないコンダクタを共通にする方法が採用された
が、配線が複雑となり、実装密度にも限界があつ
た。
は大容量化の要求により、１モジユール内に複数
個の磁気バブルメモリチツプを実装したいわゆる
マルチチツプ方式や上述したように１チツプ内に
２つの基本定数の異なるバンクを構成するEveo／
Odd方式などが多く採用され、一構成当りのボン
デイングパツド数が増大する向にある。これはボ
ンデイング数を増加させる事を意味し、信頼性を
低下させる要因となつていた。また、モジユール
のピン数を増加させる要因でもあつた。そして、
このモジユールのピン数を低減させる手段として
は、従来ではカブトン内でスルーホール配線を行
ないコンダクタを共通にする方法が採用された
が、配線が複雑となり、実装密度にも限界があつ
た。
したがつて本発明は、上述したボンデイング数
を低減させてチツプ外周辺の配線を簡素化させた
磁気バブルメモリチツプを提供することを目的と
している。
を低減させてチツプ外周辺の配線を簡素化させた
磁気バブルメモリチツプを提供することを目的と
している。
このような目的を達成するために本発明は、チ
ツプ内でコンダクタのグラウンド側もしくはホツ
ト側を、チツプの外縁部とボンデイングパツド配
列ライン間の領域で共通配線接続させたものであ
る。
ツプ内でコンダクタのグラウンド側もしくはホツ
ト側を、チツプの外縁部とボンデイングパツド配
列ライン間の領域で共通配線接続させたものであ
る。
以下、図面を用いて本発明の実施例を詳細に説
明する。
明する。
第２図は本発明による磁気バブルメモリチツプ
の一実施例を示す要部拡大平面図であり、第１図
と同記号は同一要素となるのでその説明は省略す
る。同図において、レプリケート／トランスフア
アウトゲート５ａ，５ｂのグラウンド側もしくは
ホツト側に相当するボンデイングパツド９a′と９
b′とが配線１２で共通接続されている。また、ト
ランスフアインゲート８ａ，８ｂおよび磁気バブ
ル発生器６ａ，６ｂのグラウンド側もしくはホツ
ト側に相当するボンデイングパツド１０ａ，１０
ｂおよび１１ａ，１１ｂが中間部のボンデイング
パツド１１ａ，１１ｂを中継して配線１３で共通
接続されている。換言すれば、コンダクタ配線の
グラウンド側もしくはホツト側をボンデイングパ
ツドを中継して共通化したものである。この場
合、これらの配線１２，１３は上記ボンデイング
パツド形成層と同一層に同一材質で形成されかつ
ボンデイングパツド配列ラインＡと基板外縁部１
ａ間で形成される領域Ｂ内に形成されている。
の一実施例を示す要部拡大平面図であり、第１図
と同記号は同一要素となるのでその説明は省略す
る。同図において、レプリケート／トランスフア
アウトゲート５ａ，５ｂのグラウンド側もしくは
ホツト側に相当するボンデイングパツド９a′と９
b′とが配線１２で共通接続されている。また、ト
ランスフアインゲート８ａ，８ｂおよび磁気バブ
ル発生器６ａ，６ｂのグラウンド側もしくはホツ
ト側に相当するボンデイングパツド１０ａ，１０
ｂおよび１１ａ，１１ｂが中間部のボンデイング
パツド１１ａ，１１ｂを中継して配線１３で共通
接続されている。換言すれば、コンダクタ配線の
グラウンド側もしくはホツト側をボンデイングパ
ツドを中継して共通化したものである。この場
合、これらの配線１２，１３は上記ボンデイング
パツド形成層と同一層に同一材質で形成されかつ
ボンデイングパツド配列ラインＡと基板外縁部１
ａ間で形成される領域Ｂ内に形成されている。
このような構成によれば、従来のチツプと互換
性を持たせることができるとともに、実装時に配
線１２または配線１３で共通接続されたボンデイ
ングパツドのうち、いずれか１個のボンデイング
パツドを１回のみボンデイングするだけで共通接
続性が得られるので、ボンデイング数を大幅に減
少することができる。
性を持たせることができるとともに、実装時に配
線１２または配線１３で共通接続されたボンデイ
ングパツドのうち、いずれか１個のボンデイング
パツドを１回のみボンデイングするだけで共通接
続性が得られるので、ボンデイング数を大幅に減
少することができる。
第３図は本発明による磁気バブルメモリチツプ
の他の実施例を示す要部拡大平面図であり、前述
の図と同記号は同一要素となるのでその説明は省
略する。同図において、第２図と異なる点は、レ
プリケート／トランスフアアウトゲート５ａ，５
ｂのグランド側もしくはホツト側に相当するボン
デイングパツド９b′のみを設け、Odd側レプリケ
ート／トランスフアアウトゲート５ａの一端と上
記ボンデイングパツド９b′との間が配線１２で共
通接続され、また、トランスフアインゲート８
ａ，８ｂおよび磁気バブル発生器６ａ，６ｂのグ
ラウンド側もしくはホツト側に相当するボンデイ
ングパツド１０ａのみをOdd側のトランスフアイ
ンゲート８ａに設け、このボンデイングパツド１
０ａと磁気バブル発生器６ａ，６ｂおよびEveo側
トランスフアインゲート８ｂの一端とを配線１３
で共通接続したものである。換言すれば、コンダ
クタ配線のグラウンド側もしくはホツト側のボン
デイングパツドを１個のみ設け、他の共通化して
直接配線を行なつたものである。
の他の実施例を示す要部拡大平面図であり、前述
の図と同記号は同一要素となるのでその説明は省
略する。同図において、第２図と異なる点は、レ
プリケート／トランスフアアウトゲート５ａ，５
ｂのグランド側もしくはホツト側に相当するボン
デイングパツド９b′のみを設け、Odd側レプリケ
ート／トランスフアアウトゲート５ａの一端と上
記ボンデイングパツド９b′との間が配線１２で共
通接続され、また、トランスフアインゲート８
ａ，８ｂおよび磁気バブル発生器６ａ，６ｂのグ
ラウンド側もしくはホツト側に相当するボンデイ
ングパツド１０ａのみをOdd側のトランスフアイ
ンゲート８ａに設け、このボンデイングパツド１
０ａと磁気バブル発生器６ａ，６ｂおよびEveo側
トランスフアインゲート８ｂの一端とを配線１３
で共通接続したものである。換言すれば、コンダ
クタ配線のグラウンド側もしくはホツト側のボン
デイングパツドを１個のみ設け、他の共通化して
直接配線を行なつたものである。
このような構成においても、前述と同様の効果
が得られるとともに、各ボンデイングパツド間の
スペースが広くとれるので、ボンデイング作業が
極めて容易となる。
が得られるとともに、各ボンデイングパツド間の
スペースが広くとれるので、ボンデイング作業が
極めて容易となる。
なお、上記実施例においては、Eveo／Odd方式
の磁気バブルメモリチツプについて説明したが、
本発明はこれに限定されるものではなく、マルチ
チツプ方式や基本定数が一組からなるシングルチ
ツプ方式の磁気バブルメモリチツプに適用しても
前述と同様の効果が得られることは勿論である。
の磁気バブルメモリチツプについて説明したが、
本発明はこれに限定されるものではなく、マルチ
チツプ方式や基本定数が一組からなるシングルチ
ツプ方式の磁気バブルメモリチツプに適用しても
前述と同様の効果が得られることは勿論である。
以上説明したように本発明によれば、従来ｎ個
のコンダクタ閉回路が存在した場合にボンデイン
グパツド数が2n個、ボンデイング回数が2n回必
要としていたのに対し、ボンデイングパツド数で
最少（ｎ＋１）個に、ボンデイング回数も最少
（ｎ＋１）回に減少するので、配線が簡素化され、
信頼性が大幅に向上できるなどの極めて優れた効
果が得られる。
のコンダクタ閉回路が存在した場合にボンデイン
グパツド数が2n個、ボンデイング回数が2n回必
要としていたのに対し、ボンデイングパツド数で
最少（ｎ＋１）個に、ボンデイング回数も最少
（ｎ＋１）回に減少するので、配線が簡素化され、
信頼性が大幅に向上できるなどの極めて優れた効
果が得られる。
第１図は従来の磁気バブルメモリチツプの一例
を示す要部拡大平面図、第２図は本発明による磁
気バブルメモリチツプの一実施例を示す要部拡大
平面図、第３図は本発明による磁気バブルメモリ
チツプの他の実施例を示す要部拡大平面図であ
る。 １２，１３…配線。
を示す要部拡大平面図、第２図は本発明による磁
気バブルメモリチツプの一実施例を示す要部拡大
平面図、第３図は本発明による磁気バブルメモリ
チツプの他の実施例を示す要部拡大平面図であ
る。 １２，１３…配線。
Claims (1)
- １ 少なくとも互いに独立した機能を有する複数
のコンダクタを備え、該コンダクタのボンデイン
グパツトがチツプの縁部に配列された磁気バブル
メモリチツプにおいて、前記コンダクタのグラウ
ンド側もしくはホツト側を、チツプの外縁部とボ
ンデイングパツト配列ラインとの間の領域内で共
通配線接続させたことを特徴とする磁気バブルメ
モリチツプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4385881A JPS57162170A (en) | 1981-03-27 | 1981-03-27 | Magnetic bubble memory chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4385881A JPS57162170A (en) | 1981-03-27 | 1981-03-27 | Magnetic bubble memory chip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57162170A JPS57162170A (en) | 1982-10-05 |
| JPS6314435B2 true JPS6314435B2 (ja) | 1988-03-30 |
Family
ID=12675396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4385881A Granted JPS57162170A (en) | 1981-03-27 | 1981-03-27 | Magnetic bubble memory chip |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57162170A (ja) |
-
1981
- 1981-03-27 JP JP4385881A patent/JPS57162170A/ja active Granted
Non-Patent Citations (1)
| Title |
|---|
| IEEE TRANSACTIONS ON MAGNETICS=1976 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57162170A (en) | 1982-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577536B2 (ja) | 集積回路構造体 | |
| TWI299499B (en) | Stacked memory, memory module and memory system | |
| US5780925A (en) | Lead frame package for electronic devices | |
| JP2605968B2 (ja) | 半導体集積回路およびその形成方法 | |
| JP2603636B2 (ja) | 半導体装置 | |
| KR930020654A (ko) | 반도체 메모리 모듈 | |
| JPH07169880A (ja) | 多層パッケージ及びパッケージング方法 | |
| JP2003007836A (ja) | 半導体チップ及び半導体モジュール | |
| JP2647023B2 (ja) | 半導体記憶装置 | |
| JPH07142673A (ja) | 集積回路装置 | |
| JPH09205283A (ja) | 半導体モジュール及びメモリモジュール | |
| KR100435978B1 (ko) | 반도체장치 | |
| JPS6193694A (ja) | 集積回路装置 | |
| KR940006187Y1 (ko) | 반도체장치 | |
| JPS6156440A (ja) | 回路基板結線構造 | |
| JPH0786526A (ja) | メモリ装置 | |
| JPS6314435B2 (ja) | ||
| JPS6222794B2 (ja) | ||
| JPS6077436A (ja) | 半導体集積回路 | |
| JPH08186227A (ja) | 半導体装置及び電子装置 | |
| JPH07288282A (ja) | 半導体装置 | |
| JPH0348455A (ja) | 半導体装置 | |
| JPS58184735A (ja) | 集積回路チツプ | |
| JPS5984455A (ja) | 高密度メモリパツケ−ジ | |
| JP3093991B2 (ja) | スイッチング可能なマルチチップモジュール相補型ｍｏｓ入出力バッファ |