JPS63142722A - デイジタルコ−ド設定回路 - Google Patents
デイジタルコ−ド設定回路Info
- Publication number
- JPS63142722A JPS63142722A JP28997586A JP28997586A JPS63142722A JP S63142722 A JPS63142722 A JP S63142722A JP 28997586 A JP28997586 A JP 28997586A JP 28997586 A JP28997586 A JP 28997586A JP S63142722 A JPS63142722 A JP S63142722A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- circuit
- latching
- digital switch
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001052 transient effect Effects 0.000 claims abstract description 16
- 238000001514 detection method Methods 0.000 claims abstract description 15
- 244000145845 chattering Species 0.000 abstract description 5
- 230000004075 alteration Effects 0.000 abstract 1
- 238000007562 laser obscuration time method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ディジタルスイッチの出力コードの制御を行
なうディジタルコード設定回路に関し、特に、切り替え
過渡時に不確定値が発生することめたいディジタルコー
ド雪かに闇路し１侶寸ス［従来の技術］ 従来、動作状態にあるディジタル回路にディジタル設定
値を与えるとともに、適宜、所望の値に切り替えるもの
として、ディジタルコード設定回路が使用されていた。
なうディジタルコード設定回路に関し、特に、切り替え
過渡時に不確定値が発生することめたいディジタルコー
ド雪かに闇路し１侶寸ス［従来の技術］ 従来、動作状態にあるディジタル回路にディジタル設定
値を与えるとともに、適宜、所望の値に切り替えるもの
として、ディジタルコード設定回路が使用されていた。
そして、このディジタルコード設定回路には、手動によ
って切り替え可能なディジタルロータリースイッチ等が
使用されていた。
って切り替え可能なディジタルロータリースイッチ等が
使用されていた。
ところで、このディジタルコード設定回路によってディ
ジタルコードが設定されるディジタル回路は、ディジタ
ルロータリースイッチ等の出力を、直接、設定値として
入力していた。
ジタルコードが設定されるディジタル回路は、ディジタ
ルロータリースイッチ等の出力を、直接、設定値として
入力していた。
［解決すべき問題点］
上述した従来のディジタルコード設定回路は、手動によ
って切り替えを行なうディジタルロータリースイッチの
出力を、そのまま設定値として用いていたため、切り替
え過渡時にチャタリングや、所望の値とは異なる不確定
値が発生するという問照点があった。
って切り替えを行なうディジタルロータリースイッチの
出力を、そのまま設定値として用いていたため、切り替
え過渡時にチャタリングや、所望の値とは異なる不確定
値が発生するという問照点があった。
また、複数のディジタルコードを切り替えて設定可能な
ものもあるが、同様に、出力の切り替わり点のずれによ
って不確定値を発生することがあり、一時的に誤まった
ディジタルコードを設定してしまうという問題点があっ
た。
ものもあるが、同様に、出力の切り替わり点のずれによ
って不確定値を発生することがあり、一時的に誤まった
ディジタルコードを設定してしまうという問題点があっ
た。
本発明は、上記問題点にかんがみてなされたもので、切
り替え過渡時に不確定値を設定することのないディジタ
ルコード設定回路の提供を目的とする。
り替え過渡時に不確定値を設定することのないディジタ
ルコード設定回路の提供を目的とする。
［問題点の解決手段］
上記目的を達成するため、本発明のディジタルコード設
定回路は、設定値を切り替え可能なディジタルスイッチ
と、このディジタルスイッチが切り替えられたことを検
出するトランジェント検出手段と、このトランジェント
検出手段の検出結果にもとづいて、切り替え後一定期間
経過した後に上記ディジタルスイッチの出力をラッチす
る手段とを備えた構成としである。
定回路は、設定値を切り替え可能なディジタルスイッチ
と、このディジタルスイッチが切り替えられたことを検
出するトランジェント検出手段と、このトランジェント
検出手段の検出結果にもとづいて、切り替え後一定期間
経過した後に上記ディジタルスイッチの出力をラッチす
る手段とを備えた構成としである。
［実施例］
以下、図面にもとづいて本発明の詳細な説明する。
第１図は本発明の一実施例に係るディジタルコード設定
回路のブロック図である。
回路のブロック図である。
同図において、１はディジタルロータリースイッチ等の
ディジタルスイッチで、マニュアル設定によって、複数
のバイナリ−コードを出力するものである。このディジ
タルスイッチ１の出力は、トランジェント検出回路２と
、ラッチ回路３に入力される。トランジェント検出回路
２は、ディジタルスイッチ１を切り替えたときに発生す
る出力の立ち上がり、あるいは立ち下がりのトランジェ
ント（信号の切り替わりポイント）を検出し、ラッチパ
ルス発生回路４に対してトリガパルスを出力する°。ラ
ッチパルス発生回路４は、トランジェント検出回路２か
らのトリガパルスを入力すると、一定時間後にラッチ回
路３に対してラッチパルスを出力する。そして、ラッチ
回路３は、このラッチパルスを入力すると、ディジタル
スイッチ１の出力をラッチし、設定値として出力する。
ディジタルスイッチで、マニュアル設定によって、複数
のバイナリ−コードを出力するものである。このディジ
タルスイッチ１の出力は、トランジェント検出回路２と
、ラッチ回路３に入力される。トランジェント検出回路
２は、ディジタルスイッチ１を切り替えたときに発生す
る出力の立ち上がり、あるいは立ち下がりのトランジェ
ント（信号の切り替わりポイント）を検出し、ラッチパ
ルス発生回路４に対してトリガパルスを出力する°。ラ
ッチパルス発生回路４は、トランジェント検出回路２か
らのトリガパルスを入力すると、一定時間後にラッチ回
路３に対してラッチパルスを出力する。そして、ラッチ
回路３は、このラッチパルスを入力すると、ディジタル
スイッチ１の出力をラッチし、設定値として出力する。
以上のようにして、ディジタルコードを設定する。
ところで、トランジェント検出回路２は、ディジタルス
イッチ１の出力のトランジェント点を全て検出し、トリ
ガパルスを発生する。また、ラッチパルス発生回路４は
、このトリガパルスの一定時間後にラッチパルスを発生
する構成となっている。このため、ディジタルスイッチ
１を切り替えたときに発生する出力のチャタリングや、
不定値の変化の全てがラッチパルス発生回路４に対する
リトリガとなる。すなわち、ラッチ回路３によるディジ
タルスイッチ１の出力のラッチ動作は、ディジタルスイ
ッチ１の切り替えが完了し、出力が安定してから行なわ
れることになる。
イッチ１の出力のトランジェント点を全て検出し、トリ
ガパルスを発生する。また、ラッチパルス発生回路４は
、このトリガパルスの一定時間後にラッチパルスを発生
する構成となっている。このため、ディジタルスイッチ
１を切り替えたときに発生する出力のチャタリングや、
不定値の変化の全てがラッチパルス発生回路４に対する
リトリガとなる。すなわち、ラッチ回路３によるディジ
タルスイッチ１の出力のラッチ動作は、ディジタルスイ
ッチ１の切り替えが完了し、出力が安定してから行なわ
れることになる。
この結果、ラッチ回路３の出力には、従来のディジタル
コード設定回路が回避することのできなかった切り替え
過渡時に発生する不確定値が含まれることはなく、常に
正確なディジタルコードが設定されることになる。
コード設定回路が回避することのできなかった切り替え
過渡時に発生する不確定値が含まれることはなく、常に
正確なディジタルコードが設定されることになる。
第２図は、第１図のディジタルコード設定回路をロジッ
ク回路により構成した回路図である。
ク回路により構成した回路図である。
同図において、２１はディジタルロータリースイッチ、
２２は論理ゲート、２３はワンショットマルチバイブレ
ータ、２４はフリップフロップである。
２２は論理ゲート、２３はワンショットマルチバイブレ
ータ、２４はフリップフロップである。
上記構成において、論理ゲート２２群によって、ディジ
タルロータリースイッチ２１の各出力の変化点を検出し
、ワンショットマルチバイブレータ２３に対してトリガ
パルスを与える。このワンショットマルチバイブレータ
２３は時定数回路を備えており、前記トリガパルスから
一定時間後に、フリップフロップ２４に対してラッチ用
パルスを出力する。そして、フリップフロップ２４は、
このラッチ用パルスが出力されると、ディジタルロータ
リースイッチ２１の出力をラッチする。
タルロータリースイッチ２１の各出力の変化点を検出し
、ワンショットマルチバイブレータ２３に対してトリガ
パルスを与える。このワンショットマルチバイブレータ
２３は時定数回路を備えており、前記トリガパルスから
一定時間後に、フリップフロップ２４に対してラッチ用
パルスを出力する。そして、フリップフロップ２４は、
このラッチ用パルスが出力されると、ディジタルロータ
リースイッチ２１の出力をラッチする。
［発明の効果］
以上説明したように本発明は、ディジタルコード設定回
路において、トランジェント検出手段とラッチ手段を備
えることにより、ディジタルスイッチの設定値が切り替
えられたことを自動的に検出するとともに、切り替え操
作が終了し、ディジタルスイッチの出力が安定してから
、その設定値をディジタルコードとしてラッチするため
、ディジタルスイッチの切り替え過渡時に、出力にチャ
タリングや不確定値による誤まったディジタルコードを
設定することがなくなるという効果がある。
路において、トランジェント検出手段とラッチ手段を備
えることにより、ディジタルスイッチの設定値が切り替
えられたことを自動的に検出するとともに、切り替え操
作が終了し、ディジタルスイッチの出力が安定してから
、その設定値をディジタルコードとしてラッチするため
、ディジタルスイッチの切り替え過渡時に、出力にチャ
タリングや不確定値による誤まったディジタルコードを
設定することがなくなるという効果がある。
第１図は本発明の一実施例に係るディジタルコード設定
回路のブロック図、第２図は第１図のディジタルコード
設定回路の回路図である。 １：ディジタルスイッチ ２：トランジェント検出回路 ３：ラッチ回路 ４：ラッチパルス発生回路 ２１：ディジタルロータリースイッチ ２２：論理ゲート ２３：ワンショットマルチバイブレーク２４：フリップ
フロップ
回路のブロック図、第２図は第１図のディジタルコード
設定回路の回路図である。 １：ディジタルスイッチ ２：トランジェント検出回路 ３：ラッチ回路 ４：ラッチパルス発生回路 ２１：ディジタルロータリースイッチ ２２：論理ゲート ２３：ワンショットマルチバイブレーク２４：フリップ
フロップ
Claims (1)
- 設定値を切り替え可能なディジタルスイッチと、このデ
ィジタルスイッチが切り替えられたことを検出するトラ
ンジェント検出手段と、このトランジェント検出手段の
検出結果にもとづいて、切り替え後一定期間経過した後
に上記ディジタルスイッチの出力をラッチする手段とを
具備することを特徴とするディジタルコード設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28997586A JPS63142722A (ja) | 1986-12-04 | 1986-12-04 | デイジタルコ−ド設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28997586A JPS63142722A (ja) | 1986-12-04 | 1986-12-04 | デイジタルコ−ド設定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63142722A true JPS63142722A (ja) | 1988-06-15 |
Family
ID=17750151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28997586A Pending JPS63142722A (ja) | 1986-12-04 | 1986-12-04 | デイジタルコ−ド設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63142722A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2493251A (en) * | 2011-07-28 | 2013-01-30 | Boeing Co | Calibration of the timing of the latching of ADC output data |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059634B2 (ja) * | 1980-09-09 | 1985-12-26 | 武蔵株式会社 | 紙葉類の判別方法 |
| JPS61121517A (ja) * | 1984-11-16 | 1986-06-09 | Nec Ic Microcomput Syst Ltd | 信号変化検出回路 |
-
1986
- 1986-12-04 JP JP28997586A patent/JPS63142722A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059634B2 (ja) * | 1980-09-09 | 1985-12-26 | 武蔵株式会社 | 紙葉類の判別方法 |
| JPS61121517A (ja) * | 1984-11-16 | 1986-06-09 | Nec Ic Microcomput Syst Ltd | 信号変化検出回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2493251A (en) * | 2011-07-28 | 2013-01-30 | Boeing Co | Calibration of the timing of the latching of ADC output data |
| US8482444B1 (en) | 2011-07-28 | 2013-07-09 | The Boeing Company | Calibration of analog-to-digital converter data capture |
| GB2493251B (en) * | 2011-07-28 | 2014-05-14 | Boeing Co | Calibration of analog-to-digital converter data capture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4339722A (en) | Digital frequency multiplier | |
| US4881248A (en) | Counter circuit provided with means for reading out counted data by read-command signal applied asynchronously with clock signals to be counted | |
| KR890017866A (ko) | 필터회로 | |
| US3895349A (en) | Pseudo-random binary sequence error counters | |
| KR880014546A (ko) | 디지탈 pll 회로 | |
| US4331926A (en) | Programmable frequency divider | |
| JPS63142722A (ja) | デイジタルコ−ド設定回路 | |
| EP0403047B1 (en) | A frequency divider circuit | |
| US3586878A (en) | Sample,integrate and hold circuit | |
| US5003201A (en) | Option/sequence selection circuit with sequence selection first | |
| JPH1198007A (ja) | 分周回路 | |
| EP0773627A1 (en) | Flip-flop circuit | |
| KR910006325Y1 (ko) | 다이내믹 프로세서의 클럭속도 선택회로 | |
| KR0131431Y1 (ko) | 신호 디바운스회로 | |
| JPH0227401A (ja) | オフセット制御回路 | |
| JPS55100734A (en) | Output buffer circuit with latch function | |
| KR0152224B1 (ko) | 가변이 가능한 대기 상태 생성 장치 | |
| KR920000412B1 (ko) | 주파수 선별회로 | |
| JPS57194378A (en) | Test circuit of electronic clock | |
| JP2599759B2 (ja) | フリップフロップテスト方式 | |
| KR930005653B1 (ko) | 클럭 가변회로 | |
| SU987574A1 (ru) | Цифровой привод | |
| SU894864A1 (ru) | Статистический анализатор инструментальной погрешности аналого-цифрового преобразовател | |
| KR920007300Y1 (ko) | 프린터 헤드 구동펄스 발생회로 | |
| KR970006625B1 (ko) | 계단파 발생회로 |