JPS6314231A - デ−タ転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、データ転送装置に関して、例えば磁気ディ
スクメモリ装置等の周辺機器に設けられるデータバッフ
ァに利用して有効な技術に関するものである。

〔従来の技術〕

比較的低速でのデータの転送が行われる磁気バブルメモ
リ装置と、高速でデータの転送が行われるマイクロコン
ピュータ等のホストとの間のデータ転送を効率的に行う
技術として、例えば特開昭６０−２５０９０号公報があ
る。この公報の磁気バブルメモリ装置においては、デー
タの転送を効率的に行うために、磁気バブルメモリの１
ペ一ジ分又はその半分の記憶容量を持つ２つのＲＡＭ　
（ランダム・アクセス・メモリ）を用いて、これらのＲ
ＡＭを介してホストと磁気バブルメモリ装置との間でデ
ータ転送を行うようにするものである。

〔発明が解決しようとする問題点〕

上記のデータ転送方式では磁気バブルメモリ装置の１ペ
一ジ分のような比較的大きな記憶容量を持つＲＡ　Ｍが
２組も必要になってしまう。このため、上記データ転送
機能を実現するための半導体記憶装置が多数必要となる
。また、上記データ転送機能を持つ装置を１チツプの半
導体集積回路化しようとしても、チップサイズの制約か
ら実現不可能な場合がある。

この発明の目的は、少ない記憶容量の記憶回路により、
効率的なデータの転送を可能としたデータ転送装置を提
供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
をＮ単に説明すれば、下記の通りである。

すなわち、大きな記憶容量を持つ第１のバッファメモリ
に対して、比較的低速でデータの転送を行う周辺機器と
比較的高速でデータの転送を行うホストとの間で相補的
に交互に接続されデータの転送を行う小さな記憶容量を
持つ第２及び第３からなる一対のバッファメモリとで時
分割的にデータの転送を行うようにするものである。

〔作　用） 上記した手段によれば、実質的なバッファメモリとして
は、大きな記憶容量を持つバッファメモリが１つだけで
構成できるから、少ない記憶容量の記憶回路によって、
ホスト側と低速の周辺機器との間でのデータの転送か効
率的に行える。

〔実施例〕

第１図には、この発明に係るデータ転送装置の一実施例
のブロック図が示されている。この実施例のデータ転送
装置は、特に制限されないが、公知の半導体集積回路の
製造技術によって、特に制限されないが、単結晶シリコ
ンのような１個の半導体基板上において形成される。

特に制限されないが、この実施例のデータ転送装置は、
磁気ディスクメモリ装置に向けられている。すなわち、
この実施例のデータ転送装置は、ハードディスクメモリ
又はフロッピーディスクメモリ等の磁気ディスクメモリ
装置と、マイクロコンピュータ等からなるポトス側のイ
ンターフェイスを構成する。

共通（第１の）バッファメモリＣＢＦは、図示しないフ
ロッピーディクスメモリ装置における１セクタ分の記憶
データ（例えば５１２バイト）のような大きな記憶容量
を持つようにされる。

この共通バッファメモリＣＢＦは、マルチプレクサＭＰ
Ｘ３を介して、低速でのデータ転送が行われるフロッピ
ーディスクメモリ制御装置ＦＤＣ等の周辺機器側と、次
のデータバッファ回路を介して高速でのデータ転送が行
われるホスト側との間で時分割的に接続される。

上記データバッファ回路は、共通バッファ側のマルチプ
レクサＭＰＸ２とホスト（ＣＰＵ）側のマルチプレクサ
ＭＰＸＩとにより相補的に交互に接続される約８バイト
等の小記憶容量の第２、第３のデータバッファＢＦＩ、
ＢＦ２が設けられる。

例えば、マルチプレクサＭＰＸＩによりデータバッファ
ＢＦＩがホストＣＰＵ側に接続されるとき、データバッ
ファＢＦ２はマルチプレクサＭＰＸ２により共通バフフ
ァメモリＣＢＦ側に接続される。

これと逆に、マルチプレクサＭＰＸ２によりデータバッ
ファＢＦ２がホストＣＰＵ側に接続されるとき、データ
バッファＢＦＩはマルチプレクサＭＰＸＩにより共通バ
ッファメモリＣＢＦ側に接続される。

このようなマルチプレクサＭＰＸＩとＭＰＸ２の相補的
な交互のスイッチ切り換え動作は、切り換え回路ＢＳＷ
により形成される制御信号により行われる。上記データ
バッファＢＦＩとＢＦ２は、ポインタＰ１とＰ２により
それぞれのメモリアクセスが行われる。

ポインタＰ１とＰ２は、一種の計数回路がらなり、上記
バッファメモリＢＦＩとＢＦ２のアドレス信号を歩進さ
せる。そのオーバーフロー（を号は、上記切り換え回路
ＢＳＷに伝えられ、データバッファＢＦＩの全アドレス
をアクセスすると、上記マルチプレクサＭＰＸＩとＰＭ
Ｘ２の相補的なスイッチ切り換え動作が行われる。

上記共通バッファメモリＣＢＦは、２つのポインタＰ３
により形成される読み出しアドレス信号ＲＡと、ポイン
タＰ４により形成される書き込みアドレス信号ＷＡがマ
ルチプレクサＭＰＸを介して選択的に供給される。

制御回路Ｃ０ＮＴは、上記切り換え回路ＢＳＷの信号と
図示しない適当な制御信号を受けて、上記マルチプレク
サＭＰＸ３．ＭＰＸ４の切り換え制御信号及び共通バッ
ファメモリＣＢＦに対する動作モード信号を形成する。

次に、第２図に示す動作概念図を参照して、上記データ
転送装置の動作の一例を説明する。

例えば、フロッピーディスクメモリ装置からホスト側に
データの転送を行う場合、フロッピーディスクメモリ制
御装置ＦＤｃから、第１セクタの５１２バイトの信号が
共通バッファメモリＣＢＦに転送される。このような転
送動作モードでは、マルチプレクサＭＰＸ３はＦＤＣ側
に接続されている。また、マルチプレクサＭＰＸ４は、
ポインタＰ４側に接続される。ポインタＰ４は１、共通
バッファメモリＣＢＦの先頭アドレスから最終子ドレス
まで順に書き込み用アドレス信号ＷＡを発生させる。こ
れにより、上記第１セクタの全データの読み出しの終了
とともに、共通バッファメモＵ　ＣＢ　Ｆには、斜線で
示すようにデータが格納される。

フロッピーディスクメモリ装置が第２セクタのインディ
フクス部ＩＤ等のようにデータが出力されない読み出し
に入ると、制御回路Ｃ０ＮＴは、第１のデータバッファ
ＢＦＩをマルチプレクサＭＰＸ２及びマルチプレクサＭ
ＰＸ３を介して共通バッファメモリＣＢＦに接続させる
。そして、マルチプレクサＭＰＸ４を切り換えてポイン
タＰ３により形成される読み出しアドレス信号ＲＡを共
通バッファメモリＣＢＦに伝える。また、これに同期し
てポインタＰ１によりアドレス信号を発生させてデータ
バッファＢＦＩをアクセスして書き込みを行う。これに
より、上記共通バッファメモリＣＢＦの先頭アドレスか
ら８バイトのデータが第１のデータバッファＢＦＩに転
送される。このようなデータ転送により、共通バッファ
メモリＣＢＦには、斜線を付さない部分として示したよ
うに実質的にデータの空きエリア（書き込み可能な領域
）が形成される。

上記第１のバッファメモリＢ　Ｐ’　１に斜線で示すよ
うに８バイトのデータが格納されると、切り換え回路Ｂ
ＳＷは、マルチプレクサＭＰＸＩとＭＰＸ２の切り換え
を行う、この切り換えによって、上記データバッファＢ
ＦＩに格納されたデータは、ホストＣＰＵ側に転送され
るとともに、マルチプレクサＭＰＸ２を介して第２のデ
ータバッファＢＦ２に、上記同様なデータ転送が並行し
て行われる。このようなデータバッファＢＦＩとＢＦ２
のデータ転送動作は、上記フロッピーディスクメモリ装
置がインディフクス部の読み出しを行っている間、マル
チプレクサＭＰＸ３が上記データバッフｙＢＦｌ、ＢＦ
２　Ｃ？）ＬｔチプレクサＭＰＸ２）側に接続されてい
るため交互に行われる。

フロッピーディスク制？１１装置ＦＤＣから第２セクタ
のデータが転送されると、制御回路Ｃ０ＮＴは、上記マ
ルチプレクサＭＰχをそのデータ転送タイミングでフロ
ッピーディスク制御袋ｆＦＤｃ側に切り換える。このと
き、共通バッファメモリＣＢＦは、ポインタＰ４が示す
上記データ転送によって不用になった空きエリアから順
にアクセスされ、データの格納が行われる。

上記フロッピーディスク制御装置ＦＤＣからのデータ転
送速度は、比較的遅いので空き時間を利用してマルチプ
レクサＭＰＸ３は、上記データバッファＢＦ１．ＢＦ２
　　（マルチプレクサＭＰＸ２）側に接続される。この
間に、引き続いて、上記ポインタＰ３が示す第１セクタ
の残りのデータが例えばデータバッファＢＦＩに供給さ
れる間に、既にデータが格納されたデータバッファＢＦ
２のデータがホストＣＰＵに転送される。上記ホスト側
のデータ転送は、高速に行われるので、１つの共通バッ
ファメモリＣＢＦに対して、転送が終了して無いデータ
エリアに対して、新しいセクタのデータが格納されてま
うことはない。言い換えるならば、上記最初のデータ転
送動作を除き、読み出しアドレスを指示するポインタＰ
３のアドレスが、書き込みアドレスを指示するポインタ
Ｐ４のアドレスより小さくされるとこはなく、データの
不所望な消去が行われることはない。

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１）１つの大きな記憶容量を持つ共通のバッファメモ
リと、高速にデータ転送が行われるホストとの間で相補
的に交互に接続される小容量の一対のデータバッファを
設けること、及び上記高速側のホストと低速のデータ転
送が行われる周辺機器との間で時分割的に上記共通のバ
ッファメモリとの間でデータ転送を行うことによって、
少ないメモリ容量によって、効率よくデータの転送を行
うことができるという効果が得られる。

（２）上記（１）により、データ転送装置をより少ない
半導体記憶装置により構成できるという効果が得られる
。

（３）上記データ転送装置の半導体集積回路化が可能に
なる。これによって、マイクロコンピュータシステム等
の情報処理装置の大幅なシステム篇素化とデータ処理の
効率化が図られるという効果が得られる。

以上本願発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、大記憶容量の
共通のバッファメモリ及び小記憶容量のデータバッファ
の各記憶容量は、種々の変更が可能である。また、半導
体集積回路化した場合、内部回路間のデータ転送速度は
、ホスト側のデータ転送速度に比べても極めて高速に行
えるから、データバッファを３個以上設けるものであっ
てもよい。この場合には、１つのバッファメモリとホス
ト側とのデータ転送が行われる間に、２つ以上のバッフ
ァメモリに対して共通バッファメモリとのデータ転送が
行われるようにすることができる。

この発明は、磁気ディスクメモリ装置、（■気バブルメ
モリ装置等のように比較的低速でデータの転送が行われ
る周辺機器と、マイクロコンピュータ等のように高速に
データの転送が行われるホストとの間でのデータ転送を
行うデータ転送装置として広（利用できるものである。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、１つの大きな記憶容量を持つ共通のバッフ
ァメモリと、高速にデータ転送が行われるホストとの間
で相補的に交互に接続される小容量の一対のデータバッ
ファを設けること、及び上記高速側のホストと低速のデ
ータ転送が行われる周辺機器との間で時分割的に上記共
通のバッファメモリとの間でデータ転送を行うことによ
って、少ないメモリ容量によって、効率よくデータの転
送を行うことができる。

【図面の簡単な説明】

第１図は、この発明の一実施例を示すブロック図、 第２図は、そのデータ転送動作の一例を説明するための
概念図である。

Claims (1)

1. 【特許請求の範囲】 １、比較的低速でデータの転送を行う周辺機器と、大き
   な記憶容量を持つ第１のバッファメモリと、上記第１の
   バッファメモリと比較的高速でデータの転送を行うホス
   トとの間で相補的に交互に接続されデータの転送を行う
   小さな記憶容量を持つ第２及び第３からなる一対のバッ
   ファメモリとを含み、上記周辺機器及び第２又は第３の
   バッファメモリと上記第１のバッファメモリの間で時分
   割方式でデータの転送を行うことを特徴とするデータ転
   送装置。 ２、上記周辺機器は、ディスクメモリ装置であり、上記
   第１のバッファメモリは、その１セクタ分のデータに対
   応した記憶容量を持つものであることを特徴とする特許
   請求の範囲第１項記載のデータ転送装置。