JPS63140330A - １０進パツク型デ−タのオフセツト処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、１０進数パック型データのオフセット処理方
式に関する。

〔従来の技術〕

４ビットで１０進数を示すパック型データ（以下、１０
進パック型データと記す）は１デジツト（４ビット）が
最少単位であるが、一般的に主記憶装置と１０進数演算
回路とのり一ド／ライトは１バイトが最少単位であるた
めに、最上位データの直前あるいは最下位データの直後
の不要なディジット（以下、オフセットデジットと記す
。）もいっしょにリード／ライトしてしまう。

１０進数演算処理では、演算の効率化のため、リード後
、まずそのオフセットデジットをデータから取り除いて
保持しておき、演算処理後、処理されたデータと再び組
み合わせてライトするという処理が必要である。

従来の１０進パックデータの処理では、全データを１０
進演算回路内の汎用レジスタファイルに格納後、データ
群に含まれるオフセットデジットの有無とデータの長さ
により、データの最下位デジットに付随してくるオフセ
ットデジットを取り除く必要があるかないかを判断し、
オフセラ１〜デジツトを取り除く必要があれば全データ
にわたり、ルジスタ毎にシフトをして取り除いて詰めな
ければならない。また、取り除かれたディジットを保持
するため、使用しない他のレジスタへ移し演算処理後、
再びシフトによりそのオフセットディジットをデータ群
に付加するという処理が必要である。

オフセットデジットを取り除く必要があるがどうかの判
断の結果、最下位オフセット処理を要する場合の処理例
を第８図を用いて説明する。

いま、オフセット処理が必要な１０進パック型データ群
が主記憶装置から読み出され１０進演算回路のレジスタ
ファイル２１に格納されているものとする。まず、上位
データが格納されたレジスタ２１−１から内部バス２２
を経てシフタ２３へデータを転送し、１デジツト（４ピ
ツＩ〜）分だけ右シフトする。このとき、レジスタ２１
−１の最下位デジットはシフ１−キャリーレジスタ２４
へ移る。シフト後、内部バス２２を経てシフタ２３のデ
ータをレジスタファイル２１−１へ戻す。

次に、レジスタ２１−２のデータを同様にシフタ２３へ
転送し、１デジツトだけ右ローデートする。このとき、
前述のシフトでシフトキャリーレジスタ２４に入ってい
るデジットが、シフタ２３内の最上位デジットに入る。

シフト後、シフタ２３内のデータをレジスタ２１−２へ
戻す。

以降、同様の処理が繰返し行われ、最後のレジスタのシ
フトで最後尾オフセットデジッｌ〜がシフトキャリーレ
ジスタ２４へ移る。この最下位オフセットを他のレジス
タへ移すことによりデータ群のオフセット処理を終える
。

なお、先頭オフセット処理が必要な場合には、先頭オフ
セットデジットを他のレジスタへ移すという処理が必要
になる。

〔発明が解決しようとする問題点〕

上述した従来方式では、データを汎用レジスタに格納し
た後、データのオフセット処理を行っているためオフセ
ット処理に時間を費していた。

本発明は、リード時はデータの汎用レジスタへの格納前
に、またライト時はデータが汎用レジスタから出力され
た後に、それぞれリードサイクルと、ライトサイクル内
でオフセット処理を行い、オフセット処理時間をなくし
てしまうことを目的とするものである。

〔問題点を解決するための手段〕

本発明の方式は、１０進演算回路と主記憶装置、の間で
転送される１０進パック型データを保持するバッファと
、 転送の方向を記憶するリードライト記憶手段と、＝　５
− １０進パック型データにおけるオフセットの有無を記憶
するオフセラＩ・記憶手段と、上記転送の回数をカウン
トするカウント手段と、カウントによって上記転送の開
始と終了を検知するスタート・ストップ検出手段と、 転送ごとに上記リードライト記憶手段、オフセット記憶
手段、スタート・ストップ検出手段の各内容および上記
回数に基づきシフト情報を生成するシフト制御回路と、 オフセット記憶手段の内容によってバッファの出力ビッ
ト位置を選択するセレクタ とを設け、バッファにおいて１０進パック型データをシ
フト情報に従ってシフトしてセレクタから１０進演算回
路または主記憶装置に転送するようにしたことを特徴と
する。

〔実施例〕

次に本発明について、図面を用いて説明する。

第１図は本発明の一実施例を示すブロック図である。

第１図を参照すると、本実施例は、制御回路１゜主記憶
装Ｎ２．バッファ３．シフト制御回路４゜１０進演算回
路５．２つのセレクタ６および７゜カウンタ８．比較回
路９．デコーダ１０，４つのフリップフロップ（以下Ｆ
Ｆと記す）１１，１２゜１３および１４．２つのバス１
５および１６から構成される。本発明は主記憶装置２と
１０進演算回路５の間でデータ転送を行うときに、バッ
ファ３における１０進パック型データのオフセット処理
に関する。

バッファ３は、それぞれが１０進パック型データを保持
するＡ、Ｂ、Ｃ，Ｄ、ＥおよびＦ部から成り、Ｂ、Ｃ部
にはリード動作時にバス１５から、またり、Ｅ部にはラ
イト動作時にバス１６から１０進パック型データが入力
する。

シフト制御回路４は、制御回路１からのシフト起動信号
が入力すると、比較回路９と、ＦＦＩＩ。

１２．１３および１４の内容とにより定まるシフト情報
をバッファ３に出力しシフト動作を行せる。カウンタ８
は、データ転送した１０進パック型データの個数を保持
し、制御回路１によって、リードごとに１つ増数され、
ライトごとに１つ減数される。

比較回路９は、リード動作時に制御回路１により、リー
ドすべき１０進パック型データの個数がセットされ、カ
ウンタ８の内容と比較し、両者の一致によってリード動
作の終了が知られるようになっている。

デコーダ１０はカウンタ８の内容が０のとき、すなわち
リード動作開始時およびライト動作終了時に“１″を出
力し、ＦＦＩＩにセットする。

ＦＦ１２，１３．１４は、それぞれリード動作／ライト
動作、先頭オフセットの有無、最下位オフセラとの有無
が制御回路１によりセットされる。

セレクタ６はＦＦ１３が“１　”のときはバッファ３の
Ａ、Ｂ部を、“０″にときはＢ、Ｃ部をそれぞれ選択し
てバス１５に出力する。また、セレクタ７はＦＦ１４が
“１″のときはバッファ３のり、Ｅ部を、０“のときは
Ｅ、Ｆ部をそれぞれ選択してバス１６に出力する。

次に、本実施例の動作についてリード時とライト時に分
けて説明する。

（１）リード動作 まず、主記憶装置２から１０進パック型データを読み出
す段階で、８ビット単位にメモリを下位アドレスからデ
ータをリードする場合について、処理の流れを示す第２
図、第３図およびバッファ３の内容の遷移を示す第４図
を参照しながら説明する。下位アドレスからリードする
ため最初のバイトに最下位オフセットデジットが含まれ
ることがある。

１回目のリード時に、制御回路１は、比較回路９のリー
ド回数をセットする。また、ＦＦ１２を″１”にし、カ
ウンタ８をリセットする。カウンタ８がリセットされた
とき、デコーダ１０は“０″を出力し、これによりＦＦ
１１を”　１　”にセットする。

（＋−１＞最下位オフセラ１〜がある場合（第２図。

第４Ａ図） 制御回路１はデータの先頭オフセットの有無とデータ数
の奇偶とから、最下位オフセットがあるか否かを判断し
、ＦＦ１４を′１″とする。

次に、制御回路１は主記憶装置２に対しメモリリード要
求を行い、主記憶装置２から最初のバイトデータｘ、ｘ
′をバス１５を介し、バッファ３のＢ、Ｃ部に各々格納
する（第２図のステップＳ１〉。１回目のデータリード
であるので前述のとおりＦＦ１１とＦＦ１２は共に′″
１″となっている。さらに、“′最下位オフセットあり
′”のためＦＦ１４が１°′となっており、これら各Ｆ
Ｆの出力がシフト制御回路４に入力されている。

次に、制御回路１はシフト起動信号をシフト制御回路４
に出力する。シフト制御回路４はこの信号に応答してＦ
Ｆｌ１．１２および１４のセット状態を参照し、その結
果によりシフト情報（シック範囲とシフト数とシフト方
向）をバッファ３に通知する。

バッファ３はこのシフト情報に基づき３デジツＩ〜右シ
フトを行い（Ｓ２）、データｘ、ｘ′をそれぞれＥ、Ｆ
部へ移動させる。このとき、制御回路１は、カウンタ８
の数を“′１゛°インクリメント＝１０＝ し、デコーダ１０はこれによりＦＦ１１を“ｏ″にする
。

次に、制御回路１は主記憶装置２に２回目のメモリリー
ド要求を行い、２番目のデータＹ、Ｙ′を各々Ｂ、Ｃ部
に格納する（Ｓ３）とともに、カウンタ８の数を“１゛
′インクリメントする。次いで、制御回路１は、シフト
範囲とシフト数をシフト制御回路４に、通知するととも
にシフト起動信号を出力する。

シフト制御回路４は、シフト情報をバッファ３に通知し
、バッファ３はこのシフト情報に基づきＡ〜Ｄ間で１デ
ジツＩ・右シフトを行い（Ｓ４）データＹ、Ｙ′がＣ，
Ｄ部に入る。したがって、この段階でＣ，Ｄ、Ｅ、Ｆ部
には各々データＹ。

Ｙ’　Ｘ、Ｘ’が入っていることになる。

次に、制御回路１はデータを１０進演算回路５へ送るが
、このときＦＦ１４は前述のとおり、１°′になってい
るので、セレクタ７はり、Ｅ側を選ぶ。したがって、デ
ータＹ′、Ｘがバス１６を介して１０進演算回路５へ送
られる（Ｓ５）。

その後、制御回路１はシフト制御回路４に再びシフト範
囲／シフト数を通知する。シフＩ・制御回路４はシフト
情報をバッファ３へ通知し、バッファ３はＡ〜Ｅ部で２
デジツト右シフトを行い（Ｓ６〉、０部に格納されてい
るデータＹをＥ部へ移動させる。

次に、主記憶装置２より３番目のデータをＢ。

０部へ格納する（Ｓ３）。この処理後、前述のＡ〜Ｄ間
での１デジツト右シフト（Ｓ４）、Ｄ、Ｅ部のデータ転
送（Ｓ５）、Ａ〜Ｅ間での２デジット右シフ１−（Ｓ６
）の処理に戻り、主記憶装置２からの最後のデータリー
ドの前まで同様な処理を繰り返す。また、Ｆ部に格納さ
れている最下位オフセットデジットＸ′は、演算処理後
のメモリライト時まで保持される。

第４Ａ図は第２図に示したステップ８１〜Ｓ６それぞれ
の処理後におけるバッファ３の内容を示す。

（ｌ・２）最下位オフセットがない場合（第３図。

第４Ｂ図） 制御回路１は１回目のリード時に最下位オフセットがな
いことを確認するとＦＦ１４をリセットする。このため
、セレクタ７より１０進演算回路５へ最初のデータを送
出する時に、セレクタ７はＥ、Ｆ側を選び、上述の例で
はデータｘ、ｘ′をバス１６へ送出する（Ｓ１５）。

また、ＦＦ１４の状態はシフト制御回路４に通知されて
おり、シフト制御回路４は上述のデータのバス２への送
出後にＡ〜Ｆ部の２デジツト右シフトをバッファ３に通
知する。

（ｌ・３）終了処理 最下位オフセットの有無に無関係に、制御回路１はリー
ド毎にカウンタ８の数をインクリメントする。以上の処
理が繰り返され、カウンタ８のカウント数が比較回路９
に格納されているリード回数と等しくなると、比較回路
９はリード終了をシフト制御回路４と制御回路１に通知
する。制御回路１はこれを検出するとシフト起動信号を
シフト制御回路４へ出力し、これによりシフト制御回路
４はリード終了を知る。

＝１３− この時、最後のデータＥ、Ｅ′はＣ，Ｄ部に格納されて
いるので、バッファ３の内容は、Ａ、Ｂ。

Ｃ，Ｄ、Ｅ、Ｆ部がそれぞれデータＱ、Ｑ’　、Ｅ。

Ｅ部、Ｅ、、Ｘ’またはＥ−１′になる。ここでＱ。

Ｑ′は未定のデータを表わす。ここで制御回路１はデー
タを１０進演算回路５へ送るが、最下位オフセットあり
の場合は、Ｄ、Ｅ部からデータＥ′。

Ｅ、を、また、最下位オフセットなしの場合はＥ。

Ｆ部からデータＥ　　、、　Ｅ−１’をバス１６へ出力
する。

次に制御回路１は、先頭オフセット最下位オフセラ１〜
の有無により、リード時の処理を完了するか、更にリー
ド時の終了処理を実行するか判断する。先頭オフセット
、最下位オフセットが共にある場合はリード時の処理を
完了し、それ以外の場合は更にリード時の終了処理を実
行する（Ｓ７゜５１７）。

終了処理実行の場合、制御回路１は、シフト起動信号を
シフト制御回路４へ通知する。シフト制御回路４はその
信号を受は取ると、リード終了が通知されているので、
ＦＦ１４およびＦＦ１３のセラ１〜状態に基づき、先頭
オフセットと最下位オフセラ１〜が共にない場合、先頭
オフセラ１〜ありで最下位オフセットなしの場合および
先頭オフセラＩ・なしで最下位オフセットがある場合の
それぞれの処理を行う。

まず、先頭オフセットと最下位オフセットが共にない場
合、シフト制御回路４はバッファ３へＣ〜Ｆ間で２デジ
ツト右シフトを行うことを通知し、最後のデータＥ、Ｅ
′を各々Ｅ、Ｆ部からバス１６へ出力し、１０進演算回
路５に格納する。

先頭オフセラＩ・あり、最下位オフセラ１〜なしの場合
はシフト制御回路４は同様にバッファ３へＣ〜Ｅ間で２
デジツト右シフトを行うことを通知しミ最後のデータで
あるＱ、Ｅ′をＥ、Ｆ部から出力し、１０進演算回路５
へ格納する。

先頭オフセットなし、最下位オフセットありの場合、シ
フト制御回路４はＤ〜Ｅ間で２デジット右シフ１−を行
うことをバッファ３へ通知し、最後のデータＱ、Ｅをり
、Ｅより出力し、１０進演算回路５へ格納する。

以上の処理によりリード処理を完了する。

（２）ライト動作 次に１０進演算回路５での処理が完了し主記憶装置２に
データを格納する場合について説明する。

ライＩ・の場合はリードの場合と逆で上位バイトからの
処理となる。

まず、データの転送に先立って制御回路１は、ＦＦ１２
を“０″にする。またカウンタ８には、リード時のリー
ド回数がそのまま格納され残っている。先頭オフセット
がある場合にはバッファ３のＣ部には先頭オフセットデ
ジットＧが格納され、また最下位オフセットがある場合
にはＦ部には最下位オフセットデジッ１−　Ｘ　′が入
っている。

（２・ｌ）先頭オフセットがある場合（第５Ａ図）先頭
オフセットがある場合についても最下位オフセットがあ
る場合とない場合の２通りがあるが、まず、カウンタ８
の内容が”　ｏ　”になるまでの共通な処理について、
バッファ３の内容の遷移を示す第５Ａ図を参照しながら
説明する。

制御回路１は１０進演算回路５に読出要求を出し、デー
タＬ、Ｌ’を１０進演算回路５からバス１６を介してバ
ッファ３のり、Ｅ部に入力する（Ｓ２１）。このとき、
制御回路１はカウンタ８にカウント回数をデクリメント
することを指示する。

次に制御回路ｌはシフト制御回路４に、シフト範囲とシ
フト数を通知するとともにシフト起動信号を出力する。

シフト制御回路４はシフト情報をバッファ３に通知し、
バッファ３はＡ〜Ｅ部を２デジツト左シフトしてデータ
Ｇ、Ｌ、Ｌ’がそれぞれＡ、Ｂ、Ｃ部に人ようにする（
Ｓ２２＞。制御回路１は１０進演算回路５に対して２回
目の読出要求を行い次のデータＭ、Ｍ’を前述の通りり
。

Ｅ部に格納する（３２３＞。

次に、制御回路１はデータを主記憶装置２にライト指示
するが、先頭オフセットありの場合にはリード処理時に
おいてＦＦ１３が”　１　”にセットされているので、
“１″がセレクタ６に通知されている。したがってセレ
クタ６はＡ、Ｂ側を選択し、データＺ、Ｌをバス１５を
介して主記憶装置−１７＝ ２にライトする（Ｓ２４）。

次に、制御回路１は、前述と同様にシフト制御回路４に
シフト範囲とシフト数を通知し、かつシフト開始をシフ
ト起動信号を出力して告げる。シフト制御回路４はシフ
ト情報をバッファ３へ送る。

バッファ３はシフト情報に基づきＡ〜Ｅ部を２デジツト
左シフトし、Ａ、Ｂ、Ｃ部にそれぞれデータＭ、Ｍ′が
移動する（Ｓ２５＞。

以降カウンタ８の内容が０°′となるまで上述と同様の
メモリライト処理を繰返し行う。

（２・２）先頭オフセットかない場合（第５Ｂ図）先頭
オフセットがある場合にはデータをバス１５へ送出時、
“先頭オフセラＩ・あり“′を記憶しているＦＦ１３が
′１“′のため、セレクタ６は、Ａ。

Ｂ側を選択していたが、先頭オフセットがない場合はＦ
Ｆ１３が“０“′のため、“０″がセレクタ６に通知さ
れている。したがってセレクタ６はＢ。

Ｃ側を選択する。その他は、カウンタ８のカウント数が
Ｏになる前まで（２・１）項と同様の処理を行う。

く２・３）終了処理 カウンタ８内のカウント数がＯになると、ＦＦ１１は”
１”になり、シフト制御回路４と制御回路１に通知され
る。この時、最後のデータＥ。

Ｅ′はり、Ｅ部に格納されているので、バッファ３の内
容は先頭オフセットがないときは、Ａ、Ｂ。

Ｃ，Ｄ、Ｅ、Ｆ部がそれぞれＱ、Ｐ、−１，Ｅ、′。

Ｅ、Ｅ部　、Ｘ’　ｏｒＱで先頭オフセットがある時は
Ｅ２’、Ｅ　１．Ｅ　１’、Ｅ、Ｅ部、Ｘ’ｏｒＱにな
る。Ｆ部がＸ′が最下位オフセットあり、またＱは最下
位オフセットなしの場合である。

ここで制御回路１はデータを１０進演算回路５へ送るが
最上位オフセットありの場合はＡ、Ｂ部からデータＥ　
２′＋　Ｅ　　Ｉを、また最上位オフセットなしの場合
は、Ｂ、Ｃ部からデータＥ−３゜Ｅ−１′をそれぞれバ
ス１６へ出力する。

次に、制御回路１はシフト起動信号をシフト制御回路４
に出力する。シフト制御回路４はＦＦｌ１から“１゛が
入力しているので、シフト起動信号を受は取るとＦ　Ｐ
　１．４とＦＦ１３の内容により４通りの処理を行う。

以下に、ケースごとに説明する。第６図は各ケースの処
理に対する、バッファ３の内容の遷移を示す。

（２・３・１）先頭オフセットと最下位オフセラＩ−が
共にある場合（第６Ａ図） シフト制御回路４はバッファ３にＡ〜Ｆ部で２デジツト
左シフトすることを通知し、データＥ、’、Ｅ、Ｅ’、
Ｘ”はそれぞれＡ、Ｂ、Ｃ。

Ｄ部へ移動し、データＥ、’、ＥをＡ、Ｂ部より出力し
、主記憶装置２に格納する。そのあと再びＡ〜Ｆ部で２
デジツト左シフトを行い、Ｅ′。

Ｘ′をＡ、Ｂ部より出力し、主記憶装置２へ格納する。

（２・３・２）先頭オフセットあり、最下位オフセット
なしの場合（第６Ｂ図〉 データＥ′は有効デジットではなく不定値である。シフ
ト制御回路４はシフト起動信号を受は取ると、バッファ
３にＡ〜Ｅ部で２デジツト右シフトすることを通知し、
最後のデータＥ、、”　、　ＥをＡ、Ｂ部より出力し主
記憶装置２に格納する。

（２・３・３）先頭オフセットなし、最下位オフセット
ありの場合（第６Ｃ図） シフト制御回路４は、バッファ３にＥ、Ｆ部での１デジ
ツト左シフトすることを通知し、Ｄ、Ｅ部にデータＥ’
　、Ｘ’が移動する。その後シフト制御回路４は、再び
２デジツト左シフトすることをバッファ３に通知し、最
後のデータＥ’　、Ｘ′をＢ、Ｃ部より出力し主記憶装
置２に格納する。

（２・３・４）先頭オフセット、最下位オフセットが共
にない場合（第６Ｄ図） シフト制御回路４は、２デジツト左シフトすることをバ
ッファ３に通知し、最後のデータＥ。

Ｅ′は、Ｂ、Ｃ部から出力され主記憶装置２に格納され
る。

〔発明の効果〕

以上説明したように、本発明は、１０進パック型データ
を処理するためにオフセット処理装置を置くことにより
、オフセット処理をリード／ライトサイクル内で実行し
、見かけ上のオフセット処理時間をなくすことが出来る
という効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
最下位オフセットがある場合のリード動作の流れ図、第
３図は最下位オフセットがない場合のリード動作の流れ
図、第４Ａ図、第４Ｂ図は第２図、第３図の流れ図に対
応するバッファ３の内容の遷移図、第５Ａ図、第５Ｂ図
は先頭オフセットがある場合、先頭オフセットがない場
合のライト動作時におけるバッファ３の内容の遷移図、
第６図はライト動作時における終了処理によるバッファ
３の内容の遷移図および第７図は従来例をそれぞれ示す
。 ■・・・制御回路、２・・・主記憶装置、３・・・バッ
ファ、４・・・シフト制御回路、５・・・１０進演算回
路、６゜７・・・セレクタ、８・・・カウンタ、９・・
・比較回路、ＩＯ・・・デコーダ、１１，１２，１３．
１４・・・フリップフロップ（ＦＦ）、１５．１６・・
・バス、２１・・・レジスタファイル、２１−１．２１
．−２・・・レジスタ、２２・・・内部バス、２３・・
・シフタ、２４・・・シフトキャリーレジスタ。 乍３Ｔ２Ｊ Ａ　Ｂ　ＣＤＥＦ 第４ ＢＣＤＥＦ 図 ＜Ａ）　　　　　　　　　　’（８） 躬Ｓ　図 （Ｂ）（Ｄ） 構６図

Claims (1)

1. 【特許請求の範囲】 １０進演算回路と主記憶装置の間で転送される１０進パ
   ック型データを保持するバッファと、前記転送の方向を
   記憶するリードライト記憶手段と、 前記１０進パック型データにおけるオフセットの有無を
   記憶するオフセット記憶手段と、 前記転送の回数をカウントするカウント手段と、前記カ
   ウントによって前記転送の開始と終了を検知するスター
   ト・ストップ検出手段と、 前記転送ごとに前記リードライト記憶手段、前記オフセ
   ット記憶手段、前記スタート・ストップ検出手段の各内
   容および前記回数に基づきシフト情報を生成するシフト
   制御回路と、 前記オフセット記憶手段の内容によって前記バッファの
   出力ビット位置を選択するセレクタとを設け、前記バッ
   ファにおいて前記１０進パック型データを前記シフト情
   報に従ってシフトして前記セレクタから前記１０進演算
   回路または前記主記憶装置に転送するようにしたことを
   特徴とする１０進パック型データのオフセット処理方式
   。