JPS63136860A - 自己経路指示多段パケット交換相互接続ネツトワークのための交換素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はパケット交換相互接続ネットワークに関し、よ
り詳細には自己経路指示多段相互接続ネットワークのた
めのパケット交換素子に関する。

広い多段パケット交換相互接続ネットワークグループに
は、どの入力からでもどんなネットワーク出力へも到達
できるように接続された複数の同一素子から成るネット
ワークが含まれることは周知である。そのようなネット
ワークの実施例には、いわゆるオメガ、デルタ、ベネス
（Ｂｏｎｅｓ　）ネットワーク等がある。自己経路指示
ネットワークの場合、前記素子は ＋　　／々クット宛先を識別するタグを解析し、従って
適切な出力に向ってそのパケットの経路を指示し、 −起り得る経路指示上の対立を解決し、−経路指示上の
対立あるいは、次のネットワーク段すなわち宛先デバイ
スの無効性のために直接、転送できないパケットを緩衝
することができる。

後者の機能は一般に実行されて、ネットワークにおける
パケット永続時間に上限を設定する。これによってネッ
トワーク効率を増加する。

幾つかの応用例では、例えば分散アルゴリズムを実施す
る並列処理構成において、あるいは電気通信網において
、同じメツセージを複数の宛先に放送することのできる
性能のような他の機能が望まれるようになシ、その結果
、／索子入力の複数の出力との接続が可能でなければな
らない。

また、別の性能を有する素子から成るネットワークが、
Ｈ，Ｊ、ジーグル（Ｓｌａｇｅｌ　）とＲ，Ｊマクミラ
ン（ＭｃＭｌｌｌａｎ　）によって、「多段キューブ：
多目的相互接続ネットワーク」という論文（ＩＥＥＥコ
ンピュータ、／りｒ／年７２月、乙ｊ〜７６に−））に
開示されている。このネットワークは２つの入力とλつ
の出力を有する素子から成るが、この素子は各々、経路
指示タグに含まれる情報に基づいて、７入力の７つまた
は多くの出力との適切な接続を設定する制御部を有する
スイッチを備えている。後者の場合、そのアドレスが所
定の関係に置かれているλつの出力、あるいは、その数
が２の累乗になっているような、より大きい数の出力と
の接続が設定され得る。このことは、各ネットワーク段
において、メツセージが横断する全素子は同じ形状でな
ければならないということを意味する。これによってネ
ットワーク効率は限定されるが、それは多くの宛先デバ
イスが伺の情報も受信しないか、あるいは関心のないそ
して排除されるべき情報を受信することもあシ得るから
である。

さらに、この論文は、ネットワークの内部ブロッキング
が情報放送の場合にいかにして回避され得るか、あるい
はネットワークにおいて上限がいかにして永続時間にセ
ットされるかを示していない。

これらの諸問題は、この発明による素子を交換すること
によって解決されるが、この発明によってネットワーク
の常時の内部ブロッキングを引き起すことなく放送が実
行され、そしていずれの数の宛先へも到達できて（素子
の出力数の累乗でない数でも）、さらにそれは経路指示
上の対立を、上限がネットワークにおけるパケット永続
時間にセットされるような方法で解決する手段を備えて
いる。

この発明によれば、ネットワークを介して転送されるパ
ケットの放送を可能にする自己経路指示多段相互接続ネ
ットワークのためのパケット交換素子が提供されており
、それは ｍ−素子入力と同数の部分から成り、各部分は出力に向
ってのパケット転送に先立つパケット緩衝するＦＩＦＯ
メモリを備える、入力装置と、−制御装置に関連するス
イッチであって、転送されるべき各パケットに対して、
各パケットに関連し、かつ通常の経路指示および異なる
ネットワーク段における放送に関して、それぞれ、第１
と第２の部分から成る経路選択タグに含まれる情報に基
づいて、素子の／入力と７つ以上の出力の間でそのパケ
ットに対して要求される接続を設定し、そして別々の入
力に同時に到着するパケット間に起り得る経路指示上の
対立と解決する、前記制御装置に関するスイッチと、 −素子出力と同数の部分から成り、そして宛先に向って
の正確なパケット転送に必要な機能の全部を実行する出
力装置と、 を備えており、なお前記−４ケツト交換素子は、−スイ
ッチ制御装置に属する手段であって、放送の要請を検出
すると、１４’ケットが放送されるべき宛先の数に関す
る第１パラメータと、放送が要請される全段の中からこ
の素子が属す段の位置に関連する第２パラメータとを比
較し、かつ特定メツセージを放送するために恐らく捕捉
され得るネットワーク出力の最大数を表示することによ
って前記要請を受容する可能性を評価すること、第１パ
ラメータが第２のそれより大きいかあるいはそれ罠等し
い場合に放送の要請を受容すること、その要請が受容さ
れる場合、放送されるべきノｆケットを格納するメモリ
にこの条件を伝える信号を発生すること、および放送に
７よって関連する素子出力の７つを介して伝送されるべ
き少なくとも１つの修正した経路指示タグをも発生する
ことに対して配置された前記手段と、放送の要請は、膜
内の素子において、同じ段の他の素子における他の放送
要請の処理とは独立して、処理されるが、および −スイッチ制御装置によって発生された前記信号のある
場合、同じパケットの複数の連続読出しによって実際の
パケット放送を実行する、各入力装置部分のメモリに属
す手段と、 を備えていることを特徴としている。

パケットをその複数の連続的読出しによって放送するこ
とは、ネットワークの内部ブロッキングを回避する特徴
である。

次に、より良好に理解されるために、図面を参照して説
明する。

第１図は並列処理構成でのこの発明の応用例を例示して
いるが、それは、本発明の主題である複数の同一素子Ｅ
ＣＰから成る自己経路指示多段パケット交換ネットワー
クＲＣを介して、可変長メツセージを相互に交換する複
数の処理装置Ｅ１．Ｅ２・・・Ｅｎを備えている。例え
ば、以下の説明において、そのような素子は２入力と２
出力を有すると考えられる。前述のように、各素子は次
の段の／素子に向ってすなわち／ネットワーク出力に向
って（あるいは放送の場合には、２累子すなわち２出力
に向って）、受信したパケットの経路を指示し、経路指
示上の対立を解決し、そしてすぐ転送できないノやケラ
トを一時的に格納することができる。さらに素子ＥＣＰ
は／入力をネットワークＲＣの／出力あるいは複数の出
力（放送）と接続させることができる。放送に関しては
、各素子ＥＣＰは同じ段の他の全素子と独立に動作する
ことができ、その結果、メツセージの到達するユーザの
数はλの累乗とは異ることもあり得る。

ネットワークを介して転送されるメツセージは多くのパ
ケットから成るが、それらは最も一般の場合、それぞれ
、／方（通常伝送タグ）は実際の経路指示情報を有し、
他方（放送伝送タグ）は放送情報を有する２つのビット
グループから成るタグと、パケットの長さを示すワード
と、可変数のデータワードと、固有のネットワーク動作
をチェックするチェックワード（巡回冗長コード）とを
備えている。タグに関して云えば、以下で開示されるネ
ットワークＲｅにおいて、両グループの各ビットはネッ
トワーク段に関しており、通常伝送タグビットの論理値
０または／はメツセージが転送されるべき素子の出力チ
ャネルを光示し、そして放送伝送タグビットの値／は放
送の要請を表示する。２ビットグループは同時に存在す
る。２グループの等位置のビットは同じ段に関する。

第２図では、交換素子ＥＣＰは、パケットワードにおけ
る全ビットの並列伝送を可能にするような数のワイヤを
有するλつの入力バスＩＤＡ、ＩＤＢおよび２つの出力
パスＵＤＯ、ＵＤ／と、その制御装置ＳＣＵを有する実
際のスイッチＳＷと、λつの同一部分から成る入力装置
（２つの入力ＩＯＡ、　ＩＤＢの各々にとって１つ）お
よびそれぞれ出力ＵＤＱ　、　ＴＪＤ／に関連する２つ
の同一部分ＲＵＯ、ＲＵ／から成る出力装置と、２入力
部分をスイッチＳＷに接続する内部データバスＢＤＡ、
ＢＤＢ　、およびスイッチＳＷを出力部分ＲＵＯ。

ＲＵ／に接続するＤＢＯ、ＤＢ／とを備えている。以下
の説明において参照記号の最後の文字Ａ、Ｂはいずれの
入力に関するデバイスおよび信号を特徴づけており、そ
して最後の数字０．１はいずれの出力に関連する素子を
示している。混乱の生ずるおそれかない場合には、参照
記号の最後の文字は省略される。

各入力部分は論理ネットワークＩＭＡ　（およびＩＭＢ
　１それぞれ）ならびにバッファＦＩＦＡ　（ＦＩＦＢ
）を備えている。

論理ネットワークＩＭは各自のバッファへの、パスＩＯ
Ａ、　ＩＤＢを介してＥＣＰに到着するデータの書込み
を、それが満たされるまで制御し、そして、上流へのデ
バイス（例えば、前のネットワーク段のｉ子ＥｃＰ）ト
のハンドシェイクプロトコルを管理する。

バッファＰＩＦは、次の段にすぐに転送できないパケッ
トを一時的に格納する先入れ、先出しく　ＦＩＦＯ）メ
モリとなっている。さらに論理ＳＣＵの制御を受けて、
そのようなバッファは２つの連続的メツセージ読出しに
よって、メツセージの放送を可能にする。放送を行なう
この方法によって、例えば、可変長メツセージがネット
ワーク内で処理される場合の永久ネットワークブロッキ
ングを阻止する。

ＳＷのような並列パケットスイッチの構造は当業者にお
いて周知であり、詳細な説明は必要ではない。しかし、
Ｃ，ミード（Ｍｓａｄ　）　ｅ　Ｌ−コンウェイ（Ｃｏ
ｎｗａｙ　）によるｒ　ＶＬＳＩシステム入門」アディ
ソン　ウエズレイ（Ａｄｄｉａｏｎ　Ｗｅ＠ｌｅｙ　）
出版、７５ｇページにｌ実施例が見られる。

スイッチＳＷの制御装［ＳＣＵは、通常の経路指示タグ
に含まれる経路指示の要請を解析し、従ってスイッチＳ
Ｗの入力ＢＤＡ　、ＢＤＢと出力ＤＢ１、ＤＢ、２間の
接続を設定しく複数の出力の１つを有する／入力、各自
の出力を有する各入力、２つの次の段階の両出力を有す
る／入力）、経路指示の対立を解決してネットワークに
おけるパケットの永続時間に上限を設立し、そしてその
段における他の全素子とは独立の方法でメツセージ放送
アルゴリズムを管理することができる。

対立の解決に関しては、対立が発生する場合、遅延して
いるメツセージの同一性が格納され、そして前に遅延し
たメツセージに関連する次の対立では、出力チャネルが
それに対して利用可能となる。従っていずれのメツセー
ジでも７度だけの対立を失えばよい（２×２素子から成
る例示の実施。

態様においては）、そしてこれはネットワークを介する
全体の通過遅延だけでなく、異なるパケットに対する遅
延の変化をも限定する。

放送アルゴリズムは、その位置が放送が発生すべき位置
および段の数に依存するどんな数の宛先にでも（，２の
累乗とＦｉ異なっても）メツセージが放送され得るとい
う原理に基礎を置いている。所定のネットワーク段にお
いて、メツセージが放送されるべき奥先の数に関する第
１ノ臂ラメータが、素子の属する段のネットワークにお
ける位置に関する（より詳細には、放送が発生するはず
の段の中の前記段のその位置に関する）第２パラメータ
より大きいかまたはそれに等しい場合に、放送の要請は
受容されるのでらるが、前記第２パラメータは、メツセ
ージ放送に対して恐らく捕捉され得る段出力の最大数を
表示する。

より詳細には、ネットワーク段ｊにおける動作は下記の
通シである。ＢＲＤ　＝　ｂ　（ｎ）−・ｂ（３）・・
・ｂＶ）放送伝送タグ：　ＢＵＭ、ＢＵ（Ｍ−１）・・
・ＢＵ／　ＢＲＤにおける論理レベル／でのｍビット：
　ＴＡＧ通常伝送タグ：　ＴＵＭ。

ＴＵ（Ｍ−１）−・・ＴＵ／　ＴＡＧにおける、ＢＲＤ
のビットＢＵＭ・・・ＢＵ／と対応するビット、とする
。明らかに、放送が発生することになっている段に関す
るＴＡＧのビットＴＵ（１）は、経路指示にとって有意
ではないが、それはメツセージは両出力にわたって経路
指示されることになっているからである。ビット實■を
高（論理１）にさせた後、それがまだ高くなっていなけ
れば、そのようなビットは、第１パラメータを形成する
λ進数Ｔｃ　＝　／　、　ＴＵ（Ｍ−１）　−ＴＵ／を
形成するのに利用される。ビット　ＴＵＭの元の値は、
放送可能性の評価後、メツセージの経路指示に利用され
るが、それは以下で開示されよう。段ｊが、放送を要請
されｆｃｌｃ番目の段であれば（／＜ｋに；”ｍ　）、
第２ノ臂ラメータは２１である。

前述のように、放送はＴＣ−２ｋ）　０の場合にのみ実
行される。その差の値は修正した通常伝送タグを形成す
るのに利用されるが、このタグは２つの出力チャネルの
うちの１つ（すなわち、ビットＴＵＭの補数によって識
別されるもの）を介して伝送され、一方、元の通常伝送
タグはもう一方のチャネルを介して伝送される。この差
の値が負である場合には、通常伝送がビットＴＵＭの補
数によって識別された出力チャネルを介して実行され、
通常伝送タグを変東しないｉまにすゐ。上記アルゴリズ
ムの結果として、そのアドレスがＢＲＤのｎ−ｍビット
、すなわち０１において一致する２ｍのユニットＥのセ
ット（第１図）を考えてみると、この発明によれば、ビ
ットＴＵＭの値に依存して、そのセットにおける最初の
あるいは最後のＴｃ＋／ユニットに（それぞれ、最小の
あるいは最大のアドレスを有するユニット）メツセージ
を放送することができる。上記アルゴリズムは、同じネ
ットワーク段において関連するいずれの他のメツセージ
とも独立して、所与のメツセージに対して実行される。

第３図には、≠段ネットワークのための、タグ部分子Ａ
ＧおよびＢＲＤ　（それぞれＴ、Ｂで示される）が１０
００および１１０／となっているメツセージの場合の、
上記アルゴリズムの応用例が示されている。従ってＴｃ
のビットは１００でアシ、放送は！出力に関連する。放
送が実行されている素子からの出力におけるタグ部分子
ＡＧとｊつのネットワーク出力のアドレスは上記条件を
満足させることはすぐ理解できる。

第２図に戻ってみると、出力装置ＲＵＯ（ＲＵ１）は１
４ケットの宛先デバイスへの転送に関する全機能を実行
する。それ（それら）との接続を設定し、従ってハンド
シエイクグロトコルを管理することの他に、出力装置は
また、伝送しようとするｔＪ？ケットの長さを識別し、
そして巡回冗長コードを発生しセして／またはチェック
することもできる。

後者が関連する限シ、発明の良好な実施態様において、
前記コードはネットワークＲＣの第１段において発生さ
れ（第１図）、中間段においてチェックされ、そして最
後の段においてチェックされ、かつ排除される。その手
順を可能にするために、出力装置は、それが第１ネット
ワーク段に属するか、あるいは中間段に、あるいは最後
の段に属するかを示す信号を受信するであろう。そのコ
）ｅは、ネットワークに到来するパケットの中にすでに
存在することができる。この場合、全７５？は中間段と
して作用し、かつチェックだけを実行するであろう。冗
長コードを利用する必要のない応用例では、そのような
情報は出力装置にとって利用できるようにされ、次いで
出力装置は多くの動作から自由にされる。

出力装置の各部分はここでは下記によって組織的に配列
される、すなわち −出力装置を制御し、かつ素子ＥＣＰの他のデバイスと
対話することのできる論理ネットワークＯＭ　（ＯＩＶ
、ＯＭ／　）と、 −素子ＥＣＰの出力レジスタとして作用するブロックＲ
Ｌと、 −パケットの長さを符号化するワードをロードし、かつ
論理ネットワークＯＭの制御を受けて、伝送されたワー
ドの数をカウントするカウンタＣＮと、 −巡回冗長コードを発生しセして／またはチェックする
回路ＣＲＣ、である。この回路は基本的にはレジスタと
、コードに対して選択された特定多項式を実現する、Ｅ
Ｘ−ＯＲゲートの組合わせネットワークを備えている。

データが並列で伝送されふ場合、（例えば、ｒビット並
列で）有利なことにコードもまた並列で計算される。可
能な実施態様はエフ・エフ・セラーズ、エム・ワイ・サ
オ、エル・ダグリュー・パー７ソン（Ｆ、Ｆ、Ｓ・１ｌ
ｅｒｓ　＋Ｍ、Ｙ、Ｓａｏ　、　Ｌ、Ｗ、Ｂｅａｒｎｓ
ｏｎ、　）による「ディジタルコンピュータ用誤シ検出
論理（Ｅｒｒｏｒ　ＤｅｔｅｃｔｉｎｇＬｏｇｉｃ　Ｆ
ｏｒ　Ｄｉｇｉｔ（１１）　Ｃｏｍｐｕｔ＠ｒｓ　）　
Ｊ　（マグロウヒル出版、２よｇページ）に開示されて
いる。

ブロックＦＩＦ、ＳＣＵ、ＲＵ、ＯＭの構成は第５図か
ら第１ｊ図についてより詳細に開示されている。第２図
に示される種々の信号の意味は、前記詳細な図の説明か
ら明らかになるであろう。そこにはまた異なるブロック
のためのタイミング信号も示される。論理ネットワーク
ＩＭに対しては状態図だけ与えられる。そのような図に
従って動作するネットワークの回路設計は、当業者にと
っては問題ではない。

入力装置の論理ネットワークＩＭの動作は、°次に、第
≠図に関して開示される。ネットワークＩＭは以下の信
号を受信し、 −ＲＥＱＩＮ、これは上流に向う段の出力装置の部分Ｒ
Ｕの論理ネットワークＯＭ　（第２図）によって、ある
いはユニツ）Ｅ（第１図）によって発信され、ＩＭがそ
の一部となっている交換素子に伝えられるべきデータワ
ードの存在を表示する。

−ＦＰＩ、これはメモリＰＩＦ　（第２図）によって発
信され、メモリが一杯であることを表示する。

そして以下の信号を発信する。

−ＡＣＫＩＮ　、これは、信号ＲＥＱ　ＩＮを発したデ
ノ櫂イスに送信されて、データ受信に対する利用可能度
を確認する。

−ＬＯＡＤ１メモＩＪ　ＦＩＦに送信されて、メモリへ
のデータ書込みを制御する。

図の記述では、前記信号は論理値／にある場合、アクテ
ィブであると考えられる。各種の状態の推移に対応して
、異なる入力信号の論理値は、信号が上述されたと同じ
順位で与えられる。通常、記号ｒＸＪは信号値に対する
「ドントケア」状態を示す。同じ表現の特徴は、他の状
態図に対しても同様である。

ＲＥＱＩＮの値が何であっても、メモリがフル（Ｘ。

１）であるか、または何の要請も到着していない（０，
Ｘ）場合には、論理ＩＭは最初に、それがあるままのア
イドル状態ＡＩに置かれる。メモリがフルでない場合、
データワードの転送が要請されるならば、ＩＭは状態Ａ
Ｉをやめ、そして信号ＬＯＡＤおよびＡＣＫＩＮを発生
するアクティブ状態ＢＩに入る。

データローディングが終ると、ＩＭは状態ＡＩに戻夛、
それはＲＥＱＩＮが再び０になることによって表示され
る。ＩＭが状態ＢＩにめる限シ、信号ＡＣＫＩＮはアク
ティブのままであるが、それは、また、メモリに書込む
のに必要な全時間にわたって、メモリＰＩＦの入力に存
在するデータを「凍結する」からである。

第５図は出力装置の部分ＲＵをより詳細に示す。

ブロックＣＲＣ、ＣＮおよびＲＬは、第２図に示された
ものと同じである。残シの回路は第２図のブロックＯＭ
を形成し、下記を含む、 −順次制御論理ネットワークＯＭＣと、−出力装置をス
イッチ制御装置と同期させ、かつパケットワード伝達の
ために後者とのハンド−７ｘ−りを管理するフリップ７
０ッ７’ト’ｙ’−）（ＦＦ、２．ＦＦＪ、ＦＦ帽ＡＮ
Ｄ／　）の第１グループと、このグループの素子の特定
機能は以下で明らかになるであろうが、 −カウンタＣＮとブロックＣＲＣに関連して、異なるパ
ケットのワード長の可能性、チェックワードの存在ある
いは不在、および素子ＥＣＰがその一部となっている段
のネットワーク内の位置、伝送されるべきワード数をカ
ウントし、５ＣＵ（第２図）を促進させるために起）得
る誤シの信号送信、を考慮に入れる７リツプフロツグと
グー）　（ＦＦＪ−。

ＦＦＩ、、ＦＦｆ、ＡＮＤ２．ＡＮＤ３．ＮＯＲ１、Ｖ
ＤＣＩ　）の第２グルーグと、このグループの素子の機
能は制御論理ネットワークの動作の説明から、明らかに
なるであろうが、および −　データ出力同期のための７リツプフロツゾとゲート
（ＦＦ７．ＯＲ／　）の第３グループ。

別のマルチブレフサ罵が設けられておシ、出力パスＵＤ
を介して、パスＤＢに存在するデータあるいはＣＲＣに
よって発生されたチェックワードのどちらかを転送する
。幾つかのフリップフロップ入力によって必要とされる
論理レベルを考慮に入れるために必要な各種インバータ
には、参照記号ハ割当てられていない。図を単純化する
ために、一般のリセット信号および動作に関連しないフ
リップフロップの入力／出力は図示されていない。量的
時間表示が必要な場合は、Ｊ”Ｏｎｔ＊の周期を有する
クロック信号を参照することになろう。

論理ネットワークＯＭＣの組合わせ部分は実行される動
作の複雑性のために、プログラムできる論理アレーによ
って構成されるが、それは第６図の状態図によって説明
する。

ＲＵとスイッチ制御装置ＳＣＵとの間の対話に関して、
その管理は、ＯＭＣとＳＣＵの外部回路（すなわちフリ
ップフロップと論理ゲートの第１グルー７’）に割当て
られていて、前記装置の構造に負担をかけ過ぎないよう
にしている。対話プロトコルは、ＳＣＵによって発生さ
れるメツセージ伝送開始の指令（５ＴＡＲＴ　）　、お
よびＯＭＣによって発生されるメツセージの終了信号（
ＦＣ８ＣＵ　）に基礎を置いている。フリップフロッグ
ＦＦ、２によってクロック信号ＣＫの／周期の間だけ、
信号ＦＣ８ＣＵを高に留まらせる。ＦＦ３によって、信
号ＦＣ８ＣＵ　ｔｉまた信号ＡＢＳＴＡＲＴに変換され
、その信号はフリップフロラｆ　ＦＦ≠およびゲートＡ
ＮＤ／を介して、信号５ＴＡＲＴのＯＭＣへの伝送を可
能にしており、従って信号５ＴＡＲＴを推進させる。

論理ネットワークＯＭＣは下記の信号を受信する。

−ＦＳＴＧ、ＬＳＴＧ　ＦｉＥＣＰが最初のあるいは最
後のネットワーク段に属していることを示すが、これら
の信号はまた、ｒ　−）　ＮＯＲ／によって結合されて
、段が中間段（ＩＮＴＳＴＧ　）であることを表示する
が、一方、ゲートＡＮＤ、２によって実行されたその論
理積は、その特定応用例でのメツセージは冗長ワードを
含まないことを表示する信号（Ｎｏ　ＣＲＣ）となって
いる。

−５ＴＡＲＴ、すでに述べた。

−ＦＣ，これはＣＮによって発生され、ＯＭＣによって
利用されるカウントの終了信号であって、メツセージの
全ワードが伝送されたことを検出する。

ＦＣは信号ＩＮＴＳＴＧによって制御されるマルチプレ
クサＭＸ／を介してＯＭＣに供給される。ＦＣは、最初
のあるいは最後のネットワークえにおける素子にとって
、あるいはチェックワードを使用しない応用にとって、
ＣＮの実際の実行信号であるが、中間ネットワーク段の
場合に、ＦＣはフリップフロッグＦＦ乙において／周期
の間だけ遅延したＣＮの実行である。実際には、後者の
場合、パスＤＢにあるメツセージは他の場合には失くな
っている余分の／ワード（巡回冗長コー′ド）を備えて
いる。

−ＦＮＶ、これはスイッチＳＷを介して、出力装置のそ
の部分と接続された入力装置部分のバッファＰＩＦ　（
第２図）によって供給され、そしてそれはバッファそれ
自体がからでないことを表示する。

−ＡＣＫＯＵＴ　、は下流に向うデバイスによるデータ
の受信を確認する（この信号は、第２図のＩＭによって
発せられた信号ＡＣＫＩＮに対応する）−５ＥＧＢＹＴ
Ｅ、はパケット長ワードの第２バイトの存在を表示する
。

そして以下の信号を発信する。

−ＬＯＡＤＣＴ　、これはＣＮに送信されてメツセージ
の長さワードをロードさせ、セしてＲＵの内部タイミン
グ信号に依存して、論理ネットワークＯＭＣがパスＤＢ
上にその信号の存在を確認する場合に、発生される。信
号ＬＯＡＤＣＴはまたフリップフロップＦＦ乙をクリア
し、ＦＦｊをプリセットし、そしてそれはＴ型フリッグ
フロツプＦＦｆを介して、信号５ＥＣＢＹＴＥに変換さ
れる。

−ＤＥＣＲ，これはＣＮに送信されて、メツセージの各
ワードの伝送後、その内容を／だけ減少させる。この信
号はまた、ＦＦ乙に対するクロック信号を構成する。

−ＦＣ３ＣＵ、すでに述べたが、これはＦＣの受信後Ｏ
ＭＣによって発生される・ −ＵＮＩ、ＯＡＤ、これはワードの受信後、ＳＷを介し
て、ＲＵが接続しているバッファＰＩＦに送信され、次
のワードの読出しｔｌ−開始する。

−ＲＥＱＯＵＴ、は下流に向うデバイスに、伝送しよウ
トスるメツセージのあることを刈らせる（この信号は、
第２図のＩＭに入る信号ＲＥＱＵ　Ｉ　Ｎに対応する）
０ −　　ＣＬＣＲＣ、はＣＲＣに送信されてその内容をリ
セットする。そのような信号はまた、ＣＲＣによるチェ
ックがうまく行かないことを表示する信号ＥＲＲＣＲＣ
を発信するクリップ７０ツブＦＦｊ　（ＮＯＣＲＣによ
ってリセットされる）に対するクロック信号となってい
る。

−０ＵＴＣＲＣ、はマルチブレフサＭＸ２をスイッチし
て、メツセージの終了時に、第１ネットワーク段に属す
素子ＥＣＰの場合にはＣＲＣによって発生されたワード
を、ＵＤに転送する。

次に、第４図の状態図の説明をする。

システムを付勢する場合、−紋リセット信号（図示され
ていない）によって、論理ネットワークＯＭＣはその初
期（アイドル）状態Ｃに入るようＫされて、信号ＣＬＣ
ＲＣをアクティブに保つ信号５ＴＡＲＴが到着するまで
、この状態のままである。

５ＴＡＲＴ信号が到着すると、信号ＡＣＫＯＵＴがＯで
ある場合には、論理ネットワークＯＭＣは状態Ｂ２に移
行する。これは次のデバイスが新らしいデータワードを
、この場合メツセージの第１ワードを、受信できる可能
性を宍わす。信号ＵＮＬＯＡＤおよびＲＥＱＯＵＴが発
信され、そして信号ＣＬＣＲＣはこの推移ではアクティ
ブに保持される。信号ＲＥＱＯＵＴは論理ＯＭＣが状態
Ｂ、２のままである間はアクティブに保持され、そして
下流に向って送信されるべきデータの存在を信号で知ら
せることの外に、それはその瞬間にパスＤＢに存在する
ワードを出力し・ゾスタＲＬに保持し、入力／出力グロ
トコルによって必要とされる間はその安定度を確保する
。反対に、信号ＵＮＬＯＡＤは単一クロック信号周期の
間アクティブに保たれ、そして伝送されるべき次のワー
ドがすでに利用可能である場合、適切なメモリＰＩＦ　
（第２図）においてそのワードの読出しを生じさせる。

これらの２つの信号の同時発生のおかげで、新規ワード
のメモＩＪ　Ｆ’ＩＰへの読出しが、下流に向うデバイ
スとの対話と同時に行なわれて、それを前のワードに送
信する。これによって作業周期を最適化する。

論理ＯＭＣは信号ＡＣＫＯＵＴがＱである間は状態Ｂ２
のままである。ＡＣＫＯＵＴが／になる場合、ネットワ
ークＯＭＣは状態Ｃ，ｌ　（ＦＮＶを待つ）に移行し、
信号ＲＥＱＯＵＴとＣＬＣＲＣをリセットする。状態Ｃ
２において、信号ＡＣＫＯＵＴのリセットおよび、メモ
リＰＩＦが空ではないということを表示する信号ＦＮＶ
の到着を待っている。これらは、メツセージの長さとな
っている次のワードの伝送を可能にする２つの条件であ
る。そのような条件が満たされる場合、信号５ＥＣＢＹ
ＴＥがＯであれば、ＯＭＣは状態Ｂ、２を再び取り、そ
して、５ＥＣＢＹＴＥが／であれば、状態）Ｌ２　（Ａ
ＣＫＯＵＴを待つ）に移行する。どのような推移であっ
ても、信号ＵＮＬＯＡＤ　、ＲＥＱＯＵＴおよびＬＯＡ
ＤＣＴが発信される。

後者によってメツセージの長さの値のＣＮ　（第よ図）
へのローディングを生じさせる。その瞬間から、信号Ｃ
ＬＣＲＣ−０であるので、信号ＵＮＬＯＡＤはまた、巡
回冗長コードを発生しセして／またはチェックする回路
ＣＲＣに作用して、そのようなコードの計算の部分的結
果を格納させる。

状態譚において、ＯＭＣはＡＣＫＯＵＴがアクティブに
なるのを待ち、かつＲＥＱＯＵＴをアクティブに保持す
る。ＡＣＫＯＵＴが到着する場合、≠つの異なる動作が
信号ＦＳＴＧ、ＬＳＴＧおよびＦＣの値に依存して可能
となっている。

ＡＣＫＯＵＴが／である場合にＦＣがｌでなければ、メ
ツセージはまだ終シに達せず、そして伝送すべき他のワ
ードがある。ＯＭＣは次のワードを伝送する状態０．２
に移行し、そして指令ＤＥＣＲをＣＮに向って発信する
が、それは従って常に伝送すべき次のワードの通し番号
を表わす。この方法において、ＯＭＣはできるだけ早く
「メツセージの終了」条件を検出し、そしてそれをＳＣ
Ｕ　（第２図）に伝え、その結果、　ＳＣＵは出力装置
によるメツセージの最後のワードの伝送が行なわれてい
る時間をも、その動作に対して利用することができる。

状態−において、ＯＭＣは、状態Ｃ２におけるように、
条件ＡＣＫＯＵＴ　＝　１、ＦＮＶ＝／　　を待ち、そ
シテ状態戦を再び取る新規ワードの伝送を開始する。こ
の推移の間、信号ＲＥＱＯＵＴおよびＵＮＩ、ＯＡＤの
みが発生されて、ＦＣ＝Ｑ（伝送すべき次のワードは最
後では雇い）である場合、すなわち素子ＥＣＰが最後の
ネットワーク段に属す場合、通常伝送周期で進行する。

反対に、Ｆｃ＝／およびＥＣＰが最後のネットワーク段
に属さない場合、あるいは冗長コードが備えられていな
い場合、ＯＭＣはまた信号ＦＣ８ＣＵを発生して、５Ｃ
Ｕ（第一図）にメツセージ伝送が現在のワードで終了す
ることを知らせる。

ＡＣＫＯＵＴが／になる場合にＦＣが／であれば、ＯＭ
Ｃの次の状態はＦＳＴＧおよびＬＳＴＧに依存する。

より詳細には下記の通りである。

ａ）素子ＥＣＰは第１ネットワーク段に属する（　ＦＳ
ＴＧ＝／　、ＬＳＴＧ−０）。ＯＭＣは、マルチプレク
サぬＱをセットする指令０ＵＴＣＲＣを付勢する状態−
（ＣＲＣ発生）に移行し、冗長コードを出力パスＵＤに
転送するが、それは前記コードが第１ネットワーク段に
おいてのみ発生され、かつメツセージの他のワードに対
して待ち行列に並ぶことができるからである。ＯＭＣは
ＡＣＫＯＵＴのリセットまでこの状態のままで、次にそ
れはコード伝送を始め、適切な信号ＲＥＱＯＵＴを付勢
し、そして状態Ｍ２　（ＡＣＫＯＵＴＣＲＣを待つ）に
移行するが、この場合、冗長コー゛ドに関連する確認信
号を下流に向うデバイスが待っている。ＡＣＫＯＵＴが
／になるとすぐメツセージ伝送は終了し、かつＯＭＣは
その初期状想記を再び取９、信号ＣＬＣＲＣを付勢し、
新らしいメツセージの伝送可の状態になる。

ｂ）素子ＥＣＰはネットワークの最後の段に属すル（Ｆ
ＳＴＧ−ｏ、ＬＳＴＧ−／　）　、　ＯＭＣは指令を発
生することなく状態Ｊ２　（ＣＲＣ排除）に移行する。

この状態において、メモリＰＩＦ　（第２図）における
冗長コードの存在はチェックされ、そして肯定の場合に
は、そのコードはメモＩＪ　ＰＩＦに向って指令ＵＮＬ
ＯＡＤを発生することによって、データを出力パスＵＤ
に伝達することなく、排除される。同時に、伝送終了（
ＦＣ８ＣＵ＝／　）がＳＣＵに信号により知らされる。

初期状態側に戻る間、信号ＵＮＬＯＡＤおよびＦＣ８Ｃ
Ｕが、ＣＬＣＲＣと共に発生される。

Ｃ）素子ＥＣＰは中間ネットワーク段（ＦＳＴＧ＝０゜
ＬｓＴＧ−０）に属する、すなわちこのネットワークは
冗長コード（ＦＳＴＧ−１、ＬＳＴＧ＝／　）を使用し
ない。

ＯＭＣはその初期状態υを回復し、信号ＣＬＣＲＣを付
勢する。

嬉７図では、ブロックＰＩＦは機能的に、下記から成る
。

−読取シおよび書込みポイ／りＰＬ、ＰＳを有するメモ
リマトリックスＭＦ（これは例えば、６ｔ１．のｒビッ
トワードの容量を有すると考えられる）と、−メモリＭ
Ｆはフルであることを表示する信号ＦＰＩを発生する論
理ネットワークＬＦＳと、−基本的には、アイドル時間
および有意でないデータのｄ取シの両方を回避するよう
読取シＩインタの動作を管理し、関連する出力部分の論
理ネットワークＯＭＣ（第５図）にパスＢＤ上の有効デ
ータの存在を信号で知らせ、および素子の入力と出力部
分によって、野の同じセルへの起り得るアクセスの対立
を解決することができる論理ネットワークＬＦＣ、とで
ある。

マトリックス犯は２つの異なる経路からノやイブライン
式にアクセスすることができ、異なるセルでの読取シと
書込み動作を同時に可能にしているが、それは有利なこ
とに、別々の入力／出力パス（それぞれバスＩＤ、ＢＤ
　）および、信号ＵＮＬＯＡＤあるいはＬＦＣの制御装
７１　ＦＣＵによって発信された信号ＣＲＥＡＤから得
た明確な読取勺指令（ＲＥＡＤ　）を種々の形式で有す
るコポートメモリとなっているが、以下で明らかになろ
う。

マトリックスＥのＦＩＦＯとしての管理は、−インタＰ
Ｌ、ＰＳによって実現される循環バッファアドレス技術
によって行なわれる。前記ポインタは、Ｅが６≠ワード
を格納するとの仮定の下で６ビットカウンタであるカウ
ンタＣＴと、減結合レジスタＲＤと、および乙ビットの
カウントをデコードして要求された動作によって関連す
る行を選択するデコーダＤＥ／を備えている。前記素子
は読出しＩインタＰＬに対してのみ示される。ＰＬはま
た、放送伝送に対してＣＴと交互に利用される第２カウ
ンタＣＴＤおよびどちらかのカウンタをＲＤに接続する
ためのマルチプレクサＭ）Ｕとを備えている。

二重の読取シボインタの存在は、両方の出力ゲートにメ
ツセージを順次送ることによって、メツセージの放送を
可能にする構造的な解決となっている。全メツセージの
第１伝送（ＣＴＤによって制御される）およびその再伝
送（ＣＴによって制御される）は相互に、順次読いてお
シ、そして理論的に見ると、それらは一連の、２グの通
常の（放送でない）伝送として考えることができる。

この特定の放送伝送の実行のために何の特定のスイッチ
ＳＷの構成も要求されないことに注目すべきである。そ
の上、２つの入力チャネルの１つに関連する放送伝送を
管理するのと同時に、もう７つの両立し得る伝送、これ
もまた放送伝送であるかも知れないが、行なわれること
もできる。

減結合レジスタＲＤは各ポインタのカウンタとデコーダ
をパイプライン式に動作させ、従ってメモリの読取シ／
書込み指令およびカウンタ増分信号の同時発信を可能に
する。読取シ／書込みはこのようにＥのセルＮについて
実行されるが、カウンタはすでにＮ−１−／にスイッチ
しており、従って１与えられるべき次のセルのアドレス
を準備する。読出しポインタにおいては、レジスタＲＤ
によってカウンタとデコーダのスイッチング遅延の重ね
合わせも可能となシ、そしてレジスタＲＤはデコード動
作にとっである最小時間を確保するために欠くことがで
きない。実際に、データ要請信号ＵＮＬＯＡＤは、動作
シーケンスとして、第１にカウンタの増分を、次に新デ
ータの読取りを要求するであろう。

前記動作が連続する時間で実行される場合、読取シ動作
の前にカウンタ出力信号をデコードするために残された
時間は短かすぎる。この問題は書込みに対しては存在し
ないが、それは、ロード信号ＬＯＡＤは逆シーケンス（
新データの書込み、カウンタ増分）を要求し、これは所
望の読取シ／書込み周波数によってすでに与えられたも
の（例えば、ここで検討されるクロック信号の典型的値
を有する、１ＯＯｎｓごとの動作）とは異なシアドレス
デコード化についての時間要件を与えないかラテする。

ポインタの構造をより詳細に吟味するととＫよると、カ
ウンタＣＴは、信号ＵＮＬＯＡＤあるいは、ＦＣＵによ
って発信される信号ＩＮＣＴのいずれかから成る信号Ｉ
ＮＣＲＤに′よって増分される。マルチプレクサＭｘ！
ＩＬは、信号５ＥＬＢ　、これもまたＦＣＵによって発
生されるが、によって制御されてお、９、ＣＴにその信
号を供給する。

信号ＩＮＣＴは、論理ネットワークＯＭ　（第２図）か
ら来る信号ＵＮＬＯＡＤの存在とは独立して、ＣＴを増
分する。これは、データが空のＦＩＦＯメモリに書込ま
れる場合に必要である。その場合、Ｅにおける読出しと
対応するＩインタＣＴの増分との両者は、ＬＣＦによっ
て直接発生される信号（ＣＲＥＡＤとＩＮＣＴ。

それぞれ）によづて制御されることになるが、それはこ
れらの条件の下では、信号ＵＮＬＯＡＤは、「空でない
メモリ」を表示する信号が０である場合には発生されな
いので、動作は信号ＵＮＬＯＡＤによって制御されない
からである。

カウンタＣＴＤはＣＴと同じ信号ＩＮＣＨＤによって増
分され、そしてそれは後者の内容を、放送伝送が所望さ
れる場合、スイッチＳＷの制御装置ＳＣＵ　（第２図）
によって発信される信号ＤＥＦＯＩＳの指令により、ロ
ードする。このために信号ＤＥＦＯＩ　Ｓは、フリップ
７０ツグＦＦ９とｙｖｌｏ　（後者はＣＫによってクロ
ックされる）および、ＣＫによって可能化されるグー　
）　ＡＮＤ３から成る回路によって、適切な持続時間を
有するパルスに変換される。同じ信号ＤＥＦＯＩＳはＭ
Ｘｊに対する選択を形成し、かつＣＫによってクロック
される別の７リツプフロツプＦＦ／　／において遅延さ
れて、その相補出力で信号ＤＥＦＯＩＳＤを発生するが
、この信号はＣＴに供給されて、放送伝送中、そのカウ
ンティングを不動作にする。

ＣＴあるいはＣＴＤによって発信されるアドレスは、信
号ＣＫの指令に基づいて抑にロードされる。

書込みＩインタＰＳのデバイスは、放送でない伝送の場
合における読取りｙｉｑインクに対して検討したと全く
類似した方法で動作する。カウンタ増分指令はこの場合
、ＩＭ（第２図）によって発信される信号ＬＯＡＤであ
る。

カウンタＣＴおよびＣＴＤの内容は、論理ネットワーク
ＬＦＳの一部である、２つの比較器ＣＵ　、　ＣＵＤに
それぞれ供給される。前記比較器は書込みポインタＰＳ
のカウンタの内容も受信し、かつ両入力に存在する値が
等しい場合に／である信号を発信する。

比較器出力はマルチプレクサ却Ｑの２入力に接続してお
り、このマルチプレクサはその瞬間にアクティブとなっ
ているカウンタ（放送されるべきメツセージの通常の伝
送または再伝送に対してはＣＴ　、放送されるべきメツ
セージの最初の伝送に対してはＣＴＤ　）に接続した比
較器によって行なわれた比較の結果を出力に伝達する。

ＣＵＤに接続した入力に腹を位置ぎめする選択信号は、
ＦＦ１１の真の出力を介して酊に伝達される信号ＤＥＦ
ＯＩＳでおる。りけの相補出力信号は信号ＥＱＵＣであ
って、これは論理ネットワークＦＣＵに転送されるが、
論理ネットワークＦＣＵはそれを利用して、装置５ＣＵ
（第２図）に、およびＳＷを介して関連の論理ネットワ
ークＯＭに送信されるべき空でないＦＩＦＯメモリの信
号ＦＮＶ　（有効データ）を発生する。前記信号節はフ
リップ７０ツグＦＦ１３の出力〈存在する。

ＣＵの出力信号（信号ＥＱＵ　）もまたＬＦＳの装置Ｆ
ＳＵに送信されるが、　ＦＳＵはそのような信号および
信号ＬＯＡＤに基づいて、信号ＦＰＩを発生する。

ＦＳＵの動作は、状態図の形式になっている第？図を参
照して、以下で説明する。回路の実施は、当業者に対し
て、何の問題も提起しない。

前記第ｇ図に示されるように、ＦＳＵはコ状態論理ネッ
トワークとなっている。それはＥＱＵの論理値が何であ
っても、信号ＬＯＡＤの到着までその最初の状態（Ａｊ
、アイドル）のままである。ＩＭから信号ＬＯＡＤを受
信すると、ＦＳＵはその第２状態（Ｂ３゜ＥＱＵチェッ
ク）に移行し、次のクロック信号ノ４ルスでＥＱＵの値
をチェックする。ＥＱＵがＯである場合、ＦＳＵはその
初期状態に戻る。反対に、ＥＱＵが／になると、信号Ｆ
Ｐ／が発信され、かつＥＱＵ値が同じである間はアクテ
ィブに保たれる。

「フルメモリ」信号ＦＰ／　ｔ−発庄するよう設計され
た信号ＥＱＵはいつも、書込みポインタカウンタとカウ
ンタＣＴ　（第１図）との間の比較の結果として得られ
ることは注目する価値がある。放送すべきメツセージの
最初の伝送中、カウンタＣＴは「凍結され」そして駅に
書込む限定アドレスを決定する。実際には、ＣＴで表示
される値が超過する場合、すでに伝送したデータも消去
され、しかも第２の伝送として再び利用することができ
る。従って放送すべきメツセージの長さはガの容量を超
えることはなく、シかしこれは厳しい制限ではない。

第１図に戻って見ると、ブロックＬＦＣは制御装ＲＦＣ
Ｕおよび、他のＰＩＦ’の素子とある込は外６部とＬＦ
Ｃをインタフェースさせる／セットの論理回路を備えて
いる。

装置ＰＣＵは下記の信号を受信する。

−ＤＥＦＰＬＡ　、放送伝送を光示するノ４ルス信号−
ＬＯＡＤ、ＵＮＬＯＡＤ、ＥＱＵＣ，すでに検討した。

そして下記の信号を発信する。

−５ＥＬＢ、すでに検討した。

−５ＥＬＣ，これは有効データの信号Ｆ’ＮＶを更新す
る。

ＣＲＥＡＤ　、読出しがＬＦＣによって制御される場合
、万に対する読出し指令を発生し、そしてＳ　ＥＬＣに
よってＦＮＶの更新を制御する。

−ＩＮＣＴ、すでに検討した。

信号ＤＥＦＰＬＡは、ＣＴＤに対するローディング指令
がそれによってＤＥＦＯＩ　Ｓから得られるのと同様な
様式で、信号ＤＥＦＯＩ　Ｓから得られる。信号ＣＲＥ
ＡＤは、信号ＵＮＬＯＡＤも受信するグー）　ＯＲ２の
一入力の７つに供給される。ＯＬ２の出力は、５ＥＬＣ
（インバータ！拠−で表示される）の不在の際に可能化
されるゲートΔ坪の入力に接続されて信号ＲＥＡＤを発
生し、そしてタイミング素子すなわちラッチＬ乙および
、ＣＫによって可能化されるグー）　ＡＮＤｊ−を介し
て、賄の更新を制御する。

この図はまた、信号ＩＮＣＲＤ　、ＵＮＬＯＡＤ　、Ｒ
ＥＡＤ　、　ＥＱＵＣ。

およびＥＱＵに対する適切な時間位相を判定する別のタ
イミング素子すなわちラッチＬ／・・・Ｉｊをも示す。

Ｌ乙はＦＦ／３に対するクロック信号を適切に時間合わ
せする。

次にＦＣＵの動作を第り図を参照して説明する。

装置ＦＣＵは先ず、空きメモリＭＦの条件に対応する状
態ＡＩＡに置かれている。この条件では、両ポインタＰ
Ｌ、ＰＳによって発生されたアドレスは明確に一致して
おり、そしてメモリマトリックス度の出力パスＢＤには
非有意データが存在する。それは信号ＦＮＶ　（有効デ
ータ信号）がＯであるからである。ＦＣＵは、それが入
力部分による夏へのローディング（ＬＯＡＤ信号がＩＭ
から来て、第２図、／になる）を検出するまでその状態
のｉまである。この条件の下で、ＦＣＵは状態Ｂ１１−
（メモリにおける第１データ）に移行し、信号５ＥＬＢ
およびＣＲＫＡ［）を発信する。信号５ＥＬＢはマルチ
プレクサＭｘ４Ｌに作用するので、読取シーインタ増分
はＦＣＵによって制御される。５ＥＬＣ−ＯＣ従って５
ＥＬＣ＝／　）であるので、信号ＣＲＥＡＤはΔ評を介
して四に転送され、πにロードされたばかシのデータの
読取シを制御し、この動作は次の周期において実行され
るであろう。Ｌ６およびＡＮＤｊを介する同じ信号ＣＲ
ＥＡＤによって、信号５ＥＬＣを、有効データＦＮＶの
信号として、ＦＦ／３の出力へ転送させる。

ＣＫの次の周期では、ＦＣＵは状態ＢＩＡから状態Ｃ≠
（最後のデータ）へ移行する。実際には、設定された前
提のために、げにロードされるべきλつのデータはＣＫ
の隣接サイクルに到着することはあシ得ない。Ｂ１１．
−　）　Ｃ１ＩＬ推移において、制御信号５ＥＬＢはメ
モリ読取シをＬＦＣに接続するためにそのｔまに保たれ
、そしてＩＮＣＴはカウンタＣＴを増分するために発進
され、そしてそれに謂において読取られるべき次のセル
を指示させるが、このセルは、この場合、何ら有意デー
タをまだ含んでいない。また信号５ＥＬＣが発信され、
その結果、ＯＭから来て、域、　ＯＬ２　、　ＬＩ）お
よびＡＮＤｊを介してＦＦ／３に供給される次の信号Ｕ
ＮＬＯＡＤはＦＮＶをリセットする。

ＦＣＵは、単一の有効データがＷに存在する開状態Ｃ弘
のままである。信号ＬＯＡＤがＩＭから到着する、ある
いは信号ＵＮＬＯＡＤがＯＭから到着するとすぐ、ＦＣ
Ｕは新らしい状態に入る。

信号ＵＮＬＯＡＤが最初に到着する場合、避は再び空に
なシ、そしてＦＣＵは状態Ａ４Ａを再び取る。信号ＬＯ
ＡＤが最初に到着する場合、避はコデータ以上を有して
おり、そしてＦＣＵは状態ＤＩ／Ｌに移行する。

信号ＬＯＡＤと信号ＵＮＩ、ＯＡＤが同時に到着する場
合、これはＥの出力に存在するデータ（メモリマトリッ
クスに存在する唯一のデータ）は出力装置によってすで
に利用されていて、出力装置は現在、次のデータを必要
としているが、これは目下、ＩＭによって夏に書込まれ
ている、ということを意味ｆる。これは、同じセルにつ
いてパイプライン動作をしようとする場合である。その
ような対立は、ＦＣＵが状態Ｃ１１ｔに留まる間アクテ
ィブである信号５ＥＬＣが、ＩＮｖ２およびＡＮＤ≠を
介して、メモリマトリックスの実際の読取シ動作を抑止
し、一方ＦＮＶをリセットするという事態のおかげで、
解決される。読取り動作の結果として、ＯＭはＢＤから
、信号ＦＮｖ−０に関連する非有意データを受信する。

ＦＣＵは状態部を回復し、かつ信号ＣＲＥＡＤを付勢し
、それによって次の周期の間、Ｅにおける読取シ動作を
指令する。その結果、新らしいデータが出力パスに伝達
され、そして有効データの存在が信号で知らされる。次
の段階において、ＦＣＵはＣＩＡに戻り、前述の周期を
繰シ返す。

状態跡は、幾つかのデータがＥに存在しているという条
件に対応する。これは、　ＦＣＵが基本的にはインアク
ティブな状態である。現在、胃は少なくともλつのデー
タを有しているので、２インタ間にこれ以上対立の可能
性はなく、セしてＥについての動作は、　ＩＭおよびＯ
Ｍの両者によって、並列で、かつ非同期的方法で実行す
ることができる。ガが再び単一データを格納する場合に
、ＦＣＵの新規アクティブ干渉を要求するものを検出す
るために、ＦＣＵが同時書込み（ＵＮＬＯＡＤ＝１、Ｌ
ＯＡＤ−０）のない読取シの存在を検出する場合は何時
でも、ＦＣＵは状態跡（終シから２曽目のデータの読取
シ）に移行する。脇では、　ＦＣＵは、λつのポインタ
によって発生されたアドレス間の比較の結果として得ら
れた信号ＥＱＵを考慮に入れる。ＥＱＵがＵＮＬＯＡＤ
イベントに続く周期で／になる場合、胃は最後の有効デ
ータだけを有していることになるが、一方読取りポイン
タはすでに空のセルにアドレスしている。すなわちＦＣ
Ｕは状態跡を回復する。そうでなければ、ＦＣＵは何の
動作も実行せずに状態跡を再び取る。

ＦＣＵがいずれの状態にあっても、放送伝送を表示する
、ＤＥＦＰＬＡの７への推移によって、状態Ｄ４ｔへの
推移を生じる。実際には、メツセージの再伝送に対して
、　ＦＣＵは、あたかも胃が２以上のデータを有してい
るかのように、最初の伝送の終シに到達したメモリの充
填の実際の限界とは独立して、動作することができる。

実際には、論理的に見れば、口は少なくとも伝送しよう
とするメツセージの全データを有している。

次に、スイッチＳＷの制御装置ＳＣＵを表わす第１Ｏ図
を参照する。明らかにするために、この図においてＢＤ
’、ＢＩ１１′は第２図の内部データチャネルＢＤの入
力と出力部分を示す。ブロックＳＣＵは基本的には下記
から成る。

−有限状態オートマトン（すなわち制御論理）ＳＣＵＢ
ＲＤ　、この入力／出力信号は以下で特定されるが、そ
の動作リストは追加／として添付されている。

−経路指示タグを処理するデ・々イスＭＡＮＥＴ　。

その段における放送伝送要請の場合には、ＭＡＮＥＴは
タグビットに基づいて前述の計算アルがリズムを操作し
て、その伝送を実行することが可能か不可能かを判定し
、そして肯定の場合には、タグそれ自体を修正する。Ｖ
ＡＮＥＴの構造は以下で、第１２図から第１ｊ図を参照
して説明を行なう。

−ＭＡＮＥＴによって修正されたタグおよびパスＢＤ’
に存在する元のタグをそれぞれ格納する２つのレジスタ
ＲＴＭＯＤ　、　ＲＴ　。

−ＢＤ’、ＲＴＭＯＤおよびＲＴにそれぞれ接続した３
入力と、ＢＩｙ′に接続した出力を有するマルチブレフ
サＷα。ＭＸ乙は７組のビットｓｉ、ｓｏによって制御
されるが、その第１はデータすなわち経路指示タグがＢ
ＩＹ’に転送されるかどうかを表示し、一方その第２は
タグを転送する場合、２つのレジスタのどちらからタグ
が抽出されることになるかを表示する。

−経路指示上の対立の結果を格納する第１７リツグフロ
ツｆ　ＦＦ／Ｉ／−６ −放送メツセージの二重伝送の条件を格納する第２７リ
ツｆ７白ツブＦＦ／ｊ　０ −　なおｌ対のフリップフロップｐＦ１、４　、ＦＦ／
７゜このうちのＦＦ／乙はビットＳ／を発信し、−万Ｆ
Ｆ／７は信号ＵＮＬＯＡＤの指令に基づいて、タグ伝送
後、Ｓ／をスイッチさせる。

論理５ＣＵＢＲＤおよびフリップフロラ７’　ＦＦ／Ｉ
Ａは両チャネルに対して共通である。反対に、その他の
素子は各スイッチ入力チャネルに関連していて、簡略に
するために、図では７つだけ表わされる。

その上、２つのタグ部分の各々における５ＣＵＢＲＤに
とって問題となるビットは、図中、タグ部分全体に対し
てすでに使用された参照記号で示される。

論理５ＣＵＢＲＤは下記の信号を受信する。

−ＴＡＧ（Ａ、Ｂ）　：入力チャネルＡまたはＢからい
ずれの出力チャネルにメツセージが到来するかをそれぞ
れ表示する通常伝送タグのビットは、その段で経路指示
されることになっている。例えば、ＴＡＧの値Ｏと／は
それぞれ、チャネル０と／への経路指示に対応する、と
考えられる。伝送は並列で実行されるので、ビット　Ｔ
ＡＧは段ごとに異なるＢＤ’の線上にある。いずれの段
ｊにおいても、信号コード化段の数ｊによって制御され
るマルチプレクサ（図示されていない）を介して、適切
な線が選択される。

−ＢＲＤ（Ａ、Ｂ）　：　／の場合、入力チャネルの７
つから、その段における放送伝送要請を表示する放送伝
送タグのビットである。ビットＢＲＤは、ＴＡＧと同様
にしてパスＢＤ’から抽出される。

−ＦＮＶ（Ａ、Ｂ）　：入力チャネルの１つに対する有
効データ信号である。

−ｐｃｓｃｕ（Ｏ，１）　：出力チャネル０またはｌそ
れぞれについての伝送終了を表示する信号である。

−ＤＥＦＯＩＳ（Ａ、Ｂ）　：伝送を繰り返して入力チ
ャネルの７つに存在するメツセージを放送する必要性を
表示する信号である。

−ＦＦＰＲ：　ＦＦ／ｌ！、によって発生され、経路指
示の対立を解決するのに利用される優先順位信号であっ
て、その論理値は前の対立の際に遅延メツセージの到来
したチャネルを表示する。

−ＴＵＭ（Ａ、Ｂ）　：放送伝送タグにおけるビットＢ
ＵＭ（Ａ　、　Ｂ　）に対応する通常伝送タグのビット
である。

ビット　Ｔｔ溝は凧、ＮＥＴによってタグから抽出され
、セして５ＣＵＢＲＤに供給されて、放送伝送要請の際
に、経路指示を決定する。

−ＭＩＮＵＳ（Ａ、Ｂ）　：　ＭＡＮＥＴによって供給
され、実行された減算ＴＣ−２にの負の結果を表示する
信号であって、関連する入力チャネルからの放送伝送が
実行されることになるかどうかを決定する。

制御論理５ＣＵＢＲＤの出力信号は以下である。

−５ＷＳＥＴ　：スイッチ位置のための制御信号である
。５ＷＳＥＴ−０は、例えばスイッチを介するストレー
ト接続を意味する（それぞれ、出力０．／に接続した入
力Ａ、Ｂ、第２図参照）。５ＷＳＥＴ＝／　Ｆｉ交換接
続を意味する（それぞれ、出力１、０に接続した入力Ａ
、Ｂ）。

−５ＴＡｉＴ（Ｏ，１）　：出力装置の７つを付勢する
信号。

−ＴＯＧＧＬＥ　：　７リツプフロツプＦＦ／≠をスイ
ッチする信号。それは、経路指示上の対立のために５Ｃ
ＵＢＲＤがメツセージの伝送を遅延させる時はいつでも
セットされる。

−ＴＯＢＲ（Ａ、Ｂ）　：放送伝送位相の開始を表示す
′　　る信号である。そのような信号は７リツプフロツ
プＦ’Ｆ／Ｊ″によって信号ＤＥＦＯＩ　Ｓに、そして
７リツプフロツプＦＦ／乙によってビットＳ／に変換さ
れる。

−ＥＮＲＥＧ（Ａ、Ｂ）　：対応する入力チャネルに対
してタグの２つのレジスタＲＴＭＯＤ　、ＲＴへの書込
みを可能にする信号である。

−ＡＢＭＯＤ（Ａ、Ｂ）　：　Ｍ）αの制御ビットＳＯ
を形成する信号である。

次に５ＣＵＢＲＤの動作原理を簡潔に示して、最も典型
的な特徴を指摘する。５ＣＵＢＲＤの動作の詳細なアル
ゴリズムの説明は、追加／として与えられる。

この説明は状態図のテキスト形式のバージョンであって
、非常に大きい数の状態、状態間の推移およびそのよう
な推移をひき起す条件のために、前記図を理解すること
は不可能であろうとの理由から、図示されていない。

５ＣＵＢＲＤの動作の開始状態はアイドル状態Ａ、ｔ（
ＷＡＩＴ）である。それは素子初期化の結果として、お
よび素子自体が伝送するメツセージを持っていない場合
はいつでも到達される。

論理５ＣＵＢＲＤは、この状態において、伝送要請（通
常伝送あるいは放送伝送）のいずれが、素子入力装置に
よって提出され得るかを解析する。要請のない場合は、
５ＣＵＢＲＤはＷＡＩＴの状態のままである。７つ以上
の経路指示要請がある場合には、５ＣＵＢＲＤは要請の
種類により異なる動作をする。説明を簡略にするために
、実際には２つの伝送形式は共存できるとしても、通常
伝送と放送伝送を別々に検討する。

信号ＦＮＶＡあるいはＦＮＶＢが／であることによって
表示される、通常伝送要請を論理５ＣＵＢＲＤが認識す
る場合、それは所属する段に関連する経路指示ビット　
（ＴＡＧＡあるいはＴＡＧＢ　）を解析する。明らかに
、その要請が１つだけのチャネルから到着する場合には
、そのチャネルに関連するビットＴＡＧだけが有意であ
る。その要請の生じたチャネルおよび要求されたスイッ
チ位置に依存して、５ＣＵＢＲＤは状態Ｂｊ、Ｃよ、Ｄ
Ｊ″あるいはＩＩＪのうちの１つに入つて、信号５ＷＳ
ＥＴを適切な値にセットし、かつ所望の出力チャネルに
関連する信号５ＴＡＲＴを付勢する。

両信号ＦＮＶＡ　、ＦＮＶＢが／である場合には、ビッ
トＴＡＧＡ　、ＴＡＧＢは比較されて、２つの伝送が両
立し得るかどうか、すなわち２つのメツセージが別々の
チャネルで転送されるべきかどうかを確認することがで
きる。２つのビットＴＡＧＡとＴＡＧＢが異なる場合は
、この２つの伝送は両立できて、５ＣＵＢＲＤは要請さ
れたスイッチ位置によって、状態Ｆ！あるいは状態ａ３
に移行し、そして両出力チャネルにおいて動作を開始す
る。２つの伝送が両立できない場合、どちらのメツセー
ジがフリップ７０ツブＦＦ／＋Ｌによって優先順位を割
当てられるか、およびどちらの出力ポートが前記メツセ
ージによって利用されることになるかによって、単一要
請の場合のように、≠状態Ｂｊ、ＣＪ”、Ｄよあるいは
Ｅ！のうちの１つに５ＣＵＢＲＤは移行する。前記推移
の間、他方を遅延させて／方のメツセージを伝送するこ
とに対応して、信号ＴＯＧＯＬＥが付勢され、それは遅
延されたメツセージの生じたチャネルと同一のものをＦ
Ｆ＃に格納させるので、もし生じたとしても、次の対立
はそのおかげで解決される。第１の対立において遅延さ
れるべきメツセージの選択は一般に任意であり、そして
初期化位相中、フリップフロラｆ　ＦＦ／１１ｔによっ
てとられた状態に依存する。

状態Ｂｊ、Ｃｊ、ＤＪ″、ＥＪ、Ｆｊ、ＧＪ−において
は、５ＣＵＢＲＤの動作原理は同じである、しかし動作
は信号ＦＣ８ＣＵＯあるいはＦＣ８ＣＵ／の（出力チャ
ネルθおよび／をそれぞれ制御する論理ネットワーク０
に。

ＯＭ／からの）受信によって開始されるのであるが、こ
の信号は前のメツセージが、関連のチャネルに完全に伝
送されたことを表示する。次いで５ＣＵＢＲＤは、もは
や伝送には関係しない入力装置部分に関する信号ＴＡＧ
およびＦＮＶを吟味し、かつ新らしい入力／出力関係を
設立し、そして必要な５ＴＡＲＴ信号を付勢し、５ＷＳ
ＥＴによってスイッチをセットしさらに都合のよい状態
に向かって推移を実行する、すなわちそれはアイドル状
態ＷＡＩＴを回復する。

５ＣＵＢＲＤが単一のアクティブ入出力関係によって特
徴づけられる状態（状態ＢＪ−，０４−，Ｄｊ、Ｅｊ　
）の１つに置かれている場合、新規の経路指示要請が現
在インアクティブな入力チャネルで発生すれば、それは
絶えずチェックし、関連信号ＴＡＧおよびＦＮＶを解析
することを理解されたい。その新規要請がすでに存在す
る関係と両立できる場合には、それは直ちに満足され、
そして５ＣＵＢＲＤは二重伝送状態（ＦｊあるいはＧ夕
）Ｋ入る。この新規要請が現存の関係と対立する場合、
メツセージは遅延され、そしてそれの生じたチャネルの
同一性がＦＦ／１１ｔに格納されて、要請が再び解析さ
れる場合、前記メツセージに優先順位を与える。

放送伝送要請の場合、それは／となっている段に関連す
るビット　ＢＲＤによって示されるが、一つの位相が与
えられるので、５ＣＵＢＲＤによって実行される動作は
より複雑でるる。すなわち、１）前に説明したアルゴリ
ズムに基づいた、放送伝送要請の許容可能性のチェック
、その計算はＭＡＮＥＴによって実行される。

、ｌ）　　ＦＩＦＯメそりの説明に関連してすでに説明
したように、２つの通常伝送のシーケンスとしての放送
伝送の制御。

すなわち、この要請がアイドル状態において識別される
場合、ビット　ＴＵＭの値に従って５ＣＵＢＲＤは、要
請妥当性のチェックの２状態のうちの７つ（ＢＲＦＲＯ
ＭＡあるいはＢＲＦＲＯＭＢ　）に移行する。そのよう
なビットは、実際には、いずれの場合にも、すなわち、
放送要請が、検討されている素子ＥＣＰにとって許容で
きないものであっても、メツセージが伝送されることに
なっている出力チャネルを識別する。／状態から他状態
への推移中、２つのレジスタＲＴとＲＴＭＯＤのローデ
ィングは、信号ＥＮＲＥＧ（Ａ、Ｂ）によって可能とな
る。ＲＴＭＯＤは数Ｔｃからパラメータ２ｋを減算した
結果を格納するが、そのビットは前述のように、経路指
示タグ内に分散されている。

要請妥当性をチェックする状態において、ＭＡＮＥＴか
ら生ずる信号ＭＩＮＵＳが検討される。

ＭＩＮＵＳが／　（Ｔａ−２ｋ＜０）である場合、放送
は可能とならず、そして５ＣＵＢＲＤは、相補ビットＴ
ＵＭによって表示されるチャネルにおける通常伝送に対
応する状態に移行する。ＭＩＮＵＳが０である場合には
、伝送は放送伝送の第１段階として処理されることがで
き、そして５ＣＵＢＲＤは、所定入力チャネル（入力Ａ
あるいは入力Ｂに対する／におけるそれぞれＴＯＢＲＡ
またはＴＯＢＲＢ　）に対して「放送伝送は開始した」
のフラグを付勢することによって、およびタグ伝送のた
めに、レジスタＲＴに接続した入力に（信号ＡＢＭＯＤ
＝０）　ＭＸｇを位置ぎめすることによって、同じ状態
に再び入る。

所定の入力チャネルに対する放送伝送要請はなお、第２
の伝送位相を必要とする、という事情が７リツグフロツ
７’　ＦＦ／ｊに格納される。伝送が終了する時はいつ
でも、５ＣＵＢＲＤはそのようなフリップ７０ツゾの状
態をチェックしく入力ＤＥＦＯ■５（ＡＡ３）。

但しＤＥＦＯＩ　Ｓ、＝＝、／は第２伝送位相がなお発
生するはずであることを示す）、その結果、修正された
タグをタグとして伝送するようＭＸ乙を位置ぎめするこ
とによって、かつ伝送が他の出力チャネルで行なわれる
よう信号５ＷＳＥＴをスイッチすることによって動作す
る。

５ＣＵＢＲＤのアイドル状態（ＷＡＩＴ　）において、
放送伝送の要請が両入力チャネルに同時に現われる場合
、優先順位の選択は７リツプフロツプＦＦ１４ｔの値に
基づいて行なわれる。この優先順位は順次にスイッチさ
れないが、通常伝送にとって妥当な代りの優先順位メカ
ニズムは影響されない。このことは、放送しよりとする
メツセージ間における経路指示上の対立の場合、メツセ
ージに対して任意の優先順位を割当てることに相当する
。

通常伝送が行な打れている間（状態Ｂｊ、ｃｊ、Ｄ！。

Ｅ！における５ＣＵＢＲＤ　）に放送伝送要請が生ずる
場合の５ＣＵＢＲＤの動作は次の通シである。未決定伝
送の終シ（事情によりＦＣ８ＣＵＯあるいはＦＣ８ＣＵ
／によ多信号発信される）を待って、次いで放送伝送を
実行することの可能性が、状態ＷＡＩＴに対して開示さ
れ九と同じ手４順で解析される。これは、前の放送伝送
の第２位相中に新規放送伝送要請が現われるという例外
はあるが、すべての場合に可能である（前記例外の場合
には、コードＰＲＩＭＯＢＲ（Ａ、　Ｂ）によって識別
された要請は、コード５ＥＣＯＮＢＲ（Ｂ、Ａ）によっ
て識別された要請と、上記状態のＣＡＳＥ部分で特定さ
れた条件のもとで共存する。追加／参照）。この場合、
先ず第２伝送の位相が終了し、その後、新規放送伝送要
請が提供される。他のすべての場合には、論理５ＣＵＢ
ＲＤは状態ＢＲＦＲＯＭ（Ａ／’１３　）に移行し、次
いでそれは放送伝送要請を行なう。

放送伝送要請が状態ＦｊあるいはＧＪ″において、すな
わち２つの同時通常伝送に対応する状態の７つにおいて
現われる場合に、論理５ＣＵＢＲＤは状態Ｂｊ　、　Ｃ
Ｊ’　、Ｄｊ−、ＩＩＪのうちの１つ、すなわちまだ進
行中の伝送を規則的に終了させるものに入る。その状態
は、信号５ＷＳＥＴが同じ値を保ち、かつ出力テートに
関連するなおアクティブな信号５ＴＡＲＴは／に保たれ
るものであろう。

第１１図はブロックＭＡＮＥＴの構造を示す。それは優
先順位エンコーダＰＥ、２つのビット抽出器ＥＢ／とＥ
Ｂ、２　、ビット再結合デバイスＲＢ　、論理演算装置
ＡＬＵ、ｎ入力と／出力を有するマルチプレクサＭＸ７
　（ｎ　＝タグ部分の各々のビット数、例えば４＋！、
）、論理５ＣＵＢＲＤに送信されるべきビットＴＵＭを
格納するレジスタＦＦＴ　、およびｎ出力デコーダＤ良
を備えている。

優先順位エンコーダＰＥは放送伝送タグＢＲＤを解析し
、かつ論理値／を有する最上位ビット（ビットＢＵＭ　
）によってＢＲＤにおいて占有する位置を符号化するλ
進数を発生する。この符号化値は制御信号としてぬσに
送信され、通常伝送タグの対応するビットＴＵＭを選択
し、かつ前記ビットをレジスタＦＦＴに送信するが、こ
こではそれは論理。

Ｓ　ＣＵＢＲＤにとって利用できるように保持される、
さらに前記ビットをデコーダＤ−に送信するが、このデ
コーダは１ビットだけが所定の論理値を有するビットノ
やターンｄｏを発信する。このノ臂ターンでの前記ビッ
トの位置はビット　ＢＵＭの位置を同定する。再結合デ
バイスに対してここで説明される構造による理由のため
に、この同一とされるビットの論理値はＯであるとされ
る。

ビット抽出′ａＥＢ／は通常の伝送タグＴＡＧからビッ
トＴＵＭ　、　ＴＵ（Ｍ−１）　、・・・ＴＵ（１）を
抽出することができ、キしてビットＴＵＭをｌにさせ、
かつそれをビツ）　ＴＵ（Ｍ−１）・・・ＴＵ／と共に
、右へ（より下位の位置に向って）シフトして、数Ｔｃ
を形成する。その上、ＥＢ／　ＦｉＴＡＧのビットを再
発信し、それはＲＢで利用される。ＴＵＭを／に強制す
ることは装置ＡＬＵの正確な動作を可能にするために必
要である。

ＥＢ／の構造は第１２図に関して詳細に検分される。

ビット抽出ｉ　ＥＢ、２は放送伝送タグのビットおよび
その段の数ｊを符号化する信号を受信し、そして検討さ
れｆｃ数ｋを発生し、一方、放送アルコ９リズムを説明
する。

ブロックＡＬＵはＴｃ−，２にの減算を実行し、かつ減
算結果を表わす新規ビットパターンＮＴｃおよび信号Ｍ
ＩＮＵＳを発信するが、この信号は論理５ＣＵＢＲＤに
供給され、５ＣＵＢＲＤは前述のようにそれを利用して
放送伝送周期を開始するか否かを決定する。

ビット再結合デバイスＲＢは通常伝送タグＴＡＧのビッ
ト、ビットＮＴｅおよびＤ＆２によって発信されたビッ
トを受信し、そして必要であれば、ビット貫逼を変化さ
せないで、ＮＴｃのビットをＴｃのビットの代シとする
。ＤＥ２によって発信されるビットは、ビット　ＴＵＭ
を変えないで伝送させるのに必要な情報である。

第１２図では、ＴＡＧおよびＢＲＤが≠ビットづつを備
える場合を例として開示されているビット抽出器ＥＢ／
が、０Ｒ−ＡＮＤ−ＯＲゲートから成るグループＰＯＡ
の次に、スイッチング回路ＤＥＣの三角マトリックスＭ
ＤＥを備えている。前記グループはビットＴＵＭによっ
て占有されている位置を同定し、かつ数Ｔｅを構成する
ためにそのようなビットを／にセットすることができる
。このために、ＴＡＧのビットｔＣ？）・・・ｔＤ）は
それぞれ、各自のＯＲゲートＰＯＲＪ・・・ｐＯＲＤの
入力に供給される。ｆｆ　−）　ＰＯＲＪは第２入力で
ＢＲＤのビットｂ（Ｆ）を受信するが、一方、ｒ−トＰ
ＯＲＪ・・・ＰＯＲｏはＢＲＤの各自のビットｂψ）・
・・ｂｏを、より上位のビットｂのどれもが／でない場
合に各自のインバータＩＶ、２・・・ＩＶＱを介して可
能化された各自のＡＮＤ　ｆ　−トＰＡ、２−・・ＰＡ
Ｄを介して受信する。

後者の情報は縦続接続ＯＲグー）　ＰＯＵ、２およびＰ
ＯＬ２／によって供給される。

回路ＤＥＣのマトリックスＭＤＥはビットｂ（１）によ
って制御され、ビットｔ（１）から数Ｔｃを形成するよ
う設計されたビットを抽出し、そして簡約化されたそれ
らを最下位のビットに向って発信する。

ＭＤＩと同様なマトリックスが抽出器ＥＢ、２を形成す
る。この場合、最上位ビットを／にさせる必要がないの
で、ゲートグループは必要ではない。

各素子ＤＥＣは２つのデータ入力（Ｉｄｅ、Ｐｌｎ　）
　２つのデータ出力（Ｕｄ・５Ｐｏｕ　）および制御入
力（Ｉｃｅ）°を有しており、この制御入力においてそ
れは、１列の全回路にとって同じである適切なりＲＤの
ビットを受信する。データ入力ＩｄｅはＭＤＩの同じ行
にある前の回路ＣＥＢ／の入出力方向に関連して）の出
力Ｕｄｅに、あるいは７行の最初の回路の場合には各自
のＯＲゲートＰＯＲＪ・・、ＰＯＲＯの出力に接続して
いる。データ入力Ｐｉｎは同列の前の行における回路の
出力Ｐｏｕに、あるいは最初の行の場合には論理値Ｏ（
アース）に接続している。

第１３図に示されるように、回路ＤＥＣは、２入力と／
出力を有し、両者とも同じビットｂ（１）によって制御
されているλつのマルチプレクサヌホ。

取りから成ってい名。例えば、ビット　ｂ　（１）が／
である場合、［、ＭＸりの入力／は出力に接続し、そし
て出力は入力／に接続している。ｗ　、ＭＸりの出力は
それぞれ、回路の出力Ｕｄａ、Ｐｏｕ　ｔ−形成する。

それらの選択入力Ｓは両方ともＩａ・に接続し、そして
データ入力はＰｉｎおよびＩｄｅに反転的にであるが接
続している。例えばＰｉｎは、耀の入力Ｏにそして取り
の入力／に接続し、そしてＩｄｅに対してはその逆にな
っている。従って、選択ビットの所定値に対しては２つ
のマルチブレフサは異なる入力をそれらの出力に接続す
る。

回路ＤＥＣの動作は第１３図から次のように推論される
。ＢＲＤの適切なビットが存在する場合、制御入力Ｉｃ
・の値に依存して、回路は下方向シフトあるいは同じ行
に沿った伝搬を行なう。より詳細には、Ｉｃｅ−０″ｔ
７６れば、入力Ｉｄｅに存在する信号は出力Ｐｏｕに伝
搬し、そして入力Ｐｉｎに存在する論理Ｏは出力Ｕｄ・
に伝搬する。Ｉｃｅ＝／であれば、入力Ｉｄａは出力Ｕ
ｄ・に伝搬し、そして入力Ｐｌｎは出力Ｐｏｕに伝搬す
るが、後者は利用されない。そこですぐマトリックスＭ
ＤＫは、ビットｂ　（１）がＯである時はいつでも下方
向シフトを行ない、その結果Ｔｃのビットは実際にはそ
の出力で簡約されることに気がつくはずである。

第１≠図では、各タグ部分に対して≠ビットの場合を検
討すると、再結合デバイスＲＢは下記を備えている。

−≠行と≠列のスイッチング回路ＲＩＣを有する三角マ
トリックスＭＤＲであるが、このスイッチング回路ＲＩ
Ｃｕ　ＮＴｃのビットｃｔ（１）に基づいて、ＭＤＥの
素子ＤＥＣによってＴＡＧのビットについて実行された
動作に関して二重の動作を実行する。

−ＢＲＤにおける３つの可能なサプノやターンのビット
に基づいて夕ＩＪ　−（ＴＡＬＬＹ　）動作を実行する
３素子ＴＡ／　、前記、Ｔ８バンクであるが、第１サシ
パターンは最下位ビットを含んでお）、そして他の２つ
は左側にビットを加えることによっであるいはそれぞれ
すぐ上の重みのある２ビットによって得られる。タリー
機能は、周知のようにビットパターンにおいて存在する
／におけるビットの数をカウントシ、そして前記数を完
全にデコードして表わす。そのような機能を実行する回
路の構成は、例えば、前述のＭｅａｄとＣｏｎｗａｙに
よる書物の７ｒページｆｆで説明されている。前記ブロ
ックＴＡの出力は郡ゲートのＢＲＤのビットと７つづつ
正当に結合しているが、制御信号として、ＭＤＲの素子
ＲＩＣに送られる。ＴＡ／に関連するＡＮＤゲートだけ
が示されており、ＡＢＴと称される。ＴＡの出力は１１
（１１）・・・ｔｔ（Ｊ３）で表示される。第１の数字
はタリー機能が与えられているサブパターンのサイズを
示し、そしてマトリックスＭＤＨの行の指標と一致して
おり、一方、第２の数字は解析されたサブツヤターンに
見られる／でのビット数を表わし、かつマトリックスＭ
ＤＲの列の指標と一致する。全ビットがＯであると表示
する出力は（λｉＤＲの第１列の素子ＲＩＣに供給され
るべき）利用されないが、それは前記情報は正確にビッ
トｃｔｖ）を位置ぎめするために不必要だからである。

この情報は第１マトリックス列に沿ってただ上方に移動
することができて、ＢＲＤにおける／での第１ビットに
よって制御されるブロックＲＩＣＫおける固有の行に沿
って伝搬する。

一２入力と／出力を有する≠つのマルチプレクサＭＸＵ
Ｂ・・・ＭＸＵＯのバンク。各マルチプレクサＭＸＵ（
りは７行のＭＤＲの出力に接続した入力を有し、他の入
力でビットｔ　（１）を受信し、そしてビットｂ　（ｉ
）とＤＬ２　（第１／図）の対応する出力ｄｏ（１）と
の間の論理ＡＮＤの値に基づいて、ＴＡＧの新ビットと
して、関連するマトリックスＭＤＲ行の出力に存在する
信号、すなわち古いビットｔ（ｉ）を発信する。

各回路ＲＩＣはλつのデータ入力ＩｄｒとＳｉｎ、２つ
の出力ＵｄｒとＳｏｕ、ｂよび制御入力１ａｒを有する
。

データ入力Ｉｄｒは同じ■冗の行における前のブロック
（ＲＢの入出力方向に関して）の出力Ｕｄｒに、あるい
は第１列の場合はアースに接続している。

データ入力Ｓｌｎは同じ列の下の行に位置する回路の出
力３ｏｕに接続しているか、あるいはそれはＮＴｃのビ
ット　ａｔの１つを受信する。前述のように、個々の素
子ＲＩＣの制御信号は、第１列を除いて、ＢＲＤのビッ
トｂ（１）とタリー関数の結果との間の論理ＡＮＤとし
て取得されるが、その第１列の回路は直接、ビット　ｂ
　（１）によって制御されるからである。

各素子ＲＩＣは２入力と／出力を有する２つのマルテプ
レク７　ｙｒｘｉｏとＭＸ１１から成っている（第１Ｊ
″図）　、　ｙｒｙｃｉｏとＭＸ１１　（Ｄ出力は素子
の出力ＵｄｒとＳｏｕを形成する。両マルチプレクサの
入力はＩｄｒと８１ｎに、この場合にもまた相補接続に
よって、接続されている。より詳細には、制御入力に存
在するビットが０であれば％　ＳｉｎとＳｏｕの間およ
びＩｄｒとＵｄｒの間の接続がセットアツプされ、一方
、制御ビットがｌであれば、ＩｄｒとＳｏｕおよびＳｉ
ｎとＵｄｒの間に接続が生ずる。

この構成によって、ＮＴａの最下位ビット　ｅｔ（１７
１は、ｌ））が／である場合、ＭＸＵＯに向って伝搬す
る。

そうでなければ、それはマトリックスの第１列に沿って
、／における第１ビットｂに対応する行まで、上方にシ
フトし、次いでそれは、その行の出力マルチプレクサＭ
ＸＵの入力まで、マトリックスにおける水平軌道ｔ−た
どる。第２のビットＣｔＶ）は、ｂ（１）と１１（１１
）が／でちる場合（従ってまたｂｖ）が１）、水平方向
に伝搬する。そうでなければ、それは／における第２ビ
ットｂに対応する行まで、上方にシフトされ、次いでそ
れは水平方向に伝搬し、以下のＮＴｅのビットに対して
も同様に、ＢＲＤの／においてそれ以上ビットがなくな
るまで続く。このような条件の下では、明らかに、それ
はＴＡのブロックの出力信号の関数となっておシ、その
信号はそれぞれ、ＢＲＤにおいて幾つの先行ビットが／
であるかを示す。マルチプレク？漁において、ＭＤＲに
よって与えられるビット　ａｔ（１）は、／におけるビ
ットｂ　（１）に対応するＴＡＧのビットを、ＴＵＭに
対応するものだけを除いて、取り代える。

実際には、ＢＵＭに対応するビット　ｄｏ（１）がＯで
あると仮定すると、ＲＢの対応する行にあるマルチブレ
フサの制御ビットは０であシ従って、ＴＵＭは変更され
ないままである。ビットｂがＯにちるすべての行に対し
て、同じことが適用される。

説明して来たことは非限定的実施例として与えられてお
夛、当業者の能力内での変更によって、本発明は異なる
形式のネットワークあるいは異なる数の入出力を有する
素子にも適用され得ることは明らかである。

付表／ 付表にはＡＳＭＡ言語による５ＣＵＢＲＤプログラムが
含まれる。プログラムを理解するために、下記に述べる
。

−パラグラフｒ　ＭＡＣＲＯＪに含まれる用語は状態の
推移を判定する論理表現である。そのような表現では記
号「！」はＮＯＴ機能、「＆」はＡＮＤ機能、″はＯＲ
機能を指示する。

−与えられた状態で実行される動作は、′が後に続く状
態名で明らかにされる。そのような動作の終シは″”で
示される。幾つかの推移の可能性のある状態に対しても
また、″の後および″の前にそれぞれ、ラベルｒ　ＣＡ
ＳＥＪｒＥＮＤＣＡＳＥＪが与えられ、そして論理式、
アクティブ出力および次の状態（ＧＯＴＯ・・・）が各
推移に対して与えられる。状態の全推移に共通のアクテ
ィブ出力はＣＡＳＥ外にリストされる。唯一の推移可能
性のある状態に対しては、アクティブ出力のリストと次
の状態のみが与えられる。

−記号「す」は状態に関するコメントを表わす。

入力／出力はここでは小文字で書いであるが、図面では
大文字で示されていることを理解されたい。

≦ｙ更但 ｒＮＰＵＴｓ＋　　　ｆｎｖａ、　ｔａｇａ、　ｂｒｄ
ａ、ｔｕｌＩａ、　ｆｎｖｂ、ｔａｇｂ、　ｂｒｄｂ、
　ｔｕｍｂ。

ｍ１ｎｕｓｂ、　ｍ１ｎｕｓｂ、　ｆｃｓｃｕｏ、　ｆ
ｃｓｃｕ＋、ｄｅｆｏｊｓａ、　ｄｅｆｏｉｓｂ、　ｆ
ｆｐら２５０ｔｌＴＰＵＴＳ＋　　５ｗ５ｅｔ、　５ｔ
ａｒｔｏ、　５ｔａｒｔ１．　　ｔｏｇｇｌａ、ｔｏｂ
ｒａ、　　ｔＱｂｒｂ。

ａｎｒｅｇａ、　ｅｎｒｓｇｂ、　ａｂｍｏｄａ、ａｔ
）ｍｏｄｔｌＨ５ＴＡＴＥＳ＋　　　Ａｓ　（ｗａｒη
、　！Ｉｓ、　Ｃ５，０５，ＥＳ、　Ｆ５．Ｇ５．　ｂ
ｒｆｒｏｍａ、　ｂｒｆｒｏｍｂ。

ｖｅｒｓｏｊｓ、ｖｅｒｉｏ−Ｃ５，ｖｅｒｉｏ−［＋
５．　ｖｅｒｓａ−ＥＳ、　ｖｅｒｓｏ−０５，ｖｅｒ
ｓｅ−Ｆ５ＨｓＡｃＲＯ＋　ｎｏｐａ　ｔｓ　＋ｆｎｖ
ａ＆Ｉｄｅｆｏ＋ｓａ。

３０　　　　　　　ｎｏｐａｗａ　　Ｉ−！ｆｎｖａ。

ｔｒｕａ　ｔｓ　ｆｎｖａ＆ｌｔａｇａ＆１ｂｒｄａ＆
１ｄｓｆｏ＋ｓａ。

ｔｒｕａｗａ　ｔｓ　ｆｎｖａ＆！ｔａｇａ＆Ｉｂｒｄ
町ｔｒｄｓ＋５ｆｎｖａ＆ｔａｇａ＆！ｂｒｄａ＆＋ｄ
ｅｆｏ＋ｓａ。

ｔｒｄａｗａ　　ｒ諺　ｆｎｖａ＆ｔａｇａ＆１ｂｒｄ
ａ。

３５ｂｒｓｗａ　＋１Ｉｔｎｖａ＆ｂｒｄａ。

ｐｒｌ＋ｎｏｂｒｓ　ｔｓ　ｂｒｄａ＆ｆｎｖａ＆！ｄ
ａｆｏｌｓａ。

５ａｃｏｎｂｒａ　　ｉｌｌ　ｄｅｔｏ＋ｓａ。

Ｓ　　　　　ｎｏｐｂ　ｌ＠　！ｆｎｖｂ＆Ｉｄｅｆｏ
ｊｓｂ。

ｎｏｐｂｗａ　　Ｉｍ　　！ｆｎｖｂ。

ｔｒｕｂ　ｔｓ　ｆｎｖｂ＆ｌｔａｇｂ＆！ｂｒｄｂ＆
Ｉｄｅｆｏｌｓｂ。

ｔｒｕｂｗａ　　Ｈｌｌ　　ｆｎｖｂ＆Ｉｔａｇｂ＆Ｉ
ｂｒｄｂ。

５　　　　　　ｔｒｄｂ　ｌ＠ｌ　Ｆｎｖｂ＆ｔａｇｂ
＆１ｂｒｄｂ＆１ｄｅｆｏｊｓｂ。

ｔｒｃｌｂｗａ　　＋冒　ｆｎｖｂ＆ｔａｇｂ＆Ｉｂｒ
ｄｂ。

ｂｒｂｗａ　　ｆｌｌ　ｆｎｙｂ＆ｂｒｄｂ。

ｐｓｍｏｂｒｂ　　＋ｗ　ｂｒｄｂ＆ｆｎｖｂ＆！ｄｅ
ｆｏ（ｓｂ。

１ｓｃｏｎｂｒｂ　　ｔｓ　ｄｅｆｏｌｓｂ；ＡＩＴ ＡＳＥ ｔｒｇｇｗａ＆ｔｒｕｂｗａ＆ｆｆｐｒ＋５ｍ５ｅｔ　
　Ｉｍ　Ｉ； １５ｓｔａｒｔｏ＋曽１ｉ ｔｏｇｇｌａ　ｔｓ　ＩＩ ＧＯＴＯＢＳ。

ｎｏｐａｗａ＆ｔｒｕｂｗａ＋ ５ｗ５ｅｔ　　＋讃１； ２０　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　５ｔａｒｔｏ　Ｉｌｌ　１１ＧＯＴ
ＯＩｔｓ。

ｔｒｄａＷａ＆ｔｒｄｂｗａ＆Ｉｆｐｒ＋５ｔａｒｔ＋
　　ｔｓ　１１ ｔｏｇｇｌｅ　＋＊　＋＋ ２５　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　０ＯＴＯＣ６゜ｎｏｐａＷａ＆ｔｒ
ｄｂｗａ＋ ５ｔａｒｔ＋　　ｊｌｌ　Ｌ。

ＧＯＴＯｃｓ＋ ｔｒｕａｗａ＆ｔｒｄｂｗａ＋ ３０　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　５ｔａｒｔｏ　　Ｉｍ　ｌｌ５ｔ
ａｒｔ＋　　ｔｓ　　１１ ＧＯＴＯＧ５゜ ｔｒｄａｗａ＆ｔｒｕｂｗｓ＋ ＠Ｈ１ｎｔ　　ｌｆｉ　ｌｌ ３５　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　５ｔａｒｔｏ　　ｔｓ　ｂｓｔａｒｔ
＋　　１寓　１； ＋　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　ＧＯＴＯＦａｔｔｒｕａｗａ＆ｎｏρ
ｂｗａ＋ ５ｔａｒｔｏ　　＋寓１； ＧＯＴＯε５゜ ５　　　　　ｔｒｕａｗａ＆ｔｒｕｂｗａ＆ｌ　ｆｆｐ
ｒｓｔａｒｔｏ　　Ｉｌｌ　＋＋ ｔｏｇｇ　ｌξ：■１１ ＧＯＴＯＥＳ。

ｔｒｄａｗａ＆ｔｒｄｂｗａ＆１ｆｆｐｒ＋５ｗ５ｅｔ
　　Ｉｍ　＋。

ｓｔｑｒｔ＋　　１ｍ　ＩＩ ｔｏｇｇｌｅ　ｒｗｌＩｆ ＧＯＴＯ０５７ ＧＯＴＯｏｓ＋ ｎｏｐａｗｓ＆ｎｏｐｂｗａ　＋ ＧＯＴＯｗｍｌｔＩ ＧＯＴＯｂｒｆｒｏｍａＨ ｂｒａｗａ＆ｂｒｂｗａ＆ｆｆｐｒ＋ ａｎｒｅｇａ　Ｉｍ　ｔＨ ＧＯＴＯｂｒｆｒｃｍａｉ ２５　　　　　　ｂｒａｗａ＆ｂｒｂｗａ＆Ｉｆｆｐｒ
＋ｅｎｒｅｇｂ　＋ｓ＋Ｈ ＧＯＴＯｂｒｆｒｏｍｂ＋ ｂｒｂｗａ＆！ｂｒａｗａ＋ ｅｎｒｅｇｂ　＋ｓ＋Ｈ ３０ＧＯＴＯｂｒｆｒｏｌｌｂ＋ ＥＮＯＣＡＳε ８５　　　ｇ　　ｆ＋ｆ　＋２　ｔｒａｎｓｍｉｔｓ　
ｏｖｅｒ　ｃｈａｎｎｅｌ　　Ｏｆ　　　　　　　５ｗ
５ｅｔ　　Ｉｍ　　＋ＣＡＳε ３５　　　　　　ｔｒｕａ＆ｔｒｕｂ＆Ｆｃ５ｃｕｏ＆
！ｆｆｐｒ＋５ｔａｒｔＯ１ｍ　　ｊｊ ｔｏｇｇｌｓ　ｔｓ　Ｉｆ ＧＯＴＯε５Ｉ ｔ　　　　　　　ｔｒｕａ＆ｎｏｐｂ＆ｆｃｓｃｕｏ＋
５ｔａｒｔｏ　　Ｉｍ　　１゜ ＧＯＴＯε５゜ ｔｒｄａ＆ｔｒｄｂ＆Ｆｃ５ｃｕＯ＆Ｆｆｐｒ＋５　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　５ｔａｒｔ１＋ｌｌ　ｉｔｔｏｇｇｌｅ　＋
−１１ ＧＯＴＯｃｓｉ ｎｏｐａ＆ｔｒｄｂ＆ｆｃｓｃｕｏ　ｌ５ｔａｒｔｉ　
　Ｉｌｌ　　＋＋ ＋（１ＧＯＴＯＣ５＋ ｔｒｕａ＆ｔｒｄｂ＆ｆｃｓｃｕｏ＋ ５ｔａｒｔｏ　　１ｍ　　ｂ ｓｔａｒｔｌ　ｔｓ　ＩＩ ＧＯＴＯＧｇ。

＋５　　　　　ｔｒｄａ＆ＩｆｃｓｃｕＱ　１ｔｒｄａ
＆ｔｒｕｔｌ＆ｆｃｌｃｕｏ＋５ｗ５ｅｔ　　＋ｓ＋　
　Ｉ； ５ｔａｒｔｏ　　ｔｓ　Ｉｆ ｓｔａｒｔ＋　　、ｍ　　＋７ ２（１ＧＯＴＯＦ５＋ ｎｏｐａ＆ｎｏｐｂ＆ｆｃｓｃｕＯ＋ ＧＯＴＯｗ−＋Ｊ ｔｒｄａ＆ｔｒｄｂ＆ｆＣ１ＣｕＯ＆Ｉｆｆｐｒｌｓｗ
ｓａｔ　　＋＊　＋＋ ２５　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　５ｔａｒｔ＋　　ｊｌｌ　　Ｉ。

ｔｏｑｇｌｅ　、ｍ　１１ ＧｏＴＯＯ５゜ ｔｒｄａ＆ｎｏｐｂ＆Ｆｃ１ｃｕｏ＋ ５ｗ５ｅｔ　　Ｉｍ　　Ｉ； ３０　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　５ｔａｒＮ　　Ｉｍ　　１７
０ＯＴＯｏｓ＋ ｔｒｕａ＆！　ｆｃｓｃｕｏ＆ｆｆρ「１ｔｒｕａ＆ｔ
ｒｕｂ＆ｆｃｓｃｕＯ＆ｆｆｐｒ＋！＋６１１ｔ　　１
厘１ジ ３５　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　５ｔａｒｔｏ　　：ｍ　ｂｔｏｇ
ｇｌｅ　Ｉｌｌ　ＩＩ ＧＯＴＯ８５゜ ｔｒｕａ＆１ｆｃｓｃｕｏ＆１ｆｆｐｒ　ｌ１ｓａｃｏ
ｎｂｒａ＆１ｆｃｓｃｕｏ　１ｎｏｐａ＆！ｆｃｓｃｕ
ｏ　１ ｎｏｐａ＆ｔｒｕｂ＆ｆｃｓｃｕＯ＋ ５ｓｓｅｔ　　Ｉｌｌ　　１７ ５　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　５ｔａｒｔｏ　　４　　ＩＩａ
ｏｔｏ　８５ｉ ｐｒ＋ｔａｏｂｒｍ＆ｆｃｓｃｕＱ＆Ｉｓ＠ｃｏｎｂｒ
ｂＩｅｎｒｅｇａ　ｉｌｌ　ｂ ＧＯＴＯｂｒｆｒｏ＋ｍａＨ ｊＱ　　　　　　ｐｒ１ｍｏｂｒａ＆ｆｅｓｃｕＯ＆５
ｅｃｏｎｂｒｂ＋ｔｏｂｒｂ　　ｊ’ｌ　　＋＋ ５ｗ５ａｔ　　Ｉｌｌ　ｏ。

ＧＯＴＯｖｅｒｇｏ−Ｃ５１ ｐｒ＋＋＋Ｉｏｂｒａ＆Ｉｒｃｓｃｕｏ＋１５　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　５ｗ５ｅｔ　　ｒｓ　
　１７ｓｔａｒｔｏ　　ｉｓ　　＋＋ ＧＯＴＯ８５゜ ５ｅｃｏｎｂｒａ＆ｆｃｓｃｕｏ＆（ｎｏｐｔ４　ｔｒ
ｕｂｌ　＋ｔｏｂｒａ　＋＊　１１． ２０　　　　　　　　　　　　　　　　　　　　　　　
　　　　　ＧＯＴＯｖｅｒｓｏ−Ｅ５＋５ａｃｏｎｂｒ
ａ＆ｆｃｓｃｕＯ＆ｔｒｄｂ＋ｔＯｂｒ＠　Ｉａ１＋ ５ｉｖｓａｔ　　、鯵Ｏ＋ ５ｔａｒｔ＋　　ｌ’ｌ　　＋＋ ２５　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　ＧＯＴＯｖｅｒｓｏ−Ｇ５Ｉｉｓｃｏｎｂ
ｒｌｌ＆ｆ＋Ｊｌｅｕｏ＆ｐｒｌ＋＋Ｋｌｂｒｂ＋ｔｏ
ｂｒｓ　　ｊｌｌ　　＋＋ ｖｓｓｅｔ＋ｓ　０Ｉ ＧＯＴＯｖＩＩｒｓｏ＋ε５； ３０　　　　　　５ｅｃｏｎｂｒａ＆ｆｃｓｃｕｏ＆≦
ｅｃｏｎｂｒｂ＋ｔｏｂｒａ　　Ｉｌｌ　ＩＩ ｔｏｂｒｂ　　ｉｌｌ　＋１ ＧＯＴＯｖ自ｒｓｏ−０５７ ρｒ＋ｍｏｂｒｂ＆Ｆｃ５ｃｕＯ＆！ｐｒ（ｍｏｂｒａ
＋３５　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　睦ｎｒｅｇｂ　＋ａ＋ＩＧＯＴＯ
ｂｒｆｒｏｔａｋＢ ｓｅｃｏｎｂｒｂ＆ｆｃｓｃｕＯ＆１ｎｏｐ（１１）　
ｔｒｄ（１１）＋”　　　　　　　　　　　　　　　　
　　　　　　　　　　　　ＧＯＴＯｖｅｒｇｏ−Ｃ５＋
５ｅｃｏｎｂｒｂ＆ｆｃｓｃｕＯ＆ｔｒｕａ＋ｔｏｂｒ
ｂ　　＋ｇ　ｌｌ ５ｗ５＠ｔ　　ｒｓ　Ｏ； ５　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　５ｔａｒｔＯｒ・１；ＧＯＴＯｖｌｌ
ｒｓＯ−ａｓｉ εＮ０ＣＡ！ｉε Ｃ５＃ｆ＋ｆ−ｂｔｒａｎｓｍｉｔｓｏｖｅｒｃｈａｎ
ｎｅｌＩｆｓｗｓ＠ｔＩｍＯ１０ＣＡ５ε ｔｒｕａ＆ｔｒｕｂｌｉｆｃｓｃｕＩ＆ｆｆｐｒ＋ｓｗ
ｓ＊ｔ　　ｒｓ　１Ｔ ｓｔａｒｔＯＩｍ　ｌｆ ｔｏｇｇｌｅ　　ｒｓ　　１１ １５　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　ＧＯＴＯａｓ。

ｎｏｐａ＆ｔｒｕｂ＆ｆｃｓｃｕｌ　＋５ｗ５ｅｔ　　
ｒｍ　　１７ ｓｔａｒｔａ　　ｌ−１ｒ ＧＯτ０８ｓ＋ ２ｏｔｒｕｌｌ＆ｔｒｕｂ＆ｆｃｓＣｕｊ＆Ｉｆｆｐｒ
ｌｓｔａｒｔＯｉ’ｌ　＋＋ ｔｏｇｇｌｅ　ｒｓ　１＋ ００ＴＯＥＳ。

ｔｒｕａ＆ｎｏｐｂ＆ｆｃｓｃｕｌ　＋ｔｒｕａ＆ｔｒ
ｄｂ＆Ｆｃ５ｃｕｌ＋ ５ｔａｒｔｏ　　＋＊　１＋ ｔｒｄａ＆ｔｒｕｂ＆ｆｅｓｃｕ＋１ ５ｗ５ｅｔ　　Ｈ−１１ ｓｔａｒｔｏ　　ｒｓ　ＩＨ ｔｒｄａ＆ｔｒｄｂ＆Ｆｃ５ｃｕｌ＆Ｉｆヂｐｒｉｓｗ
ｓｅｔ　　：Ｉｌｌｉ Ｉ　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　ｔｏｇｇｌｅ、＋＊　ｊｒｏｏＴＯ０５
＋ ｔｒｄａｂｎｏｐｂｂｒｃｓｃｕ＋　＋５ｗ１ｅｔ　　
＋ａ　１１ ５　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　！ｔａｒｔ１ｉｌｌ　Ｌ。

ＧＯＴＯａｓ。

ｎｏｐａ＆ｎｏｐｂ＆ｆｅｓｅｕ＋　＋ＧＯＴＯ圃＋１
ｔｌ ｔｒｄａ＆！ｆｃｓｃｕＩ＆ｆｆｐｒ　１１０　　　　
　　　ｔｒｄａ＆ｔｒｄｂ＆ｆｃｓｃｕｌ＆Ｆｆｐｒ＋
５ｔａｒｔ＋　　ｉｌｌ　＋＋ ｔｏｇｇｌ・ｉ−１゜ ＧＯＴＯで５＋ ５ｅｃｏｎｂｒａ＆！ｆｃｓｃｕｌ　１１５　　　　　
ｔｒｄａ＆１ｆｃｓｃｕＩ＆＋ｆｆｐｒ　１ｎｏｐａ＆
Ｉｆｃｓｃｕｌ　１ ｎｏｐａ＆ｔｒｄｂ＆ｒｃｓｃｕ＋　＋５ｔａｒｔｌ　
　Ｉｌｌ　１１ ＧＯＴＯｃｓ。

２Ｏｐｒ１ｍｏｂｒａ＆ｆｃｓｃｕｌ＆！５ｓｅｏｎｂ
ｒｂ＋ｅｎｒｅｇａ　、ｍ　Ｌ ＧＯＴＯｂｒｆｒｏｍａＨ ｐｒｆｏｂｒｂ＆ｆｃｓｃｕＩ５蓄ｐｒ１ｍｏｂｒａ＋
＠ｎｒ＠ｑｂ　＋５ｌＩ ２５　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　ＧＯＴＯｂｒｆｒｏｍＪ廖 Ｍ　ｅｎｄ　ｏｆ　ｐｏｒｔｉｏｎ　ｃ’ｏｌＩｍｏｎ
　ｔｏ　（１１）ｌ　５ｔａｔｅｓ　ａｎｄｇ　ｗｉｔ
ｈ　ｏｕｔｐｕｔｓ　１ｎｄｅｐｅｎｄｅｎｔ　ｏｆ　
ｔｈａρｒｅｓｅｎｔ　５ｔａｔｅ鰺 ３０　　　　　　ｐｒ（ｍｏｂｒａ＆ｆｃｓｃｕｌ＆５
ｅｃｏｎｂｒｂ＋ｔｏｂｒｂ　　Ｉｌｌ　＋＋ ５ｔｌＳ峨ｔ　　Ｉｌｌ　　１ｉ ＧＯＴＯｖｅｒｓｏ−８５１ ｐｒ＋ｍｏｂｒａ＆Ｒｃｓｃｕ＋＋ ３５　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　５ｗ５ｅｔ　ｒｓ　Ｏ＋５ｔａｒｔｌ　　
ｒｓ　　１１ ＧＯＴＱ　ｃｓ＋ ５ａｃｏｎｂｒａ＆Ｆｃ５ｃｕＩ＆（ｎｏｐｉｔｒｄｂ
ｌ＋１　　　　　　　　　　　　　　　　　　　　　　
　、。ｂｒｓ　Ｈ＊　１７ＧＯτｏ　ｗｒｓｏ−０５Ｉ ｓｅｃｏｎｂｒａ＆ｆｃｓｃｕｌ＆ｔｒｕｂ＋５ｔａｒ
ｔｏ　Ｉｍ　＋＋ ＴＯｓｗｓ＠ｔ　＋＊　ｌ１ ｔｏｂｒａ　　Ｉ雪　Ｉｆ ｔｏｂｒｂ　　＋ｗ　１１ ｔｏｂｒｂ　Ｉｌｌ　＋１ ２ｏｔｏｂｒｂ　Ｉｍ　１Ｔ ｍＷｓ＠ｔ　　１ｍ　　ｌｌ ｌｔａｒｔｌ　　ｉｌｌ　　Ｉｊ ０１Ｉ　　霧ｆ１ｆ−ａ　ｔｒｓｎｓｍ（ｔｓ　ｏｖｅ
ｒ　ｃｈａｎ＋ｗ］’ｈ　　　　　５ｗ５ｅｔ　Ｉｌｌ
　＋ＡＳＥ ｔｒｕａ＆ｔｒＬｌｂ＆ｆＣｓＣＬｌ＋＆Ｉｆｆｐｒｌ
ｓｔａｒｔＱ＋ｍＩ＋ ３ｏｔｏｇｇｌｅ　４　ｂ ｓｔａｒｔｏ　１ｆｆｉ　ｌｌ ｓｔｓｒｔｏ　　Ｉｌｌ　１゜ ５ｔａｒｔｌ　　４　　ｂ ｔｒｄａ＆ｔｒｕｂ＆ｆｃｓｃｕ＋　１５ｗ５ｅｔ　　
＋＊　　１＋ ５ｔａｒｔｏ　　ｔｓ　ＩＨ ｓｔａｒｔｌ　　Ｉｍ　ｌｆ ５　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　ＧＯＴＯＦ＆＋ｎｏｐａ＆ｎｏｐｂ＆ｆｃ
ｓｃｕｌ　１ＱＯＴＯｗａｉＪ ｔｒｕａ＆ｔｒｕｂ＆ｆｃｓｃｕｌ＆ｆｆｐｒ＋ｓｍｓ
＠ｔ　　Ｉｍ　１７ １０　　　　　　　　　　　　　　　　　　　　　　　
　　　１ｔｓｒｔｏ　Ｉｍ　１１ｔｏｇｇｌｅ　ｔｓ　
１１ ＧＯＴＯ８５゜ ｎｏｐａ＆ｔｒｕｂ＆ｆｃｓｃｕ＋　＋ｓｗｓ＠を寥雪
１； １５　　　　　　　　　　　　　　　　　　　　　　　
　　　　　５ｔａｒｔ（＋　＋ａ　ＩＩＧＯＴＯ８５ｉ ｎｏｐａ＆ｔｒｄｂ＆ｆｃｓｃｕｌ　＋５ｔａｒｔ１１
ｍ　　１１ ０ＯＴＯｃｓｉ ２Ｏｔｒｄａ＆ｔｒｄｂ＆ｆｃｓｃｕｌ＆ｆｆｐｒ＋５
ｔａｒｔｌ　　ｔｓ　　１１ ｔｏｇｇｌｅ　　＋冒　１； ＧＯＴＯｃｓｉ ｔｒｄｂ＆１Ｆｃｓｃｕｌ＆、Ｉｆｆｐｒ　１２Ｓ　　
　　　　ｔｒｄａ＆ｔｒｄｂ＆ｆｃｓｃｕｌ＆１ｆｆｐ
ｒ＋ｓｗｓ＊ｔ　　８１１　ｊ ｓｔａｒｔｌ　　ｌｓ　　１１ ｔｏｇｇ＋＠＋ｍ　＋＋ ＧＯＴＯＯ５゜ ３０　　　　　ｔｒｄｂｂ＋ｔｃｓｃｕ＋ｂｔｔｐｒ　
１ｓｅｃｏｎｂｒｂ＆Ｉｆｅｓｃ（１１）　１ｎｏｐｂ
＆！ｆｅｓｃ（１１）ｌ ｔｒｄａ＆ｎｏｐｂ＆ｆｃｓｃｕｌ　＋ｓｗｓ＠ｔ　　
ｓ　１゜ ３５　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　５ｔａｒｔｌ　　Ｉｌｌ　＋。

００７Ｏ０５゜ ｐＳａｏｂｒｓ＆ｆｃｓｃｕｌ＆Ｉｐｒｌｓａｂｒｂ＋
１ＧＯＴＯｂｒｆｒｃｓａａａｒ ｐｒｌＩＩＩｏｂｒｂ＆ｆｃｓｃｕＩ＆貫５ａｃｏｎｂ
ｒａ＋ｓｎｒｅｇｂ　　＋−１； ００ＴＯｂｒｆｒｏ＋ａＪ ５　＃ １１　ａｎｄ　ｏｆ　ｐａｒｄｏｎ　ｃｏｓＩＩＩｏｎ
　ｔｏ　（１１）ｌ　５ｔａｔｅｓ　ａｎｄｇ　ｗｉｔ
ｈ　ｏｕｔｐｕｔｓ　Ｉｎｄ＠ｐｅｎｄｅｎｔ　ｏｆ　
ｔｈｅ　ｐｒｅｓｅｎｔ　５ｔａｔｅｐｒ（ｓｏｂｒｍ
＆ｆｃｓｃｕＩ＆ｓ＊ｃｏｎｂｒｂ＋”　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　ｔｏｂｒｂ　ｉ＠　＋）ｓｗｓａｔ　　Ｉｌｌ　０Ｉ ＧＯＴＯｖｅｒｉｏ−１１１！１ ρｒ＋ｍａｂｒｂ＆１ｆｃｓｃｕ＋＋ ＊に４ｓｅｔ　　ｔｓ　１１ １５　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　．５ｔａｒｔｌ　　Ｉｍ　ＩＩＧＯ
ＴＯＤ５＋ ｓ＠ｃｏｎｂｒａ＆Ｆｃ５ｃｕｌ＆１ｎｏｐ＠ｔｒｕｂ
ｌ＋ｔａｂｒａ　　ｔｓ　ＩＩ ＧＯＴＯｖｅｒｉｏ、−ε５Ｉ ２０　　　　　　　ｓ＠ｃｏｎｂｒａ＆ｆｃｓｃｕｌ＆
ｔｒｄｂ＋ｔｏｂｒｓ　＋ａ　ＩＢ Ｓ鴫ｅｔｍｏ。

５ｔａｒｔ１＋ｍ　１＋ ＧＯＴＯｖｓｒｓｏ−０５１ ２５５ｅｃｏｎｂｒａ＆ｆｃｓｃｕｌ＆ｐｒ（＋５ｏｂ
ｒｂ＋ｔｏｂｒ＋ｔ　　Ｉｌｌ　　＋＋ ＳＷＳ・ｔ　　＋＠　０ｊ ＱＯＴＯｖｅｒｉｏ−ＯＪ Ｓ＠Ｃ０ｎ１＋ｒａ＆ｆｃｓｃｕｌ＆１ｓｅｏｎｂｒｂ
＋３０　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　ｔｏｂｒｓ　１ｍ　＋＋ｔ６ｂｒｂ　
ｒｍ　ＩＩ ＧＯＴＯｖ＠ｒｓｅ−０５Ｉ ｓｅｃｏｎｂｒｂ＆ｆｃｓｃｕ＋＆（ｎｏｐ（１１）　
ｔｒｄ（１１）＋ｔ口ｂｒｂ　Ｉｌｌ　＋＋ ３５　　　　　　　　　　　　　　　　　　　　　　　
　ＧＯＴＯｖｅｒｓｏ−Ｃ５＋５ａｃｏｎｂｒｂａｒｃ
ｓｃｕ＋＆ｔｒｕａ＋ｔｏｂｒｂ　　１１”　　＋１ １　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　寝ｔ・ｒｔｏ　、Ｉｍ　ＩｆＧＯＴＯＶ＠ｒ
ｓｏ−Ｇ５＋ ＥＮＯＣＡＳε ５ε５　　ｅ　ｆＮ−ａ　ｔｒａｎｓｍ（ｔｓ　ｏｖｅ
ｒ　ｃｈａｎｎｅｌ　Ｏ＋　　　　　ｓｓｓｍｔ　＋＊
　０ＣＡＳε ｔｒｕａ＆ｔｒｕｂ＆ｆｃｓｃｕＯ＆ｆ！ｐｒ＋ＳＷ・
ｔ　　１ｍ　ＩＪ ｓｔａｒｔｏ　　Ｉｌｌ　ｌｌ １Ｑ　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　ｔｏｇｇｌ＠＋ｍ　１１ｃｏｔｏ　ＩＩ
ｓ。

ｎｏｐａ＆ｔｒｕｂ＆ｆｃｓｃｕＯ＋ ｓｗｓ＠ｔ　　・諺　１； ５ｔａｒｔｏ＋ｓＩ＋ Ｉｓ　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　ＧＯＴＯａｓ。

ｔｒｄａ＆ｔｒｕｂ＆ｆｃｓｃｕＯ＋ Ｓ阿Ｓ・ｔＩＩｌｌＩ ＠ｔａｒｔり　：ｓ　１］ ５ｔａｒｔ＋　　＋＠　１１ ｓｔａｒＮ　　ｔｓ　１１ ｔｏｇｇｌ＠＋−１１ ００ＴＯＣ５゜ ｔｒｕａ＆ｔｒｃｌｂ＆ｆｃｓｃｕｏ＋ＧＯＴＯｃｓｉ ｔｒｄａ＆ｔｒｄｂ＆ｆｃｓｃｕＯ＆１ｆｆｐｒ＋５ｗ
５ａｔ　　Ｉｍ　ＩＨ ｓｔａｒｔｌ　　ｌ’ｌ　＋。

３５ｔｏｇｇｌｅ　Ｉｍ　１１ ６０丁００５＋ ｔｒｄａ＆ｎｏｐｂ＆ｆｃｓｃｕｏ＋ ５ｗ５ａｔ　　ｌＩ　Ｉ； ｔ　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　５ｔ−ｒｔ＋　、＋＊　ｈＧＯＴＯロ５１ ｎｏｐａ＆ｎｏｐｂ＆ｆｃｓｃｕＯ＋ ＧＯＴＯｗａ（＋＋ Ｓ　　　　　ｔｒｕｂ＆１ｆｃｓｃｕｏ＆１ｆｆｐｒ　
１ｔｒｕａ＆ｔｒｕｂ＆ｆＣ１ｃｕＯ＆１ｆｆｐＣ＋５
ｔａｒｔＯＩｍ　’１ ｔｏｇｇｌｅ　、ｍ　１゜ ＧＯＴＯε５１ １０　　　　　ｔｒｕｂ＆１ｆｃｓｃｕＯ＆ｆｆｐｒ’
　１ｓｅｃｏｎｂｒｂ＆１ｆｃｓｃｕｏ　１ｎｏｐｂ＆
Ｉｆｃｓｃｕｏ　１ ｔｒｕａ＆ｎｏｐｂ＆ｆｃｓｃｕｏ＋ ５ｔａｒｔｏ　　＋冨　１１ １５　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　ＧＯＴＯＥ５゜ｐｒｉｓｏｂｒａ
＆Ｆｃ５ｃｕｏ＆Ｉｐｒ（＋＋Ｉｏｂｒｂ＋ｅｎｒａｇ
ｅ　Ｉｍ　１１ ＧＯＴＯｂｒｆｒｏｖａａＨ ｐ「引ｘｂｒｂ＆Ｆｃ５ｃｕＯ＆ｌ５ｅｃｏｎｂｒ畠：
２０　　　　　　　　　　　　　　　　　　　　　　　
　、　　　　　ｅｎｒ＊ｇｔ＋　＋ｍ１＋ＧＯτＯｂｒ
ｆｒｏ州Ｊ ＃　ａｎｄ　ｏｆ　ｐｏｒｔ（ｏｎ　ｃｏｍｍｏｎ　ｔ
ｏ　（１１）ｌ　５ｔａｔｅｓ　ａｎｄｌ　ｗｉｔｈ　
ｏｕｔｐｕｔｓ　４ｎｄｅｐ＠ｎｄ＠ｎｔ　ｏｆ　ｔｈ
ｅ　ｐｒ＠＠＠ｎｔ　ｍｔ＊ｔｔａ２５＃ ｐｒ＋ｍｏｂｒｍ＆ｆｃｓｃｕＯ６ｓｅｃｏｎｂｒｂ＋
ｔｏｂｒｂ　　Ｉｍ　Ｉｆ ｓｍｓｅｔ　　ｔｓ　＋＋ ＧＯＴＯｖｅｒｉｏ−８５Ｈ ３０ｐｒｉｍｏｂｒｂ＆Ｉｆｃｓｃｕｏ＋ｓｗｓａｔＩ
ｍＯ＋ ５ｔａｒｔｏ　　ｉｌｌ　＋＋ ＧＯＴＯｖａｒｓｏｊ５１ ｓｓｃｏｎｂｒｓ＆Ｆｃ５ｃｕｏ＆１ｎａｐ１４　ｔｒ
ｄｂｌ＋３５　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　ｔｏｂｒａ　　Ｉｍ
　ＩＩＧＯＴＯｖｅｒｓｏ−０５＋ ５ｅｃｏｎｂｒｓ＆ｆｃｓｃｕＯ＆ｔｒｕｂ＋ｔｏｂｒ
ａ　　Ｉｍ　　＋＋ ５ｍ５ｅｔ　　Ｉｍ　　Ｉ； ５ｔａｒｔＱ　　＋ｓ＋　　１゜ ００ＴＯｖｅｒｓｏ−ＦＳＩ ｓｅｃｏｎｂｒａ＆ｆｃｓｃｕＯ＆ｐｒｉｍｏｂｒｂ＋
５　　　　　　　　　　　　　　　　　　　　　　　　
　　　　ｔｏｂｒａ　＋ａ　Ｉ；５ｗ５ａｔ　　＋ａ　
　＋＋ ｔｏｂｒａ　　＋ｓ＋　１７ １０　　　　　　　　　　　　　　　　　　　　　　　
　　　　　ｔｏｂｒｂ　＋−１；ｔｏｂｒｂ　　Ｉｍ　
　＋＋ Ｓｍ５ｔｅ　　ｌ喝　１； ５ｔａｒｔ＋　　ｉｌｌ　　＋１ ＧＯＴＯｖ＠ｒｓｏ−ＦＳＩ ＥＮＯＣＡＳＥ ＦＳ　　　Ｈｆ＋ｆ−ａ　ｔｒａｎｓｍ４ｔｓ　ｏｖｅ
ｒ　ｃｈａｎｎｅｌ　ＬｆＨ−ｂ　ｏｖｅｒ　ｃｈａｎ
ｎｅｌ　Ｊ　　　　　　　　　　　５ｗ５ｅｔ　＋ｓ　
ＩＡＳＥ ｓｗｓｅｔ　　Ｉｍ　　Ｉｆ ｓｔａｒｔｏ　　４　　＋＋ ｔｏｇｇ（ｅ　ｉｌｌ　ｂ ｉｅｃｏｎｂｒａ＆１ｆｃｓｃｕＯ＆Ｆｅ５ｃ（１１）
　１ｎｏｐａ＆！ｆｃｓｃｕｏ＆ｆｃｓｃｕ＋　１ｎｏ
ｐａ＆ｔｒｕｂ＆ｆｃｓｃｕＯ＆Ｆｃ５ｃｕ＋　＋ＧＯ
ＴＯａｓ＋ ｔｒｄａ＆ｔｒｄｂ＆ｆｃｓｃｕＯ＆ｒｃｓｃｕｌ＆Ｆ
ｆｐｒ＋ｔｏｇｇｌｅ　＋ｓ　１； ＧＯＴＯＣ５゜ ｎｏｐａ＆ｔｒｄｂ＆ｆｃｓｃｕＯ＆Ｆｃ５ｃｕｌ　＋
５ｔａｒｔ＋　　ｉｌｌ　　ｂ ５　　　　　　　　　　　　　　　　　　　　　　　　
　　　ＧＯＴＯＣ５゜ｔｒｕａ＆ｔｒｕｂ＆ｆｃｓｃｕ
Ｏ＆Ｆｃ５ｃｕｉ＆Ｉｆｆｐｒ＋５ｔａｒｔｏ　　ｊｌ
ｌ　＋＋ ｔｏｇｇｌｅ　　Ｉｍ　　Ｉｔ ＧＯＴＯＣ５； １０　　　　　　　ｔｒｕａ＆ｎｏｐｂ＆ｆｃｓｃｕＯ
＆ｆｃｓｃｕ＋　＋５ｔａｒｔＱ　　＋ｓ　　Ｉｔ ＧＯＴＯＣ５゜ ｔｒｄｂ＆ｆｃｓｃｕｏｌｉ！ｆｃｓｃｕｌ＆Ｉｆｆｐ
ｒｌｔｒｄａ＆ｔｒｄｂ＆ｆｃｓｃｕＯ＆Ｆｃ５ｃｕＩ
＆１ｆｆｐｒ＋＋　５　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　ｓｗｓ。（、、ｊ。

５ｔａｒｔ＋　　ｉｌｌ　Ｉｆ ｔｏｇｇｌｅ　＋＊　１Ｈ ＧＯＴＯＯ５゜ ｔｒｄｂ＆ｆｃｓｃＬＩＯ＆１ｆｃｓｃｕｌ＆Ｆｆｐｒ
　１２Ｏ５ｓｃｏｎｂｒｂ＆Ｆｃ５ｃｕｏ＆＋ｆｃｓｃ
ｕｌ　１ｎｏｐｂ＆Ｆｃ５ｃｕｏ＆！ｆｅｓｃ（１１）
　１ｔｒｄａ＆ｎｏｐｂ＆Ｆｃ５ｃｕＯ＆ｆｃｓｃｕｌ
　＋５ｗ５ｅｔ　　Ｉｍ　　ｌｌ ｓｔａｒｔ＋　　ｉｌｌ　　＋＋ ２５ＧＯＴＯＤ５＋ ｎｏｐａ＆ｎｏｐｂ＆Ｆｃ５ｃｕＯ＆ｆｃｓｃｕ＋　＋
ＧＯＴＯｗａｉｔ； ｔｒｕａ＆ｔｒｄｂ＆ｆｃｓｃｕＯ＆Ｆｃ５ｃｕｌ＋５
ｔａｒｔＯ＋ｓ　ＩＩ ”Ｏ５ｔａｒＨ＋ｓ　　Ｉｆ ＧＯＴＯＧ５゜ １ｆｃｉｃｕｏ＆！ｆｃｓｃｕｌ　１ ｔｒｄａ＆Ｉｆｃｓｃｕｏ＆ｆｃｓｃｕ１１ｔｒｕｂ＆
ｆｃｓｃｕＯ＆１４ｃｓｃｕ＋　１３５　　　　　　ｔ
ｒｄａ＆ｔｒｕｂ＆ｆｃｓｃｕｏ＆ｆｃｓｃｕｔ　＋５
ｗ５ｅｔ　　思　１ｉ ｓｔａｒｅｏ　　Ｉｍ　Ｉ； ’　　　　　（Ｊ　　　　　　　　　　　　ＧＯＴＯＦ
Ｓ。

ｐｒｊｍｏｂｒａ＆Ｆｃ５ｃｕＯ＆ｆｃｓｃｕＩ＆１（
ｓｅｃｏｎｂｒｄ　ｐｒ１ｍｏｂｒｂｌ＋ｐｒｊｍｏｂ
ｒａ＆ｆｃｓｃｕｏ＆Ｆｃ５ｃ）Ｉ＆ｐｒ１ｍｏｂｒｂ
＆ｆｆｐｒ＋ｅｎｒｅｇａ　　＋曽　１１ ＧＯＴＯｂｒｆｒｏｍａＩ ｐｒ１ｍｏｂｒａ＆Ｆｃ５ｃｕＯ＆Ｆｃ５ｃｕｉ＆ｐｒ
ｊｍｏｂｒｂ＆１ｆｆｐｒ＋ＴＯｅｎｒａｇｂ　＋ｍ＋
Ｈ ＧＯＴＯｂｒｆｒｏｍｂＩ ｐｒ＋ｍｏｂｒｂ＆ｆｃｓｃｕＯ＆ｆｃｉｃｕｔ＆１（
ｓｅｃｏｎｂｒ（１１）　ｐｒ＋Ｍｏｂｒ（１１）＋ａ
ｎｒｅｇｂ　＋ｍ１１ １５　　　　　　　　　　　　　　　　　　　　　　　
ＧＯＴＯｂｒｆｒｏｌｌＪｔ　＠ｎｄ　ｏｆ　ｐｏｒｔ
ｉｏｎ　ＣＯ＋ｎ＋ｓＯｎ　ｔｏ　（１１）ｌ　５ｔａ
ｔｅａ　ａｎｄ謬ｗｉｔｈ　ｏｕｔｐｕｔｓ　１ｎｄｅ
ｐｅｎｄｅｎｔ　ｏｆ　ｔｈ＠ｐｒｅｓｅｎｔ　５ｔａ
ｔｅ２０　　　　　ｐｒ（ｍｏｂｒａ＆Ｆｃ５ｃｕＯ＆
ｆｃｓｃｕｌ＆５ｅｃｏｎｂｒｂＩｔｏｂｒｂ　　＋ａ
　　ｌｌ ＧＯＴＯｖｅｒｓｏ−Ｃ５Ｂ ｐｒ＋＋ｎｏｂｒａ＆１ｆｃｓｃｕＯ＆ｆｃｓｃｕｌ　
＋５ｗ１ｆｔ　　＋冒　ＩＨ ２５ｓｔａｒｔｏ　Ｉｌｌ　１ｊ ａｏｔｏ　Ｂ５＋ ｐｒｊｍｏｂｒｂ＆ｆｃｓｃｕＯ１ｉ＋Ｉｆｃｓｃｕ＋
＋５ｗ５ｅｔ　　、＊　　＋＋ ５ｔａｒＮ　　ｊｌｌ　　＋。

３０　　　　　　　　　　　　　　　　　　　　　　Ｇ
ＯＴＯＧ６゜５ｅｃｏｎｂｒａ＆ｆｃｓｃｕＯ＆ｆｃｓ
ｃｕｌ＆（ｎｏｐｔ４　ｔｒｕｂｌｔｏｂｒａ　　＋＊
　＋＋ ＧＯＴＯｖｅｒｓｏ−Ｅ５＋ ５ｅｃｏｎｂｒａ＆ｆｃｓｃｕＯ＆Ｆｃ５ｃｕＬ＆ｔｒ
ｄｂ＋３５ｔｏｂｒａ　＋ｇ　＋＋ ５ｗ５ｅｔ　　＋ＩＩ　Ｏ。

５ｔａｒｔ＋　　＋＠　’ｈ ＧＯＴＯｖｅｒｉｏ−ＧＪ Ｉ　　　　　　５ｅｃｏｎｂｒａ＆ｆｃｓｃｕＯ＆ｆｃ
ｓｅｕｌ＆ｐｒ＋ＩＩｏｂｒｂ＋ｔｏｂｒａ　　Ｉｍ　
　＋＋ ５ｗ５ａｔ　　＋ＩＩ　Ｊ ＧＯＴＯｖｅｒｓｏ−Ｃ５゜ ５　　　　５ｅＣＯｎｂｒａ＆ｆＣ５ＣＪＯ＆ｆＣ’ａ
Ｃｕ１＆５ｅＣＯｎｂｒｂ＋ｔｏｂｒ竺　、富　１； ｔｏｂｒｂ　　＋１１　１１ ｓａｅｏｎｂｒｂ＆Ｆｃ５ｃｕＯ＆ｆｃｓｃｕｌ＆七ｒ
ｕａ＋ｔｏｂｒｂ　　＋ｌｌｌ　　１＋ ５ｗ５ｓｔ　　：ｍ　Ｏ； ５ｔａｒｔｏ　　＋＊　　＋＋ ＧＯＴＯｖｅｒｉｏ−Ｃ５Ｂ εＮ０ＣＡＳε ＧＳ　　ｇ　ｆｉｆ−ｓ　ｔｒａｎｓ＋＋ｕｔｓ　ｏｖ
ｅｒ　ｃｈａｎｎｅｌ　Ｏ。

ｔｒｄａ＆ｔｒｕｂ＆ｆｃｓｃＵＯ＆ｆｅｓｃｕｌ＋５
ＷＳｅｔ　　＋ｆｆｉ　Ｉｊ ＳｔａｒｔＯｔｔ　ｌｌ ｔｒｕａ＆ｔｒｕｂ＆ｆｃｓｃｕＯ＆ｆｃｓｃｕＩ＆ｆ
ｆｐｒ＋５ＷＳ１１ｔ　　ｉｌｌ　　＋＋ ５ｔａｒｔＯｊｌｌ　　１Ｈ ｎｏｐａ＆ｔｒｕｂ＆ｆｃｓｃｕＯ＆ｆｃｓｃｕ＋　。

５ｗ５ａｔ　　：ｓ　　ＩＨ ｓｔａｒｔｏ　　ｒｍ　　Ｉｆ ｔｒｄａ＆ｔｒｄｂ＆ｆｃｓｃｕＯ＆Ｆｃ５ｃｕＩ＆Ｆ
ｆｐｒ＋５ｔａｒｔｌ　　ｌｌ　１Ｈ ｔｏｇｇｌｅ　ニー　Ｉｆ Ｉ　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　ＧＯＴＯｃｓ。

ｔｒｄａ＆　ｆｃｓｃｕｏ＆　！　ｆｃｓｃｕ　Ｉ＆　
！　Ｆ　ｆｐｒ　１ｓａｃｏｎｂｒａ＆ｆｃｉｃｕＯ＆
４ｆｃｓｃｕｌ　１ｎｏｐａ＆ｆｃｓｅｕＱ＆ミｆｃｓ
ｃｕ＋１Ｓ　　　　　　ｎｏｐａ＆ｔｒｄｂ＆Ｆｃ５ｃ
ｕＯ＆Ｆｃ５ｃｕ＋　＋５ｔａｒｔ＋　　ｊｌｌ　　１
ｉ ＧＯＴＯＣ５゜ ｔｒｄａ＆ｔｒｄｂ＆ｆｃｓｃｕＯ＆ｆｃｓｃｕｌ＆１
ｆｆｐｒ＋５Ｈ５ｅｔ　　′Ｍ　　Ｉ； ＴＯ５ｔａｒＮ　　繭Ｉｆ ｔｏｇｇ＋ａ　　＋雪　１＋ ＧＯＴＯＯ５゜ ｔｒｄａ＆ｎ０ｐｂ＆ｆｃｓＣｕＯ＆ＦＣｊｃｕｌ　＋
５ｗ５ｅｔ　　Ｉｍ　　＋＋ １５　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　５ｔａｒｔ＋　　＋ａ　１ｔＧＯＴ
００５＋ ｔｒｕｂ＆　！　ｆｃｓｃｕｏ＆　ｆｃｓｃｕ　Ｉ　＆
　Ｉ　ｆ　ｆｐｒ　１ｔｒｕａ＆ｔｒｕｂ＆ｆｃｓｃｕ
Ｑ＆ｆｃｓｃｕＬ＆　ｌ　ｆｆｐｒ＋５ｔａｒｔｏ　　
ｌａ　　＋＋ ２０　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　ｔｏｇｇｌａ　　＋−１゜ＧＯＴＯＥ
５゜ ｔｒｕｂ＆１ｆｃｓｃｕＯ＆ｆｅｉｃｕｌ＆＃ｐｒ　１
ｓｅｃａｎｂｒｂ＆１ｆｃｓｃｕＯ＆ｆｃｓｃｕｌ　１
ｎｏｐｂ＆！ｆｃｓｃｕｏ＆ｆｃｓｃｕ＋　１２Ｓ　　
　　　　ｔｒｕａ＆ｎｏｐｂ＆ｆｃｓｃｕＯ＆ｆｃｓｃ
ｕｌ　＋５ｔａｒｔｏ　　＋ｓ　　１１ ００丁０ε５； ｎｏｐａ＆ｎｏｐｂ＆ｆｃｓｃｕＯ＆ｆｃｓｃｕｌＧＯ
ＴＯｗａ＋ｔ１ ３ＯＩｆｃｓｃｕＯ＆Ｉｆｃｓｃｕ１１ｔｒｕａ＆ｒｃ
ｓｃｕｏ＆ｌＦｃ５ｃｕ＋　１ｔｒｄｂ＆１ｆｃｓｃｕ
Ｏ＆ｆｃｓｃｕ＋　ｊｔｒｕａ＆ヒｒｄｂ＆ｆｃｓｃｕ
Ｏ＆ｆｃｓｃｕ＋　１ｓｔａｒｔｏ　　Ｉｍ　＋＋ ３５　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　５ｔａｒｔ＋　　ｒｍ　ＩＩＧＯＴＯＯ
５゜ ｐｒｌ＋５ｏｂｒ＠＆ｆｃｓｃｕＯ＆Ｆｃ５ｃｕｌ＆Ｉ
Ｌｓｅｃｏｎｂｒ＠ｐｒ（ｍｏｂｒｂｌ　＋＋　　　　
　　　　　　　　　　　　　　　　　　　ｅｔｖｅｇａ
　４菖１；ＧＯＴＯｂｒｆｒｏｍａＩ ｐｒ＋＋ｎｏｂｒａ＆ｆｃｓｃｕＯ＆ｆｃｓｃｕｌ＆ｐ
ｒ＋ｆｆ１ｏｂｒｂｌ＋ｆｆｐｒ＋ｅｎｒｅｇａ　　ｊ
ｌｌ　＋＋ ５　　　　　　　　　　　　　　　　　　　　　　ＧＯ
ＴＯｂｒｆｒｏｍａＨｐｒｉｍｏｂｒａ＆ｆｃｓｃｕＯ
＆ｆｃｓｃｕＩ＆ｐｒイｍｏｂｒｂ＆Ｉｆｆｐｒ＋ｅｎ
ｒｅｇｂ　　＋ｍ＋Ｉ ＧＯＴＯｂｒｆｒｏｍｂＩ ｐｒｊｔｒｏｂｒｂ＆ｆｃｓｃｕＯ＆ｆｃｓｃｕＩ＆Ｉ
ＴＯ（ｓ＠ｃｏｎｂｒｄρｒ１ｍｏｂｒ（１１）＋ｅｎ
ｒｅｇｂ　＋＊＋； ＧＯＴＯｂｒｆｒ６ＩＩＩｂＪ 譚 ＃ｅｎｄｏｆｐｏｒｔイＯｎＣＯｍｔｎＯｎｔｃｒ（１
１）ｌＳｔａｔｅＳａｎｄ＋５　＃　ｗｉｔｈ　ｏｕｔ
ｐｕｔｓ　Ｉｎｄｅｐｅｎｄｅｎｔ　ｏｆ　ｔｈ＠ｐｒ
ｅｓｅｎｔ　５ｔａｔｅｐｒｉｍｏｂｒａ＆ｆＣ１ｃｕ
Ｏ＆Ｆ＋ＪＣｕｌ＆５ａｃｏｎｂｒｌ）ｒｔｏｂｒａ　
Ｉｍ　Ｉｆ Ｓ阿ｓ＠ｔ　　＋■１＋ ２０　　　　　　　　　　　　　　　　　　　　　　Ｇ
ＯＴＯｖｅｒｓｏ−Ｂ５＋ｐｒ＋５ｏｂｒａ＆ｆｃｓｃ
ｕＯ＆Ｉｆｃｓｃｕ＋＋５ｉｖｓｅｔ　　＋ｓ　Ｏ＋ ５ｔａｒｔｌ　　＋＠Ｉｆ ＧＯＴＱ　Ｃ５＋ ２Ｓ　　　　　　ｐｒ１ｍｏｂｒｂ＆１ｆｃｓｃｕＯ＆
ｆｃｓｃｕ＋＋５ｗ５ｅｔ　　＋ｗ　Ｏ＋ ５ｔａｒｔｏ　　：ｌｌ　＋＋ ＧＯＴＯε５； ５ｅｃｏｎｂｒａ＆ｆｃｓｃｕＯ＆ｆｃｓｅｕｌ＆（ｎ
ｏｐｔ（ｔｒｄｂｌ　＋３０　　　　　　　　　　　　
　　　　　　　　　　ｔｏｂｒｓ　＋＋　Ｌ＋００ＴＯ
ｖｅｒｉｏ−０５； ｓｅｃｏｎｂｒｍ＆　ｆｃＳｃｕｏ＆　ｆｃｓｃｕ　ｌ
　＆　ｔｒｕｂ　ｒｔｏｂｒａ　　Ｉｍ　＋＋ ５ｗ５ａｔ　　＋ｓ　　＋＋ ３５　　　　　　　　　　　　　　　　　　　　５ｔａ
ｒｔｏ　＋−ｔＧＯＴＯＶ＠ｒｓｏ−Ｆ５ｉ ＊ｅｃＯｎｂｒａ＆ｆｃｓＣＵＯ＆ｆＣ１ｃｕｌｂｐＭ
ｍｏｂｒｂ＋ｔｏｂｒａ　　ｊｌｌ　＋＋ ’　　　　　　　　　　　　　　　　　　　　　　　５
ＷＳｅｔ　１ｍ　＋＋００ＴＯｖｅｒｓｏ−Ｃ５Ｈ ５ａＣＯｎｂｒａ＆ｆｃｓｃｕＯ＆ｆＣ５ｃｕ１＆５ｅ
ＣＱｎｂｒｂＩｔｏｂｒａ　＋ｓ　ＩＩ ５　　　　　　　　　　　　　　　　　　　　　　　　
ｔｏｂｒｂ　＋−１゜ｔｏｂｒｂ　　ｊｌｌ　Ｔｉ ＧＯＴＯｖｅｒｔｏ−８５＋ ｓｗｓ＠ｔ　　＋ｓ　　＋＋ ５ｔａｒｔ１１ｍ　ｌｌ ＧＯＴＯｖｅｒｓｏ−Ｆ５； εＮ０ＣＡＳε ｂｒｆｒｏｍａ　　　　　　　　　　　　　　　　　　
　　　ａｂ＋ａｏｄａ　＋１１１１ＡＦＥ Ｉｍ（ｎｕｉａ＆ｔｕｍａ＋ ｔｏｂｒａ　　＋曹１（ ＧＯＴＯｖｅｒｉｏ−０５Ｉ Ｂ＋（１１）ｎｕｓａ＆ｌｔｕｍ ａ＋ｔｏｂｒａ　　＋−＋Ｉ ＧＯＴＯｖｅｒｉｏ−Ｅ５Ｂ ｍ＋ｎｕｓａ＆ｔｕｍａｒ ２５ＧＯＴＯｖ＠ｒｓ。−ｏｓ。

ｍｆｎｕｓａ＆ｌｔｕｌ１ｇ＋ ＧＯＴＯｖｅｒｉｏ−ε５Ｉ ＥＮＯＣＡＳε ３０ｂｒｆｒｏｍｂ　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　ａｂｍｏｄｂ　　＋＋
＋　　ｈＣＡＳε ！ｍ１ｎｕｓｂ＆ｔｕｍｂ＋ ｔｏｂｒｂ　＋５ｌＢ ＧＯＴＯｖｅｒｓｏ−８５Ｈ ３５！ｍ＋ｎｕｓｂ＆ｌｔｕｍｂ＋ ｔｏｂｒｂ　　＋ｌｌ＋Ｈ ＧＯＴＯｖｅｒｓｏ−Ｃ５Ｈ ｍＩｎｕｓｂ＆ｔｕｔｎｂ ＧＯＴＯｖｅｒｓｏｊ５＋ １　　　　　　　ｍ１ｎｕｓｂ＆Ｉｔｕａｂ＋ＧＯＴＯ
ｖｅｒｉｏ−ＣＪ εＮ０ＣＡＳε ５　ｖｅｒｉｏ−８５ ｓｔａｒｔｏ　Ｉｍ　ｂ ｓｔａｒｔ＋　　ｉｌｌ　Ｏ＋ Ｓ軸ｇｅｔ　　ｌａ　　＋。

ＧＯＴＯＢＳ＋ 、ｏｖｅｒｓｏ−Ｃ５ ｓｔａｒｔＱ　　ｊｌｌ　ａｔ ｓｔａｒｔ＋　　＋＋＋　＋＋ １ｌ−ＩＳｅｔ　　１ｇ　ｏ。

ＧＯＴＯＣ５； ｖ＠ｒｓ６−０５ ｓｔａｒｔｏ　　Ｉｍ　Ｏ＋ ５ｔａｒｔ＋　　ｊｌｌ　Ｉｔ ｔｗｓｅｔ　　ｉｆｉ　　ｂ ２０　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　ＧＯＴＯ０５゜ｖｅｒｉｏ−Ｅ５ ｓｔａｒｔｏ　　ｊｌｌ　Ｌ。

５ｔａｒＨｊｌｌ　０゜ ２５　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　側ｓｅｔ　＋ｇ　ｏ。

ＧＯＴＯＥ５゜ ｖｅｒｓｏ−Ｆ５ ｓｔａｒｔａ　　ｊ’ｌ　＋１ ｓｔａｒＮ　　ｊｌｌ　　ｂ ３０　　　　　　　　　　　　　　　　　　　　　　　
　　　　　５ｗ５ｅｔ　＋ｓ　＋＋００７ＯＦ５＋ ５ｔａｒｔｏ　　１１１　＋＋ ５ｔａｒｔｌ　　ｌｌ　　＋＋ ３５　　　　　　　　　　　　　　　　　　　　　　　
　　　５１１ｓｓｔ　　ｌＩＯ；ＧＯＴＱ　Ｃ５゜ εＮＯ９ＣＵＢＲＯ

【図面の簡単な説明】

第１図はこの発明によるパケット交換素子から成る相互
接続ネットワークを利用する並列処理構造の概略図、 第２図はパケット交換素子のブロック図、第３図はメツ
セージ放送アルゴリズムを示す図、第弘図は入力装置の
論理ネットワークの動作線図、 第５図は素子の出力装置の論理ネットワークの詳細図、 第６図は第５図の論理ネットワークの制御装置の動作線
図、 第１図はＦＩＦＯメモリの１つの構成図、第２図と第り
図は第１図のＦＩＦＯの２つの論理ネットワークの動作
線図、 第１Ｏ図はスイッチ制御装はのブロック図、第１／図は
スイッチ制御装置における経路指示タグ処理回路のブロ
ック図、および 第１２図から第１！図は第１／図の幾つかの回路の詳細
図である。 図中、ＥＣＰはパケット交換素子、　　ＩＭＡ、ＩＭＢ
は入力装置、ＦＩＦＡ、ＦＩＦＢはＦＩＦＯメモリ、Ｓ
Ｗはスイッチ、ＳＣＵはスイッチ制御装置、　ＲＵＯ，
ＲＵ／は、出力装置、をそれぞれ示す。

Claims (14)

【特許請求の範囲】
1. （１）ネットワークを介して転送されるパケットの放送
   を可能にする自己経路指示多段相互接続ネットワークの
   ためのパケット交換素子であつて、素子（ＥＣＰ）の入
   力と同数だけの部分から成り、各部分は出力に向つての
   パケット転送の前にパケット緩衝するＦＩＦＯメモリ（
   ＦＩＦＡ、ＦＩＦＢ）を備える入力装置（ＩＭＡ、ＩＭ
   Ｂ）と、 転送されるべき各パケットに対して、素子 （ＥＣＰ）の／入力（ＩＤＡ、ＩＤＢ）と１つ以上の出
   力（ＵＤ０、ＵＤ１）との間で前記パケットに要請され
   る接続を、各パケットに関連し、かつ異なるネットワー
   ク段における通常の経路指示および放送にそれぞれ関す
   る第１部分と第２部分（ＴＡＧ、ＢＲＤ）を備える経路
   指示タグに含まれる情報に基づいて設定し、そして別々
   の入力に同時に到着するパケット間に起り得る経路指示
   上の対立を解決する、制御装置（ＳＣＵ）に関連するス
   イッチ（ＳＷ）と、素子出力と同数だけの部分から成り
   、かつ 宛先に向かう正確なパケット転送に必要な機能の全体を
   実行する出力装置（ＲＵ０、ＲＵ１）と、を備えている
   ものにおいて、 スイッチ（ＳＷ）の制御装置（ＳＣＵ）に属する手段（
   ＳＣＵＢＲＤ、ＭＡＮＥＴ）であつて、この手段は放送
   の要請を検出すると、パケットが放送されるべき宛先の
   数に関する第１パラメータと、放送が要請されるすべて
   の段の中から該素子が属する段の位置に関する第２パラ
   メータを比較することによつておよび特定メッセージを
   放送するために捕捉される可能性のあるネットワーク出
   力の最大数を表示することによつて前記要請を受け入れ
   る可能性を評価し、第１パラメータが第２のそれより大
   きいかあるいはそれと同じ場合に放送の要請を受け入れ
   、その要請が受け入れられる場合に、放送しようとする
   パケットを格納するメモリ（ＦＩＦＡ、ＦＩＦＢ）にこ
   の条件を通信する、信号（ＤＥＦＯＩＳＡ、ＤＥＦＯＩ
   ＳＢ）を発生し、そしてまた、放送が関係する素子出力
   の１つを介して送られるべき少なくとも１つの修正され
   た経路指示タグを発生するように構成されていて、放送
   の要請は段内の素子において、同じ段の他の素子におけ
   る他の放送要請の処理とは独立して処理されている、前
   記手段と、 各入力装置部分のメモリ（ＦＩＦＡ、ＥＩＦＢ）に属し
   、スイッチ（ＳＷ）の制御装置（ＳＣＵ）によつて発生
   される前記信号（ＤＥＦＯＩＳＡ、ＤＥＦＯＩＳＢ）の
   ある場合、同じパケットの複数の連続的読出しによつて
   、パケットの実際の放送を実行する手段（ＣＴＤ、ＣＴ
   ）と、 を備えていることを特徴とする前記パケット交換素子。
2. （２）特許請求の範囲第１項記載の素子であつて、２入
   力および２出力素子の場合、前記第１パラメータ（Ｔｃ
   ）は、前記第１タグ部分（ＴＡＧ）から、放送が要請さ
   れている段に関連するビットを抽出することによつて、
   そのようなビットを最下位の位置に向つて圧縮すること
   によつて、および最上位ビット（ＴＵＭ）を１に強制す
   ることによつて得た２進数であり、そして前記第２パラ
   メータは２＾ｋによつて与えられるが、ｋは放送が要請
   されている段のシーケンスにおいて、素子が属す段の通
   し番号であることを特徴とする前記パケット変換素子。
3. （３）特許請求の範囲第２項記載の素子であつて、前記
   修正されたタグは、第１タグ部分において、前記第１パ
   ラメータを形成するのに利用されたビットを、最上位ビ
   ットを例外として、第１と第２のパラメータ間の減算の
   結果のビットに置き換えることによつて得られることを
   特徴とする前記パケット交換素子。
4. （４）特許請求の範囲第１項記載の素子であつて、前記
   スイッチ（ＳＷ）の制御装置（ＳＣＵ）はスイッチ（Ｓ
   Ｗ）の各入力に関連し、かつ２つのパラメータ間の前記
   減算を実行するよう配置されて、前記減算が負の結果を
   与えるか否かを表示する信号（ＭＩＮＵＳ）を発生し、
   そして前記修正されたタグを構成するタグ処理デバイス
   （ＭＡＮＥＴ）と、 これもまたスイッチ（ＳＷ）の各入力に関連し、かつ修
   正タグおよびオリジナルタグをそれぞれ格納する第１と
   第２のレジスタ（ＲＴＭＯＤ、ＲＴ）と、 修正タグあるいはオリジナルタグのいずれ かを交換されたパケットと関連させる第１マルチプレク
   サ（ＭＸ６）と、 スイッチ（ＳＷ）の入力と出力との間の接続を、経路指
   示タグ、減算により起り得る負の結果を表示する信号（
   ＭＩＮＵＳ）および第１パラメータを形成するために利
   用されるものの中の最上位ビット（ＴＵＭ）を利用する
   ことによつて設立し、第１マルチプレクサ（ＭＸ６）を
   制御して、タグ伝送を予定する時間位相において、スイ
   ッチ（ＳＷ）に第１あるいは第２のレジスタ（ＲＴＭＯ
   Ｄ、ＲＴ）の内容を供給し、対応する要請が受け入れら
   れる場合に、パケットの放送伝送の条件を格納し、そし
   て関連の出力部分（ＲＵ０、ＲＵ１）によつて宛先に転
   送するパケットを制御する制御論理ネットワーク（ＳＣ
   ＵＢＲＤ）と、 を備えていることを特徴とする前記パケット交換素子。
5. （５）特許請求の範囲第４項記載の素子であつて、前記
   タグ処理デバイス（ＭＡＮＥＴ）は ２つのタグ部分（ＴＡＧ、ＢＲＤ）を形成するビットを
   受信し、かつ前記第１パラメータ（Ｔｃ）を形成する第
   １ビット抽出器（ＥＢ１）と、第２タグ部分（ＢＲＤ）
   のビットおよび、それが属するネットワーク段の通し番
   号を表示する第１ビットパターン（ｊ）を受信し、そし
   て放送が要請されている段シーケンスにおけるそのよう
   な段の通し番号（ｋ）を表わす第２ビットパターンを発
   生する第２ビット抽出器（ＥＢ２）と、 前記第１パラメータ（Ｔｃ）と第２ビットパターン（ｋ
   ）を受信し、第２パラメータ（２＾ｋ）を計算し、２つ
   のパラメータ間の減算を実行し、そして第１出力におい
   て減算それ自体の結果（ＮＴｃ）および減算により起り
   得る負の結果を表わす前記信号（ＭＩＮＵＳ）を発信す
   る演算論理装置（ＡＬＵ）と、第２タグ部分（ＢＲＤ）
   を形成するビットを受信し、かつ前記第２タグ部分（Ｂ
   ＲＤ）において放送の要請を表わす第１論理値を有する
   ものの中から最上位ビット（ＢＵＭ）の位置を符号化す
   る第３ビットパターンを供給する優先順位エンコーダ（
   ＰＥ）と、 優先順位エンコーダ（ＰＥ）の出力に接続されて、単一
   ビットが所定の論理値を有し、そしてその位置によつて
   、第２タグ部分（ＢＲＤ）における前記第１論理値を有
   するものの中から前記最上位ビット（ＢＵＭ）の位置を
   表示する場合、第４ビットパターン（ｄｅ）を発生する
   デコーダ（ＤＥ２）と、 両タグ部分（ＴＡＧ、ＢＲＤ）のビット、減算の結果（
   ＮＴｃ）および第４ビットパターン（ｄｅ）を受信し、
   そして前記修正タグを発するビット再結合デバイス（Ｒ
   Ｂ）と、 前記第３ビットパターンによつて制御され、かつ第１タ
   グ部分（ＴＡＧ）のビットから前記第１パラメータ（Ｔ
   ｃ）を形成しようとするものの中の前記最上位ビット（
   ＴＵＭ）を選択する第２マルチプレクサ（ＭＸ７）と、 前記第２マルチプレクサ（ＭＸ７）によつて選択された
   ビットを前記制御論理ネットワーク（ＳＣＵＢＲＤ）に
   とつて利用できるように格納し、そして保持するよう配
   置されたレジスタ（ＦＦＴ）と、を備えていることを特
   徴とする前記パケット交換素子。
6. （６）特許請求の範囲第５項記載の素子であつて、前記
   第１と第２のビット抽出器（ＥＢ１、ＥＢ２）は第１ス
   イッチング回路（ＤＥＣ）の三角マトリックス（ＭＤＥ
   ）を備えており、第１ビット抽出器（ＥＢ１）のマトリ
   ックス行はそれぞれ第１タグ部分（ＴＡＧ）の１ビット
   （ｔ（ｉ））に関連し、そして第２ビット抽出器のマト
   リックス行は前記第１ビットパターン（ｊ）の１ビット
   に関連しており、両抽出器（ＥＢ１、ＥＢ２）のマトリ
   ックス列はそれぞれ第２タグ部分（ＢＲＤ）の１ビット
   （ｂ（ｉ））に関連しており、各回路（ＤＥＣ）は第１
   入力（Ｉｄｅ）と第１出力（Ｕｄｅ）を有するが、これ
   らは接続されて、回路が属す列に関連する第２タグ部分
   （ＢＲＤ）のビットが前記第１論理値を有する場合に、
   回路が属す行に関連する第１タグ部分（ＴＡＧ）あるい
   は前記第１パターンのそれぞれのビットを、ビット抽出
   器出力に向かつて転送しており、さらに前記回路は第２
   入力（Ｐｉｎ）と第２出力（Ｐｏｕ）を有していて、こ
   の両者間で第１のものに対する相補論理値は反対の場合
   に伝搬されることを特徴とする前記パケット変換素子。
7. （７）特許請求の範囲第５項記載の素子であつて、前記
   第１スイッチング回路（ＤＥＣ）の各々は第１と第２の
   入力を第１と第２の回路入力 （Ｉｄｅ、Ｐｉｎ）にそれぞれ接続され、かつ出力を第
   １回路出力（Ｕｄｅ）に接続されており、制御信号とし
   て前記第２タグ部分（ＢＲＤ）のビットを受信し、そし
   て前記制御ビットが第１論理値を有する場合、その第１
   入力と出力の間に接続を達成する第３マルチプレクサ（
   ＭＸ８）と、 第１と第２の入力を第２と第１の回路入力 （Ｐｉｎ、Ｉｄｅ）にそれぞれ接続され、かつ出力を第
   ２回路出力（Ｐｏｕ）に接続されており、制御信号とし
   て第３マルチプレクサ（ＭＸ８）と同じ前記第２タグ部
   分（ＢＲＤ）のビットを受信し、そして前記制御ビット
   が第１論理値に対する相補論理値を有する場合に、その
   第１入力と出力間に接続を達成する第４マルチプレクサ
   （ＭＸ９）と、 を備えていることを特徴とする前記パケット交換素子。
8. （８）特許請求の範囲第６項記載の素子であつて、前記
   第１ビット抽出器（ＥＢ１）はなお、前記第１パラメー
   タ（Ｔｃ）を形成するよう設計されたものの中から前記
   最上位ビット（ＴＵＭ）の位置を識別し、かつその論理
   値を１に強制する論理ゲート（ＰＯＡ）のグループを備
   えており、前記ゲートグループの出力は第１スイッチン
   グ回路（ＤＥＣ）のマトリックス（ＭＤＥ）の各行の第
   １回路に接続されていることを特徴とする前記パケット
   交換素子。
9. （９）特許請求の範囲第５項記載の素子であつて、前記
   ビット再結合デバイス（ＲＢ）は、 その数が１単位だけ縮小された前記第２タ グ部分（ＢＲＤ）のビット数に等しいカウンテイング回
   路（ＴＡ１・・・ＴＡ３）バンクであつて、各回路（Ｔ
   Ａ１・・・ＴＡ３）は、第２タグ部分（ＢＲＤ）の少な
   くとも１ビットを備える各ビットグループにおける第１
   論理値を有するビットをカウントし、そしてカウンテイ
   ング結果をデコードして表示する出力信号を発信するが
   、第１グループは前記第２のタグ部分（ＢＲＤ）の最下
   位ビットから成り、一方各々次のグループは、最上位の
   ものを例外として、第２タグ部分の全ビットから成る最
   後のグループまで、より上位のビットを漸次加算するこ
   とによつて得られる、前記カウンテイング回路バンクと
   、その行はそれぞれ第１と第２のタグ部分 （ＴＡＧ、ＢＲＤ）のビットに関連し、そして列は第１
   と第２のパラメータ間の減算の結果（ＮＴｃ）のビット
   に関連する、第２スイッチング回路（ＲＩＣ）の三角マ
   トリックス（ＭＤＲ）であつて、各第２スイッチング回
   路（ＲＩＣ）は第１入力（Ｓｉｎ）と第１出力（Ｓｏｕ
   ）を有しており、これらは接続されて、前記減算結果ビ
   ットを、この回路が一部となつている（第１マトリック
   ス列における回路にとつての）行と関連する第２タグ部
   分（ＢＢＤ）のビット、あるいはそのようなビットと前
   記カウンテイング回路（ＴＡ１・・・ＴＡ３）の出力信
   号との間の（他のマトリックス列における回路にとつて
   の）論理積、にある制御信号が前記第１論理値に対する
   相補論理値を有する場合に、回路が属す列に沿つて伝搬
   させており、さらに各第２スイッチング回路（ＲＩＣ）
   は第２入力（Ｉｄｒ）と第２出力（Ｕｄｒ）を有してお
   り、これらは、前記制御信号が前記第１論理値を有する
   場合に、それぞれ第１出力（Ｓｏｕ）と第１入力（Ｓｉ
   ｎ）に接続されて、アースに対応する論理値をマトリッ
   クス列に沿つて伝搬させ、そして前記減算結果ビットを
   マトリックス（ＭＤＲ）の行に沿つて伝搬させている、
   前記三角マトリックスと、 第２スイッチング回路（ＲＩＣ）のマトリックス（ＭＤ
   Ｒ）の行と各々が関連し、第２スイッチング回路（ＲＩ
   Ｃ）のマトリックス（ＭＤＲ）の関連する行の出力に存
   在する信号と第１タグ部分（ＴＡＧ）のビットをそれぞ
   れ受信する２入力を有し、そして制御信号として第２タ
   グ部分と前記第４パターンの対応するビット間の論理積
   を受信する、マルチプレクサ（ＭＸＵ０・・・ＭＸＵ３
   ）バンクであつて、各マルチプレクサは、第２タグ部分
   のビットが放送の要請を表示し、かつ最上位ビットでな
   い場合、各自のマトリックス行によつて供給される信号
   （ｃｔ（ｉ））を出力に伝達し、そして他の全条件の下
   では第１タグ部分のビット（ｔ（ｉ））を出力に伝達す
   る、前記マルチプレクサバンクと、 を備えていることを特徴とする前記パケット変換素子。
10. （１０）特許請求の範囲第９項記載の素子であつて、前
    記第２スイッチング回路（ＲＩＣ）の各々は第１と第２
    の入力を第１と第２の回路入力 （Ｓｉｎ、Ｉｄｒ）にそれぞれ接続され、そして出力を
    第２の回路出力（Ｕｄｒ）に接続されており、そして前
    記制御信号が第１論理値を有する場合に、その第１入力
    と出力との間に接続を達成する第５マルチプレクサ（Ｍ
    Ｘ１０）と、 第１と第２の入力を第２と第１の回路入力 （Ｉｄｒ、Ｓｉｎ）にそれぞれ接続され、そして出力を
    回路の第１出力（Ｓｏｕ）に接続されており、そして前
    記制御信号が第１のものに対する相補論理値を有する場
    合に、その第２入力と出力との間に接続を達成する第６
    マルチプレクサ（ＭＸ１１）と、を備えていることを特
    徴とする前記パケット変換素子。
11. （１１）特許請求の範囲第１項記載の素子であつて、２
    入力と２出力を有する素子の場合、入力装置（ＩＭＡ、
    ＩＭＢ）のメモリ（ＦＩＦＡ、ＦＩＦＢ）において放送
    伝送用の同じパケットの複数の連続読出しを可能にする
    手段は、同じ歩進信号（ＩＮＣＲＤ）によつて増分され
    る１組の読出しアドレスカウンタ（ＣＴＤ、ＣＴ）を備
    えており、第１カウンタ（ＣＴＤ）はスイッチ制御装置
    （ＳＣＵ）によつて発信された信号（ＤＥＦＯＩＳ）の
    到着に対応して第２カウンタ（ＣＴ）のカウントをロー
    ドして、実行されるべき読出しが放送伝送の最初である
    ことを表示するが、一方、第２カウンタはそのような信
    号が存在する間、不動作のままであつて、２つのカウン
    タの出力は、スイッチ（ＳＷ）の制御装置（ＳＣＵ）に
    よつて発信される前記信号（ＤＥＦＯＩＳ）のそれぞれ
    、存在あるいは不在における第１カウンタ（ＣＴＤ）の
    あるいは第２カウンタ（ＣＴ）のカウントを、読出しア
    ドレスとして、通過させているマルチプレクサ（ＭＸ３
    ）の２入力に接続されていることを特徴とする前記パケ
    ット交換素子。
12. （１２）特許請求の範囲第１項記載の素子であつて、前
    記スイッチ（ＳＷ）の制御装置（ＳＣＵ）はさらに、経
    路指示対立の場合、この対立のために遅延したパケット
    が存在していた素子（ＥＣＰ）の入力の同一性を格納し
    、そのようなパケットがそれに関連する次の対立時にま
    た遅延しないようにするメモリデバイス（ＦＦ１４）を
    備えていることを特徴とする前記パケット変換素子。
13. （１３）特許請求の範囲第１項記載の装置であつて、そ
    れはさらに、出力装置の各部分（ＲＵ０、ＲＵ１）にお
    いて、第１ネットワーク段においてそのネットワークを
    介して転送されるべき各パケットに対して、伝送規則性
    をチェックするチェックワードを発生し、かつパケット
    ワード伝送後にそれを伝送し、後続の段においては前記
    チェックワードの正確さをチェックし、そして最後の段
    においては前記チェックワードの正確さをチェックし、
    かつ、パケット伝送前にそれを排除する手段（ＣＲＣ）
    と、およびチェックワードの正確さがチェックされてい
    る段に対して、１ワード伝送周期に等しい時間周期だけ
    、パケット転送の終りを素子出力に表示する信号を遅延
    させることができる手段（ＦＦ６）とを備えていること
    を特徴とする前記パケット変換素子。
14. （１４）特許請求の範囲第１３項記載の素子であつて、
    前記チェックワードは並列で計算される巡回冗長コード
    であることを特徴とする前記パケット変換素子。